專利名稱：半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用了 SiC的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
近年來(lái)，作為實(shí)現(xiàn)高耐壓、低通態(tài)電阻的下一代的功率設(shè)備材料，談?wù)撌褂?SiC(Silicon Carbide 碳化娃)。此外，作為用于功率設(shè)備的微細(xì)化及降低通態(tài)電阻的構(gòu)造，已知有溝槽柵極構(gòu)造。 例如，在功率MOSFET中，采用溝槽柵極構(gòu)造成為主流。圖11是使用SiC的現(xiàn)有的具有溝槽柵極型VDM0SFET的半導(dǎo)體裝置的示意剖視 圖。半導(dǎo)體裝置201具有溝槽柵極型VDM0SFET的晶胞配置成矩陣狀的構(gòu)造。半導(dǎo)體裝置201具備形成半導(dǎo)體裝置201的基體的N+型的SiC基板202。在 SiC基板202的Si面(硅面)之上層疊有由摻雜有比SiC基板202低濃度的N型雜質(zhì)的 SiC(Silicon Carbide:碳化硅)構(gòu)成的、N—型的外延層203。外延層203的基層部成為原 樣維持外延成長(zhǎng)后的狀態(tài)的、N_型的漏極區(qū)域204。此外，在外延層203的漏極區(qū)域204之 上，與漏極區(qū)域204相接地形成有P型的基體區(qū)域205。在外延層203上，從其表面217 (Si面)向下挖掘形成有柵極溝槽206。柵極溝槽 206在層厚方向上貫通基體區(qū)域205，其最深部(底面216)到達(dá)漏極區(qū)域204。在柵極溝槽206內(nèi)，通過(guò)使柵極溝槽206的側(cè)面214及底面216熱氧化，由SiO2構(gòu) 成的柵極絕緣膜207形成在柵極溝槽206的內(nèi)面整個(gè)區(qū)域。而且，通過(guò)將柵極絕緣膜207的內(nèi)側(cè)由高濃度地?fù)诫s有N型雜質(zhì)的多晶硅完全填 埋，在柵極溝槽206內(nèi)埋設(shè)柵電極208。在外延層203的表層部，在相對(duì)于柵極溝槽206與柵極寬度正交的方向(圖11的 左右方向)的兩側(cè)，形成有N+型的源極區(qū)域209。源極區(qū)域209沿柵極溝槽206在沿柵極 寬度的方向上延伸，其底部從外延層203的表面217側(cè)與基體區(qū)域205相接。此外，在外延層203形成有從其表面217貫通與柵極寬度正交的方向上的源極區(qū) 域209的中央部、且與基體區(qū)域205連接的P+型的基體接觸區(qū)域210。在外延層203之上層疊有由SiO2構(gòu)成的層間絕緣膜211。在層間絕緣膜211之上 形成有源極配線212。源極配線212具有經(jīng)由形成于層間絕緣膜211及柵極絕緣膜207的 接觸孔213而與源極區(qū)域209及基體接觸區(qū)域210接觸的硅化鎳層218和形成在硅化鎳層 218之上的鋁層219。SiC基板202的背面(碳面C面)形成有漏極配線215。漏極配線215具有與 SiC基板202接觸的硅化鎳層220和形成在硅化鎳層220之上的鋁層221。在源極配線212與漏極配線215之間(源極-漏極間)產(chǎn)生規(guī)定的電位差的狀態(tài) 下，通過(guò)對(duì)柵電極208施加規(guī)定的(柵極閾值電壓以上的電壓)，利用來(lái)自柵電極208的電 場(chǎng)，在基體區(qū)域205的與柵極絕緣膜207的界面附近形成通道。由此，電流在源極配線212與漏極配線215之間流動(dòng)，VDMOSFET成為導(dǎo)通狀態(tài)。由于外延層203的表面217為Si面，因此，從表面217挖下的柵極溝槽206的底 面216為Si面。因此，在由干氧化或濕氧化形成柵極絕緣膜207的情況下，底面216的氧化率相對(duì) 于側(cè)面214的氧化率的比(底面216的氧化率/側(cè)面214的氧化率)為0.2或不到。因此， 在柵極絕緣膜207中，底面216上的部分的厚度比側(cè)面214上的部分的厚度小。另一方面，在半導(dǎo)體裝置201中，當(dāng)關(guān)斷VDMOSFET時(shí)，在柵電極20 8與漏極配線 215之間(柵極-漏極間)產(chǎn)生高的電位差，電場(chǎng)集中于柵極溝槽206的底面216。如上所 述，在底面216上的部分的厚度小的柵極絕緣膜207中，容易引起由電場(chǎng)集中導(dǎo)致的絕緣破 壞。針對(duì)此種不良情況，探討了通過(guò)延長(zhǎng)柵極絕緣膜207形成時(shí)的氧化時(shí)間，增大底 面216上的部分的厚度的對(duì)策。但是側(cè)面214的氧化與底面216的氧化平行進(jìn)行，因此，由 于上述氧化率的差，側(cè)面214上的部分的厚度非常大。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠抑制柵極絕緣膜中的柵極溝槽側(cè)面上的部分的 厚度增大，且能夠抑制柵極溝槽底面上的部分的絕緣破壞的半導(dǎo)體裝置及其制造方法。本發(fā)明的上述的或其他的目的、特征及效果參照附圖由下面記載的實(shí)施方式的說(shuō) 明來(lái)明確。本發(fā)明的一實(shí)施方式所涉及的半導(dǎo)體裝置包括包括第一導(dǎo)電型的半導(dǎo)體層， 其由SiC構(gòu)成，且表面為Si面；從所述半導(dǎo)體層的表面挖下的柵極溝槽；柵極絕緣膜，其形 成于所述柵極溝槽的底面及側(cè)面上，所述底面上的部分的厚度與所述側(cè)面上的部分的厚度 之比為0. 3 1. 0 ；柵電極，其經(jīng)由所述柵極絕緣膜埋設(shè)于所述柵極溝槽。根據(jù)該結(jié)構(gòu)，從由SiC構(gòu)成且表面為Si面的第一導(dǎo)電型的半導(dǎo)體層的表面挖下而 形成柵極溝槽。在柵極溝槽的底面及側(cè)面上形成有柵極絕緣膜。此外，柵電極經(jīng)由柵極絕 緣膜埋設(shè)在柵極溝槽。由此，在該半導(dǎo)體裝置中，形成具有柵電極(Metal)經(jīng)由柵極絕緣膜的柵極 溝槽的側(cè)面上的部分(Oxide)與半導(dǎo)體層(Semiconductor)對(duì)置的MOS(Metal Oxide Semiconductor)構(gòu)造的溝槽柵極型MOSFET。在該MOSFET中，柵極絕緣膜的底面上的部分的厚度相對(duì)于側(cè)面上的部分的厚度 之比為0.3 1.0。即使將底面上的部分的厚度增大到能夠抑制絕緣破壞的程度，因?yàn)?底 面上的部分的厚度/側(cè)面上的部分的厚度)的下限為0.3，因此能夠抑制側(cè)面上的部分的厚 度的過(guò)度的增大。另一方面，因?yàn)樯舷逓?. 0，因此，當(dāng)將底面上的部分的厚度設(shè)計(jì)為適當(dāng) 的大小時(shí)，側(cè)面上的部分的厚度不會(huì)過(guò)度變小。其結(jié)果，通過(guò)適當(dāng)?shù)卦O(shè)計(jì)底面上的部分的厚 度，能夠抑制側(cè)面上的部分的厚度的增大，并且抑制絕底面上的部分的絕緣破壞。此外在所述半導(dǎo)體裝置中，優(yōu)選在所述半導(dǎo)體層中包括第二導(dǎo)電型的基體區(qū)域， 該基體區(qū)域形成在所述柵極溝槽的側(cè)方，并在所述柵極溝槽的側(cè)面與所述柵極絕緣膜相 接，在所述基體區(qū)域的表層部中包括與所述柵極溝槽相鄰地形成的第一導(dǎo)電型的源極區(qū) 域，所述柵極絕緣膜中含有氮。
在該結(jié)構(gòu)中，在半導(dǎo)體層中，在柵極溝道的側(cè)方形成第二導(dǎo)電型的基體區(qū)域，該第二導(dǎo)電型的基體區(qū)域在柵極溝槽的側(cè)面與柵極絕緣膜相接。在基體區(qū)域的表層部中包括 與所述柵極溝槽相鄰地形成的第一導(dǎo)電型的源極區(qū)域。因此，在半導(dǎo)體裝置的溝槽柵極性 MOSFET中，基體區(qū)域與柵極絕緣膜的界面附近的部分為利用來(lái)自柵電極的電場(chǎng)形成通道的 通道部分。而且，在該半導(dǎo)體裝置中，因?yàn)闁艠O絕緣膜中含有氮，所以能夠提高M(jìn)OSFET的通 道移動(dòng)度。此外，在所述半導(dǎo)體裝置中，優(yōu)選所述基體區(qū)域的所述第二導(dǎo)電型雜質(zhì)的濃度為 lel9cnT3 以下。若柵極溝槽側(cè)方的基體區(qū)域的雜質(zhì)濃度超過(guò)lelQcm—3，則當(dāng)氧化柵極溝槽的底面 及側(cè)面時(shí)，相對(duì)于溝槽底面，溝槽側(cè)面以相對(duì)非常高的氧化率被氧化，柵極絕緣膜的側(cè)面上 的部分變得非常厚。與此相反，若基體區(qū)域的雜質(zhì)濃度在lel9CnT3以下，則在對(duì)柵極溝槽的底面及側(cè) 面進(jìn)行氧化時(shí)，能夠?qū)喜蹅?cè)面的氧化率相對(duì)于溝槽底面的氧化率之比維持在適當(dāng)?shù)拇?小。其結(jié)果，能夠抑制柵極絕緣膜的側(cè)面上的部分的厚度的增大。此外，在所述半導(dǎo)體裝置中，優(yōu)選所述半導(dǎo)體層的從所述柵極溝槽的所述底面到 所述半導(dǎo)體層的厚度方向中途部的部分還包括由雜質(zhì)的注入而形成的注入層。通過(guò)在柵極溝槽的底面的正下形成注入層，在注入層的形成后，在柵極溝槽的底 面及側(cè)面的氧化時(shí)，能夠使溝槽底面相對(duì)于溝槽側(cè)面以相對(duì)高的氧化率來(lái)氧化，能夠?qū)?極氧化膜的底面上的部分的厚度與側(cè)面上的部分的厚度之比形成在0. 3 1. 0。此外，優(yōu)選所述注入層由所述第二導(dǎo)電型雜質(zhì)的注入而形成。若由與半導(dǎo)體層的導(dǎo)電型不同的第二導(dǎo)電型雜質(zhì)的注入來(lái)形成注入層，則能夠增 大注入層與半導(dǎo)體層之間形成的能量障壁。因此，可以使電流難以流到注入層。其結(jié)果，能 夠抑制電場(chǎng)向柵極溝槽的底面集中。此外，在所述半導(dǎo)體裝置中，優(yōu)選所述柵極絕緣膜的所述柵極溝槽的所述側(cè)面上 的部分的厚度為2000A以下。當(dāng)柵極溝槽的側(cè)面上的部分的厚度超過(guò)2000A，則需要以高的柵極導(dǎo)通電壓(例 如，20V左右)使半導(dǎo)體裝置工作，有時(shí)不能執(zhí)行有效的晶體管動(dòng)作。與此相反，若柵極溝槽側(cè)面上的部分的厚度在2000A以下，則能夠以適當(dāng)?shù)臇艠O 導(dǎo)通電壓使半導(dǎo)體裝置工作，能夠?qū)崿F(xiàn)有效的晶體管工作。此外，優(yōu)選所述柵極溝槽的底部的與柵極寬度正交的方向上的端部向外方彎曲。在該結(jié)構(gòu)中，通過(guò)使關(guān)斷時(shí)電場(chǎng)容易集中的柵極溝槽底部的端部彎曲，能夠使施 加于該端部的電場(chǎng)向端部以外的部分分散。其結(jié)果，能夠抑制柵極絕緣膜的底面上的部分 的絕緣破壞。此外，優(yōu)選所述半導(dǎo)體裝置還包括源極配線，該源極配線形成在所述半導(dǎo)體層上， 且與所述源極區(qū)域接觸，所述源極配線在與所述源極區(qū)域接觸的接觸部分具有多晶硅層， 在所述多晶硅層上具有金屬層。例如，在圖11所示的半導(dǎo)體裝置201中，在形成源極配線212時(shí)，首先，利用濺射 法，在外延層203中摻雜有雜質(zhì)的區(qū)域(雜質(zhì)區(qū)域)的表面(源極區(qū)域209及基體接觸區(qū) 域210的表面)堆積Ni。接下來(lái)，為了將Ni與雜質(zhì)區(qū)域歐姆(才一 S 〃々)接合，通過(guò)高溫(例如，1000°c左右)熱處理，使SiC中的Si與Ni反應(yīng)，而將Ni硅化。由此，形成硅化 鎳層218。然后，利用濺射法，在硅化鎳層218上堆積Al。由此，形成鋁層219，從而形成源 極配線212。但是，硅化鎳層218的形成時(shí)，在硅化鎳層218的表面及硅化鎳層218與雜質(zhì)區(qū)域 的界面附近，SiC中的殘留碳(C)析出，形成含有較多C的碳層。而且，由于碳層缺乏與金 屬或SiC的密接性，因此在鋁層219與硅化鎳層218之間、硅化鎳層218與雜質(zhì)區(qū)域之間產(chǎn) 生層剝離。因此，在所述半導(dǎo)體裝置中，優(yōu)選與源極區(qū)域接觸的源極配線在與源極區(qū)域接觸 的部分具有多晶硅層，在多晶硅層上具有金屬層。多晶硅可以與SiC中摻雜了雜質(zhì)的區(qū)域(雜質(zhì)區(qū)域)之間形成良好的歐姆接合。 因此，可以省略金屬層與雜質(zhì)區(qū)域直接接觸的構(gòu)造中不可缺少的硅化物化。從而，可以防止 多晶硅層的表面及多晶硅層與雜質(zhì)區(qū)域的界面附近產(chǎn)生碳層。其結(jié)果，能夠抑制多晶硅層 與金屬層之間及多晶硅層與源極區(qū)域之間的層剝離。從而，能夠提高源極配線的連接可靠 性。此外，在所述半導(dǎo)體裝置中，優(yōu)選在所述多晶硅層與所述金屬層之間設(shè)置含有Ti 的中間層。含有鈦的材料對(duì)于多晶硅材料及金屬材料的任一個(gè)都具有良好的 密接性。因此， 具有在多晶硅層與金屬層之間設(shè)置含有鈦的層的結(jié)構(gòu)的半導(dǎo)體裝置中，能夠提高多晶硅層 與金屬層的密接性。其結(jié)果，能夠進(jìn)一步提高源極配線的連接可靠性。此外，在所述半導(dǎo)體裝置中，優(yōu)選所述金屬層具有含Al的層，所述中間層具有從 所述多晶硅層側(cè)起依次層疊Ti層及TiN層的構(gòu)造。Al可以用作向多晶硅層賦予導(dǎo)電性的雜質(zhì)，但若不是以適當(dāng)?shù)牧炕烊攵嗑Ч鑼樱?則存在作為源極配線利用的多晶硅層的電阻值不穩(wěn)定的情況。因此，在所述半導(dǎo)體裝置的結(jié)構(gòu)中，在含有Al的層與多晶硅層之間，設(shè)置作為用 于防止Al向多晶硅層擴(kuò)散的阻隔層的TiN層。由此，多余的Al不會(huì)向多晶硅層擴(kuò)散，因此 能夠使多晶硅層的雜質(zhì)濃度穩(wěn)定。其結(jié)果，能夠使多晶硅層的電阻值穩(wěn)定。此外，本發(fā)明的一實(shí)施方式涉及的半導(dǎo)體裝置的制造方法包括包括在第一導(dǎo) 電型的半導(dǎo)體層的表層部形成從其表面挖下的柵極溝槽的工序，其中第一導(dǎo)電型的半導(dǎo)體 層為由SiC構(gòu)成且表面為Si面；在含有氮及氧的氣體中，以1200°c以上的熱處理溫度使所 述柵極溝槽的底面及側(cè)面氧化，從而在所述柵極溝槽的所述底面及所述側(cè)面上形成柵極絕 緣膜的工序；在所述柵極絕緣膜上，以填滿所述柵極溝槽的方式形成柵電極的工序。在該種方法的條件(氣氛氣體及熱處理溫度)下使所述柵極溝槽的底面及側(cè)面氧 化，則能夠?qū)艠O絕緣膜的底面上的部分的厚度與側(cè)面上的部分的厚度之比形成為0. 3 1. 0。此外，優(yōu)選在形成所述柵極絕緣膜的工序中，使所述柵極溝槽的所述底面及所述 側(cè)面在至少含有隊(duì)0的氣體中氧化，進(jìn)而，優(yōu)選以相對(duì)于供給氣體的總流量為30%以下的流
量比來(lái)供給N2O氣體。而且，在形成所述柵極絕緣膜的工序中，也可以包括將所述半導(dǎo)體層裝入電阻加 熱爐的工序；向所述電阻加熱爐內(nèi)導(dǎo)入含有氮及氧的氣體，生成含氮及氧氣體氣氛的工序；原樣維持所述氣體氣氛，將所述電阻加熱爐的加熱溫度控制在1200°C以上的工序。例如，作為關(guān)于對(duì)由SiC構(gòu)成的半導(dǎo)體層加熱的背景技術(shù)，已知有下面的方法。具體來(lái)說(shuō)，作為采用了 SiC的半導(dǎo)體裝置，例如，已知有具備M0S(Metal Oxide Semiconductor)構(gòu)造的MOSFET，該MOS包括在表層部具有活性化離子區(qū)域的SiC層、形成 于SiC層的表面的柵極氧化膜、形成在柵極氧化膜上并隔著柵極氧化膜與離子區(qū)域?qū)χ玫?柵電極。為了制作此種MOS構(gòu)造，例如，首先向SiC層的表層部注入雜質(zhì)離子。接下來(lái)，在電 阻加熱爐內(nèi)中，通過(guò)加熱SiC層，使注入的離子活性化。離子的活性化后，在CVD(Chemical Vapor D印osition:化學(xué)氣相成長(zhǎng))裝置內(nèi)，通過(guò)供給含氧氣體，在SiC層的表面形成柵極 氧化膜。而且，利用濺射法，在柵極氧化膜上形成柵電極。由此，制作柵電極(Metal)-柵極 氧化膜(Oxide)-SiC 層(Semiconductor)的層構(gòu)造(M0S 構(gòu)造)。
為了使SiC層內(nèi)的離子活性化，例如，需要以1600 1700°C的溫度進(jìn)行退火處 理。在電阻加熱爐內(nèi)到高溫區(qū)域?yàn)橹沟募訜釙r(shí)間變長(zhǎng)，因此在用于離子活性的加熱中，Si 從SiC層的表面升華，產(chǎn)生所謂的脫Si，SiC層的表面龜裂。其結(jié)果，SiC層與柵極氧化膜 的界面變得凹凸，MOSFET的通道移動(dòng)度降低。因此，采用利用高頻感應(yīng)加熱爐來(lái)縮短加熱到高溫域的加熱時(shí)間，從而抑制SiC 層的表面龜裂，然后，利用柵極氧化爐來(lái)形成柵極氧化膜的方法。但是，此種方法中，需要另外設(shè)置高頻感應(yīng)加熱爐及柵極氧化爐兩個(gè)裝置，因此存 在裝置成本增加的情況。作為其他的方法，提出了如下方案在離子的活性化之前，在SiC層的表面形成碳 膜，并利用該碳膜防止脫Si，從而維持SiC層表面的平坦性。例如通過(guò)在SiC層表面形成含碳的膜，并在高頻感應(yīng)加熱爐內(nèi)，對(duì)含碳的膜進(jìn)行 加熱，從而使碳以外的元素從該膜蒸發(fā)而形成碳膜。但是，本發(fā)明者積極研究的結(jié)果，用于形成碳膜的加熱溫度可以是1000°C左右，比 用于使離子活性化的溫度(1600 1700°C )低。因此，需要兩階段控制加熱溫度，但存在難 以對(duì)高頻感應(yīng)加熱爐精密地進(jìn)行溫度控制的問(wèn)題。此外，離子的活性化后，不需要碳膜。無(wú)用的碳膜在與高頻感應(yīng)加熱爐不同的裝置 中，利用氧化氣體被氧化除去。雖然研究了向高頻感應(yīng)加熱爐內(nèi)導(dǎo)入氧化氣體，在離子的活 性化之后除去碳膜，但由于高頻感應(yīng)加熱爐的發(fā)熱體使用碳材料，因此若供給氧化氣體，則 該碳材料被氧化。因此，另外設(shè)置碳膜除去裝置是不可缺少的，從而不可避免地存在裝置成 本的增加的問(wèn)題。因此，為了達(dá)到提供不使裝置成本增加，并通過(guò)簡(jiǎn)單的溫度控制能夠抑制SiC層 表面的龜裂的半導(dǎo)體裝置的制造方法的目的，實(shí)現(xiàn)了下述的發(fā)明。該發(fā)明具體來(lái)說(shuō)是包括如下工序的半導(dǎo)體裝置的制造方法，即在向表層部注入 離子后的SiC層的表面形成有機(jī)材料膜的工序；所述有機(jī)材料膜的形成后，在電阻加熱爐 內(nèi)，通過(guò)加熱所述有機(jī)材料膜，使所述有機(jī)材料膜改性為碳膜的工序；在所述電阻加熱爐 內(nèi)，通過(guò)對(duì)形成有所述碳膜的所述SiC層進(jìn)行加熱，使所述SiC層內(nèi)的離子活性化的工序； 通過(guò)向所述電阻加熱爐內(nèi)導(dǎo)入含氧氣體，使所述碳膜氧化而除去的工序；所述碳膜的除去 后，繼續(xù)在所述電阻加熱爐內(nèi)，利用所述含氧氣體，使所述SiC層的表面氧化而形成氧化膜的工序。根據(jù)該制造方法，在有機(jī)材料膜的形成后，通過(guò)在電阻加熱爐內(nèi)對(duì)有機(jī)材料膜進(jìn) 行加熱，有機(jī)材料膜改性為碳膜，從而在SiC層表面形成碳膜。碳膜的形成后，為了使SiC層 內(nèi)的離子活性化，加熱SiC層。然后，通過(guò)向電阻加熱爐內(nèi)導(dǎo)入含氧氣體，碳膜被氧化除去。 碳膜的除去后，繼續(xù)在電阻加熱爐內(nèi)利用含氧氣體，SiC層的表面被氧化而形成氧化膜。在用于離子活性的加熱之前，在SiC層的表面形成碳膜，因此在SiC層的加熱時(shí)， 能夠防止從SiC層表面的脫Si。因此，能夠抑制SiC層表面的龜裂，并能夠維持SiC層表 面的平坦性。其結(jié)果，能夠使SiC層與氧化膜的界面平滑，因此能夠提高半導(dǎo)體裝置的通道 (channel)移動(dòng)度。進(jìn)而，能夠在一個(gè)電阻加熱爐內(nèi)連續(xù)進(jìn)行由下面工序構(gòu)成的四個(gè)工序加熱有機(jī) 材料膜而改性為碳膜的工序、加熱SiC層而使離子活性化的工序、利用含氧氣體將碳膜氧 化除去的工序以及使SiC層的表面氧化而形成氧化膜的工序。由于不需要另外設(shè)置用于除 去碳膜的裝置等，因此能夠抑制裝置成本的增加。并且，由于使用電阻加熱爐，能夠精密且 簡(jiǎn)單地控制用于形成碳膜的加熱溫度及用于使離子活性化的加熱溫度。此外，所述含氧氣體也可是含有氧及氮的氣體。若用于形成氧化膜的含氧氣體為 含有氧及氮的氣體，則能夠進(jìn)一步提高半導(dǎo)體裝置的通道移動(dòng)度。而且，作為含有氧及氮的氣體，例如，可以使用含有NO(—氧化氮) 、N20( —氧化二 氮)等的氣體。此外，優(yōu)選所述SiC層的表面為(0001)面、即Si面。如上所述，作為關(guān)于由SiC構(gòu)成的半導(dǎo)體層的加熱的發(fā)明，本發(fā)明者們實(shí)現(xiàn)了利 用電阻加熱爐的發(fā)明。因此，形成所述柵極絕緣膜的工序包括如下工序的情況下，除了本發(fā)明的作用效 果，也能夠?qū)崿F(xiàn)上述的利用了電阻加熱爐的發(fā)明所產(chǎn)生的作用效果。這些工序包括將所 述半導(dǎo)體層裝入電阻加熱爐的工序；向所述電阻加熱爐內(nèi)導(dǎo)入含有氮及氧的氣體，生成含 氮及氧氣體氣氛的工序；原樣維持所述氣體氣氛，將所述電阻加熱爐的加熱溫度控制在 1200°C以上的工序。


圖1是本發(fā)明的第一實(shí)施方式涉及的半導(dǎo)體裝置的示意剖視圖。圖2A 圖2N是用于以工序順序來(lái)說(shuō)明圖1所示的半導(dǎo)體裝置的制造方法的示意 剖視圖。圖3(a) (b)是本發(fā)明的第二實(shí)施方式涉及的半導(dǎo)體裝置的示意俯視圖，圖3(a)表 示全體圖、圖3(b)表示內(nèi)部放大圖。圖4是本發(fā)明的第二實(shí)施方式涉及的半導(dǎo)體裝置的示意剖視圖，表示沿圖3(b)的 切斷線IV-IV的切斷面。圖5A 圖5U是用于以工序順序來(lái)說(shuō)明圖4所示的半導(dǎo)體裝置的制造方法的示意 剖視圖。圖6是表示電阻加熱爐內(nèi)的溫度變化的圖表。圖7是用于說(shuō)明圖4所示的半導(dǎo)體裝置的變形例的示意剖視圖。
圖8是平面柵極型半導(dǎo)體裝置的示意剖視圖。圖9A 圖9L是用于以工序順序來(lái)說(shuō)明圖8所示的半導(dǎo)體裝置的制造方法的示意 剖視圖。圖10(a) (b) (C)是將氧化膜的厚度按氧化氣體的供給時(shí)間來(lái)繪制的圖表，(a)為 實(shí)施例1的圖表，(b)為比較例1的圖表，(c)為比較例2的圖表，圖11是使用了 SiC的具有現(xiàn)有的溝槽柵極型VDM0SFET的半導(dǎo)體裝置的示意剖視 圖。
具體實(shí)施例方式以下，參照附圖對(duì)本發(fā)明的實(shí)施方式詳細(xì)地進(jìn)行說(shuō)明。圖1是本發(fā)明的第一實(shí)施方式所涉及的半導(dǎo)體裝置的示意剖視圖。半導(dǎo)體裝置1具有溝槽柵極型VDM0SFET的晶胞(- 二 ？卜七；K unit cell)配 置成矩陣狀的構(gòu)造。而且，圖1表示多個(gè)晶胞中的一部分。半導(dǎo)體裝置1具備構(gòu)成半導(dǎo)體裝置1的基體的SiC基板2。SiC基板2摻雜有高 濃度(例如，lel8 le21CnT3)的N型雜質(zhì)。SiC基板2的表面21 (上表面)為Si面，其背 面(下表面)為C面。在SiC基板2的表面21層疊有摻雜了比SiC基板2低的濃度的N型雜質(zhì)的 SiC(Silicon Carbide:碳化硅)構(gòu)成的、N_型的外延層3。作為半導(dǎo)體層的外延層3在SiC 基板2上通過(guò)所謂的外延成長(zhǎng)來(lái)形成。在Si面即表面21上形成的外延層3以Si面作為 成長(zhǎng)主面而成長(zhǎng)。因此，通過(guò)成長(zhǎng)形成的外延層3的表面31與SiC基板2的表面21同樣 為Si面。與外延層3的Si面?zhèn)鹊牟糠?表層部)相反的C面?zhèn)鹊牟糠?基層部)的整個(gè) 區(qū)域構(gòu)成原樣維持了外延成長(zhǎng)后的狀態(tài)的型的漏極區(qū)域4。漏極區(qū)域4的N型雜質(zhì)濃度 為例如 lel5 lel7cnT3。另一方面，在外延層3的表層部形成有P型的基體區(qū)域5?；w區(qū)域5從外延層3 的表面?zhèn)?1側(cè)(Si面?zhèn)?與漏極區(qū)域4相接。基體區(qū)域5的P型雜質(zhì)濃度為例如lel6 lel9cm \在外延層3中，從表面31向下挖掘而形成柵極溝槽6。雖然在圖1中未示出，但柵 極溝槽6空開一定的間隔而形成多個(gè)，且他們呈相互平行且在同一方向(與圖1的紙面垂 直的方向，以下將該方向稱為「沿柵極寬度的方向」)上延伸，例如形成條狀構(gòu)造。各柵極溝槽6相互空開間隔地對(duì)置，分別包括相對(duì)于表面31正交的平面狀的一對(duì) 側(cè)面7和具有相對(duì)于表面31平行的部分的底面8。柵極溝槽6在層厚方向上貫通基體區(qū)域 5，其最深部(底面8)到達(dá)漏極區(qū)域4。柵極溝槽6的內(nèi)面及外延層3的表面31上形成有柵極絕緣膜9，該柵極絕緣膜9 覆蓋柵極溝槽6的內(nèi)面(側(cè)面7及底面8)整個(gè)區(qū)域。柵極絕緣膜9由含氮的氧化膜，例如 通過(guò)使用含氮?dú)怏w的熱氧化而形成的氮氧化硅膜構(gòu)成。柵極絕緣膜9中的含氮量(氮濃 度)例如為0. 1 10%。此外，柵極絕緣膜9在底面8上的部分(絕緣膜底部11)的厚度T2比側(cè)面7上的 部分(絕緣膜側(cè)部10)的厚度T1小。具體來(lái)說(shuō)，絕緣膜底部11的厚度T2相對(duì)于絕緣膜側(cè)部10的厚度T1之比(絕緣膜底部11的厚度T2/絕緣膜側(cè)部10的厚度T1)為0. 3 1. 0，優(yōu) 選0. 5 1. 0。此外，雙方厚度的具體大小例如絕緣膜側(cè)部10的厚度T1為300 1000 A， 絕緣膜底部11的厚度T2為150 500 A。并且，通過(guò)將柵極絕緣膜9的內(nèi)側(cè)由摻雜有高濃度的N型雜質(zhì)的多晶硅材料填滿 而在柵極溝槽6內(nèi)埋設(shè)柵電極12。在基體區(qū)域5的表層部，在相對(duì)于柵極溝槽6與柵極寬度正交的方向(圖1中的 左右方向)的兩側(cè)形成有N+型的源極區(qū)域13。源極區(qū)域13為比漏極區(qū)域4的N型雜質(zhì) 濃度更高、且摻雜有高濃度N型雜質(zhì)的區(qū)域。源極區(qū)域13的N型雜質(zhì)濃度例如為IelS le21CnT3。源極區(qū)域13在與柵極溝槽6相鄰的位置處在沿柵極寬度的方向上延伸。此外，在外延層3中形成有P+型的基體接觸區(qū)域14，該P(yáng)+型的基體接觸區(qū)域14從 外延層3的表面31貫通與柵極寬度正交的方向上的源極區(qū)域13的中央部且與基體區(qū)域5 連接?；w接觸區(qū)域14為比基體區(qū)域5的P型雜質(zhì)濃度更高，且摻雜有高濃度P型雜質(zhì)的 區(qū)域。基體接觸區(qū)域14的P型雜質(zhì)濃度例如為lel8 le21CnT3。
S卩，柵極溝槽6及源極區(qū)域13在與柵極寬度正交的方向上交替設(shè)置，分別在沿柵 極寬度的方向上延伸。而且，在源極區(qū)域13上，沿源極區(qū)域13設(shè)定有在與柵極寬度正交的 方向上相鄰的晶胞間的邊界?；w接觸區(qū)域14跨過(guò)與柵極寬度正交的方向上相鄰的兩個(gè) 晶胞間而至少設(shè)置一個(gè)以上。此外，沿柵極寬度的方向上相鄰的晶胞間的邊界設(shè)定為包含 于各晶胞的柵電極12具有恒定的柵極寬度。在外延層3上層疊有由SiO2構(gòu)成的層間絕緣膜15。在層間絕緣膜15及柵極絕緣 膜9形成有使源極區(qū)域13及基體接觸區(qū)域14的表面露出的接觸孔16。在層間絕緣膜15上形成有源極配線17。源極配線17經(jīng)由接觸孔16與源極區(qū)域 13及基體接觸區(qū)域14接觸(電連接)。源極配線17在與源極區(qū)域13及基體接觸區(qū)域14 接觸的部分具有多晶硅層18，在多晶硅層18上具有金屬層20。多晶硅層18為使用摻雜有雜質(zhì)的摻雜多晶硅而形成的摻雜層，例如優(yōu)選以IO19 IO21CnT3的高濃度摻雜有雜質(zhì)的高濃度摻雜層。作為將多晶硅層18形成為摻雜層(包括高 濃度摻雜層)時(shí)的雜質(zhì)可以使用磷⑵或As(砷)等N型雜質(zhì)、B(硼)等P型雜質(zhì)。此外， 多晶硅層18填滿接觸孔16。此種多晶硅層18的厚度根據(jù)接觸孔16的深度而不同，但例如 為 5000 10000 A 0金屬層20例如使用鋁(Al)、金(Au)、銀(Ag)、銅(Cu)、他們的合金及含有他們的 金屬材料來(lái)形成。金屬層20作為源極配線17的最表層，例如，連接(接合)金屬絲等。此 夕卜，金屬層20的厚度例如為1 5 μ m。在源極配線17中，在多晶硅層18與金屬層20之間設(shè)置含有鈦的中間層19。中間 層19由含有鈦(Ti)的層的單層或具有該層的多個(gè)層構(gòu)成的。含有鈦的層可以使用鈦、氮 化鈦等來(lái)形成。此外，中間層19的厚度例如為200 500nm。具有如上所述的多晶硅層18、中間層19及金屬層20的源極配線17優(yōu)選依次層疊 有多晶硅(多晶硅層18)、鈦(中間層19)、氮化鈦(中間層19)及鋁(金屬層20)的層疊 構(gòu)造(PO-Si/Ti/TiN/Al)。在SiC基板2的背面22形成有漏極配線23。漏極配線23與SiC基板2接觸(電 連接)。漏極配線23在與SiC基板2接觸的部分具有多晶硅層24，并在多晶硅層24上具有金屬層26。多晶硅層24可以使用與構(gòu)成上述的多晶硅層18的材料相同的材料來(lái)形成。此外， 多晶硅層24的厚度例如為1000 2000 A。金屬層26可以使用與構(gòu)成上述的金屬層20的材料同樣的材料來(lái)形成。金屬層26 形成漏極配線23的最表層，例如，當(dāng)SiC基板2與引線架的芯片安裝盤(die pad)接合時(shí)， 接合于芯片安裝盤。此外，金屬層26的厚度例如為0. 5 1 μ m。在漏極配線23中，在多晶硅層24與金屬層26之間設(shè)置含有鈦的中間層25。中間 層25可以使用與構(gòu)成上述的中間層19的材料同樣的材料來(lái)形成。柵極配線27經(jīng)由形成在層間絕緣膜15的接觸孔(未圖示)與柵電極12接觸(電 連接)。源極配線17與漏極配線23之間(源極_漏極間)產(chǎn)生規(guī)定的電位差的狀態(tài)下， 通過(guò)對(duì)柵極配線27施加規(guī)定的電壓(柵極閾值電壓以上的電壓)，利用來(lái)自柵電極12的電 場(chǎng)，在基體區(qū)域5與柵極絕緣膜9的界面附近形成通道。由此，電流在源極配線17與漏極 配線23之間流動(dòng)，VDM0SFET成為導(dǎo)通狀態(tài)。圖2A 圖2N是用于以工序順序說(shuō)明圖1所示的半導(dǎo)體裝置的制造方法的示意剖 視圖。首先，如圖2A所示，利用CVD (Chemical Vapor D印osition 化學(xué)氣相成長(zhǎng))法、 LPE (Liquid Phase Epitaxy 液相外延)法、MBE (MolecularBeam Epitaxy 分子線外延) 法等外延成長(zhǎng)法，在SiC基板2的表面21 (Si面)上摻雜雜質(zhì)的同時(shí)使SiC結(jié)晶成長(zhǎng)。 由此，在SiC基板2上形成N—型的外延層3。接著，P型雜質(zhì)從外延層3的表面31注入 (implantation)到外延層3的內(nèi)部。此時(shí)的注入條件根據(jù)P型雜質(zhì)的種類而不同，例如，力口 速能為200 400keV。由此，如圖2B所示，在外延層3的表層部形成注入有P型雜質(zhì)的區(qū)域(P型注入?yún)^(qū) 域28)。通過(guò)形成P型注入?yún)^(qū)域28，在外延層3的基層部形成有與P型注入?yún)^(qū)域28分離且 原樣維持外延成長(zhǎng)后的狀態(tài)的漏極區(qū)域4。接下來(lái)，如圖2C所示，利用CVD法，在外延層3上形成由SiO2構(gòu)成的掩模29。接 著，通過(guò)光致抗蝕劑(未圖示)來(lái)蝕刻掩模29，由此在應(yīng)形成基體接觸區(qū)域14的區(qū)域圖案 化為具有開口 30的圖案。在形成開口 30后，從外延層3的表面31向外延層3的內(nèi)部注 入(implantation)P型雜質(zhì)。此時(shí)的注入條件根據(jù)P型雜質(zhì)的種類而不同，例如，加速能為 30 200keV。由此，在P型注入?yún)^(qū)域28的表層部形成注入有高濃度的P型雜質(zhì)的區(qū)域(P+ 型注入?yún)^(qū)域32)。注入P型雜質(zhì)后，除去掩模29。接下來(lái)，如圖2D所示，利用CVD (Chemical Vapor D印osition 化學(xué)氣相成長(zhǎng))法， 在外延層3上形成由SiO2構(gòu)成的掩模33。接著，通過(guò)光致抗蝕劑(未圖示)來(lái)蝕刻掩模 33，由此在應(yīng)形成源極區(qū)域13的區(qū)域圖案化為具有開口 34的圖案。形成開口 34后，從外 延層3的表面31向外延層3的內(nèi)部注入(implantation)N型雜質(zhì)。此時(shí)的注入條件根據(jù)N 型雜質(zhì)的種類而不同，例如，加速能為30 200keV。注入N型雜質(zhì)后，除去掩模33。由此， 在P型注入?yún)^(qū)域28的表層部形成注入有高濃度N型雜質(zhì)的區(qū)域(N+型注入?yún)^(qū)域35)。接下來(lái)，如圖2E所示，例如，以1400 2000°C來(lái)熱處理外延層3。由此，注入后的 N型及P型雜質(zhì)活性化，在外延層3的表層部形成基體區(qū)域5，并且基體區(qū)域5的表層部形成源極區(qū)域13及基體接觸區(qū)域14。接下來(lái)，如圖2F所示，利用CVD法、熱氧化法等，在外延層3的表面31整個(gè)區(qū)域形 成由Si02構(gòu)成的掩模36。而且，掩模36通過(guò)利用CVD法由SiN等來(lái)形成。接下來(lái)，如圖2G所示，通過(guò)光致抗蝕劑(未圖示)來(lái)蝕刻掩模36，由此，在應(yīng)形成 柵極溝槽6的區(qū)域圖案化為具有開口 37的圖案。接下來(lái)，如圖2H所示，含有SF6(六氟化硫)及02(氧)的混合氣體(SF6/02氣體) 經(jīng)由開口 37向外延層3的表面31射入。由此，從表面31 (Si面)干蝕刻外延層3，形成具 有與表面31平行的部分(Si面)的底面8及具有相對(duì)于Si面正交的側(cè)面7的柵極溝槽6。 形成柵極溝槽6后，除去掩模36。接下來(lái)，如圖21所示，SiC基板2搬入到擴(kuò)散爐內(nèi)，在對(duì)擴(kuò)散爐內(nèi)進(jìn)行了加熱的狀 態(tài)下供給含氮?dú)怏w，從而柵極溝槽6的內(nèi)面(側(cè)面7及底面8)以及外延層3的表面31被 熱氧化。作為含氮?dú)怏w例如可以使用N20氣體、NO氣體等。此外，擴(kuò)散爐的加熱器溫度(加 熱溫度)例如為1200 1350°C，含氮?dú)怏w的供給時(shí)間(氧化時(shí)間)例如為3 5小時(shí)。由 于柵極溝槽6形成于由SiC構(gòu)成的外延層3，因此柵極溝槽6的內(nèi)面的氧化在具有Si面的 底面8的氧化率及與Si面正交的面即側(cè)面7的氧化率滿足關(guān)系式底面8的氧化率/側(cè)面 7的氧化率<0的條件下進(jìn)行。由此，形成底面8上的部分(絕緣膜底部11)的厚度比側(cè)面 7上的部分(絕緣膜側(cè)部10)的厚度小的柵極絕緣膜9。接下來(lái)，如圖2J所示，利用CVD法，在外延層3上堆積摻雜后的多晶硅材料。堆積 的多晶硅材料被蝕刻到回蝕面相對(duì)于外延層的表面31變?yōu)辇R面為止。由此，除去多晶硅材 料中的柵極溝槽6外的部分，形成由殘存在柵極溝槽6內(nèi)的多晶硅材料構(gòu)成的柵電極12。接下來(lái)，如圖2K所示，利用CVD法，在外延層3上層疊由Si02構(gòu)成的層間絕緣膜 15。而且，通過(guò)將層間絕緣膜15及柵極絕緣膜9圖案化，形成使源極區(qū)域13及基體接觸區(qū) 域14露出于層間絕緣膜15及柵極絕緣膜9的接觸孔16。接下來(lái)，如圖2L所示，利用CVD法，堆積多晶硅材料38到填滿接觸孔16為止。接下來(lái)，如圖2M所示，向堆積的多晶硅材料注入N型或P型雜質(zhì)。此時(shí)的注入條 件根據(jù)雜質(zhì)的種類而不同，例如，加速能為10 lOOkeV。由此，形成摻雜有高濃度雜質(zhì)的多 晶娃層18。接下來(lái)，如圖2N所示，利用濺射法、蒸鍍法等方法，在多晶硅層18的表面依次堆積 鈦及氮化鈦，從而形成中間層19。接著，利用濺射法、蒸鍍法等方法，在中間層19的表面堆 積鋁而形成金屬層20。而且，金屬層20、中間層19及多晶硅層18被圖案化為規(guī)定的配線 圖案，由此形成源極配線17。接著，形成與柵電極12連接的柵極配線27。然后，以與源極 配線17同樣的方法，在SiC基板2的背面22上形成具有多晶硅層24、中間層25及金屬層 26的漏極配線23。經(jīng)過(guò)以上的工序，得到圖1所示的半導(dǎo)體裝置1。如上所述，根據(jù)半導(dǎo)體裝置1，從由SiC構(gòu)成的外延層3的表面31 (Si面)挖下形 成柵極溝槽6。因此，柵極溝槽6的內(nèi)面的氧化在具有Si面的底面8的氧化率及與Si面正 交的面即側(cè)面7的氧化率滿足關(guān)系式底面8的氧化率/側(cè)面7的氧化率< 0的條件下進(jìn) 行。在上述的制造方法中，柵極溝槽6的內(nèi)面的氧化與使用了氧氣的熱氧化(干氧化)
13或使用了水蒸氣(H20)的熱氧化(濕氧化)不同，通過(guò)使用含氮?dú)怏w的熱氧化來(lái)進(jìn)行。因 此，與由干氧化或濕氧化來(lái)形成柵極絕緣膜的情況相比，能夠增大底面8的氧化率相對(duì)于 側(cè)面7的氧化率的比(底面8的氧化率/側(cè)面7的氧化率)。而且，如此形成的柵極絕緣膜9中，絕緣膜底部11的厚度T2相對(duì)于絕緣膜側(cè)部10 的厚度的比(絕緣膜底部11的厚度T2/絕緣膜側(cè)部10的厚度1\)為0. 3 1. 0的范圍。
即使將絕緣膜底部11的厚度T2增大到能夠抑制絕緣破壞的程度，因?yàn)?絕緣膜底 部11的厚度T2/絕緣膜側(cè)部10的厚度1\)的下限為0. 3，因此能夠抑制絕緣膜側(cè)部10的 厚度的過(guò)度的增大。另一方面，因?yàn)樯舷逓?. 0，因此，當(dāng)將絕緣膜底部11的厚度T2設(shè) 計(jì)為適當(dāng)?shù)拇笮r(shí)，絕緣膜側(cè)部10的厚度不會(huì)過(guò)度變小。其結(jié)果，通過(guò)適當(dāng)?shù)卦O(shè)計(jì)絕緣 膜底部11的厚度T2，能夠抑制絕緣膜側(cè)部10的厚度的增大，并且抑制絕緣膜底部11的 絕緣破壞。此外，柵極絕緣膜9由使用了含氮?dú)怏w的熱氧化而形成的氮氧化硅膜構(gòu)成，因此 能夠提高VDM0SFET的通道移動(dòng)度。圖3(a) (b)是本發(fā)明的第二實(shí)施方式所涉及的半導(dǎo)體裝置的示意俯視圖，圖3(a) 表示全體圖、圖3(b)表示內(nèi)部放大圖。該半導(dǎo)體裝置41是使用了 SiC的溝槽柵極型功率VDM0SFET (單獨(dú)元件)，例如，俯 視為正方形的芯片狀。芯片狀的半導(dǎo)體裝置41在圖3 (a)的紙面的左右(上下)方向的長(zhǎng) 度為數(shù)mm左右。半導(dǎo)體裝置41具有SiC基板42、形成在該SiC基板42上且由俯視格子狀的柵極 溝槽43劃分的多個(gè)晶胞44。S卩，在SiC基板42上，配置于格子狀柵極溝槽43的各窗部分 的長(zhǎng)方體狀的晶胞44排列為矩陣狀。各晶胞44例如在圖3(b)的紙面的左右(上下)方 向的長(zhǎng)度為10ym以下，其中央形成有從表面?zhèn)认騍iC基板42側(cè)挖掘的俯視正方形狀的源 極溝槽45。半導(dǎo)體裝置41的表面形成有源極焊盤46。源極焊盤46為四角向外方彎曲的俯 視大致正方形狀，并形成為覆蓋半導(dǎo)體裝置41的表面的大致整個(gè)區(qū)域。在該源極焊盤46 上，在圖3(a)的紙面的左右方向大致靠左，形成有其一部分被去除為俯視大致正方形狀的 去除區(qū)域47。該去除區(qū)域47配置有柵極焊盤48。柵極焊盤48與源極焊盤46之間設(shè)有間隔，它 們相互絕緣。圖4是本發(fā)明的第二實(shí)施方式所涉及的半導(dǎo)體裝置的示意剖視圖，表示沿圖3(b) 的切斷線IV-IV的切斷面。參照?qǐng)D4說(shuō)明半導(dǎo)體裝置41的剖面構(gòu)造。半導(dǎo)體裝置41具備N+型(例如，濃度 為lel8 le21CnT3)的SiC基板42。該SiC基板42的表面49 (上表面)為Si面，其背面 50(下表面)為C面。在SiC基板42上層疊由比SiC基板42低濃度的N—型(例如，濃度為lel5 lel7cm-3)的SiC構(gòu)成的外延層51。作為半導(dǎo)體層的外延層51利用所謂的外延成長(zhǎng)而形成 在SiC基板42上。在Si面即表面49上形成的外延層51使Si面作為成長(zhǎng)主面成長(zhǎng)。因 此，利用成長(zhǎng)形成的外延層51的表面52與SiC基板42的表面49同樣為Si面。在外延層51的表面52側(cè)(Si面?zhèn)?，P型的基體區(qū)域53在大范圍內(nèi)形成為井狀，其濃度例如為lel6 lel9Cm_3。此外，在外延層51中，基體區(qū)域53的SiC基板42側(cè)(C面 側(cè))的區(qū)域成為原樣維持外延成長(zhǎng)后的狀態(tài)的N—型的漏極區(qū)域54 (漂移區(qū)域)。在基體區(qū)域53內(nèi)，在其表面52側(cè)的大致整個(gè)區(qū)域形成有N+型(例如，濃度為 lel8 le21CnT3)的源極區(qū)域55、在比該源極區(qū)域55靠SiC基板42側(cè)(下方)形成有P+ 型(例如，濃度為lel8 le21Cm_3)的基體接觸區(qū)域56。多個(gè)基體接觸區(qū)域56形成為矩 陣狀。而且，源極溝槽45以貫通各個(gè)基體接觸區(qū)域56的方式形成為與基體接觸區(qū)域56 相同數(shù)量，并以包圍形成有源極溝槽45的各基體接觸區(qū)域56的方式形成格子狀的柵極溝 槽43。由此，在外延層51形成有多個(gè)分別作為場(chǎng)效應(yīng)管起作用的晶胞44。即，晶胞44中， 基體接觸區(qū)域56形成為包圍源極溝槽45，進(jìn)而以包圍該基體接觸區(qū)域56的方式形成基體 區(qū)域53。而且，基體區(qū)域53的與基體接觸區(qū)域56側(cè)的相反側(cè)露出于柵極溝槽43的側(cè)面。 此外，晶胞44中，柵極溝槽43的深度方向?yàn)闁艠O長(zhǎng)度方向，與該柵極長(zhǎng)度方向正交的各晶 胞44的周向?yàn)闁艠O寬度方向。源極溝槽45及柵極溝槽43中，該兩者從外延層51的表面52貫通基體區(qū)域53而 到達(dá)漏極區(qū)域54，在該實(shí)施方式中，他們的深度相同。此外，源極溝槽45的側(cè)面59與柵極 溝槽43的側(cè)面57的距離Di例如為0. 5 3iim。只要距離Di在該范圍內(nèi)，能夠抑制導(dǎo)通 各晶胞44時(shí)的電阻值(通態(tài)電阻)的上升，并能夠緩和柵極溝槽43的底部的電場(chǎng)。柵極溝槽43中，其底部的與柵極寬度正交的方向(與相鄰的晶胞44的對(duì)置方向) 的兩端角部61向漏極區(qū)域54側(cè)彎曲，而形成為相互對(duì)置的側(cè)面57與底面58經(jīng)由彎曲面 而連續(xù)的剖面U字狀。進(jìn)而，源極溝槽45也與柵極溝槽43同樣為相互對(duì)置的側(cè)面59和底 面60經(jīng)由彎曲面連續(xù)的剖面U字狀。由此，關(guān)斷晶胞44時(shí)，能夠使施加于柵極溝槽43的 底部的兩端角部61的電場(chǎng)向兩端角部61以外的部分分散，因此能夠抑制后述的柵極絕緣 膜63的底面58上的部分(絕緣膜底部64)的絕緣破壞。在漏極區(qū)域54中，從柵極溝槽43的底面到其厚度方向中途部的部分形成有作為 注入層的注入活性層62，該注入層由P型雜質(zhì)(例如，B(硼)、A1(鋁)等)的注入而形成。 注入活性層62形成為在俯視中與柵極溝槽43重合的格子狀，且寬度比相鄰的晶胞44間的 距離窄的形狀。在本實(shí)施方式中，注入活性層62的深度例如為0. 1 0. 5i!m。該注入活性層62為電阻值比外延層51的周圍區(qū)域(例如漏極區(qū)域54)高的高電 阻層，其電阻值例如為數(shù)十k 數(shù)百kQ / 口。此外，注入活性層62的P型雜質(zhì)濃度例如為 lel6 le21cm \在柵極溝槽43的內(nèi)面以覆蓋其整個(gè)區(qū)域的方式形成有柵極絕緣膜63。柵極絕緣 膜63由含有氮氧化膜、例如通過(guò)使用了含有氮及氧的氣體的熱氧化來(lái)形成的氮氧化硅膜 構(gòu)成。柵極絕緣膜63中的含氮量(氮濃度)例如為0. 1 10%。該柵極絕緣膜63中，柵極溝槽43的底面58上的部分(絕緣膜底部64)的厚度T4 比柵極溝槽43的側(cè)面57上的部分(絕緣膜側(cè)部65)的厚度T3小，厚度T4相對(duì)于厚度T3的 比(厚度T4/厚度T3)為0.3 1.0，優(yōu)選0.5 1.0。此外，兩者厚度的具體大小，例如厚 度T3為300 1000 A，厚度T4為150 500 A。只要絕緣膜側(cè)部65的厚度T3在上述范圍 內(nèi)，則能夠以適當(dāng)?shù)臇艠O導(dǎo)通電壓使半導(dǎo)體裝置41工作，并能實(shí)現(xiàn)有效的晶體管工作。而且，通過(guò)由摻雜有高濃度的N型雜質(zhì)的多晶硅材料來(lái)填滿柵極絕緣膜63的內(nèi)側(cè)，在柵極溝槽43內(nèi)埋設(shè)柵電極66。在外延層51上層疊有由Si02構(gòu)成的層間絕緣膜67。在層間絕緣膜67及柵極絕 緣膜63形成有使各晶胞44的源極溝槽45及源極區(qū)域55的表面露出的接觸孔68。在層間絕緣膜67上形成有源極配線69。源極配線69經(jīng)由各接觸孔68 —并進(jìn)入 所有的晶胞44的源極溝槽45，在各晶胞44中，從源極溝槽45的底側(cè)依次與漏極區(qū)域54、 基體接觸區(qū)域56及源極區(qū)域55接觸。S卩，源極配線69對(duì)于所有的晶胞44成為共用的配 線。而且，在該源極配線69上形成有層間絕緣膜(未圖示)，源極配線69經(jīng)由該層間絕緣 膜(未圖示)與源極焊盤46(參照?qǐng)D3(a))電連接。另一方面，柵極焊盤48(參照?qǐng)D3(a)) 經(jīng)由圍繞在該層間絕緣膜(未圖示)上的柵極配線(未圖示)而與柵電極66電連接。此外，源極配線69從與外延層51的接觸側(cè)起依次具有多晶硅層70、中間層71及 金屬層72。多晶硅層70是使用摻雜有雜質(zhì)的摻雜多晶硅而形成的摻雜層，例如為以lel9 le21Cm_3的高濃度摻雜了雜質(zhì)的高濃度摻雜層。作為將多晶硅層70形成為摻雜層(包括高 濃度摻雜層)時(shí)的雜質(zhì)，可以使用N(氮)、P(磷)、As(砷)等N型雜質(zhì)、A1 (鋁)、B(硼) 等P型雜質(zhì)。此外，多晶硅層70的厚度例如為5000 10000 A。此外，在該實(shí)施方式中，多晶硅層70以覆蓋在接觸孔68內(nèi)露出的晶胞44的表面 整個(gè)區(qū)域的方式形成，在源極溝槽45內(nèi)與漏極區(qū)域54、基體接觸區(qū)域56及源極區(qū)域55接 觸。源極配線69的與漏極區(qū)域54、基體接觸區(qū)域56及源極區(qū)域55接觸的接觸層使用 多晶硅，從而能夠使源極配線69與作為高濃度的雜質(zhì)區(qū)域的基體接觸區(qū)域56及源極區(qū)域 55的兩者歐姆接合。另一方面，對(duì)于低濃度的漏極區(qū)域54，能夠形成接合障壁比半導(dǎo)體裝 置41中內(nèi)在的主體二極管73 (由基體區(qū)域53與漏極區(qū)域54的接合而形成的PN 二極管) 的擴(kuò)散電位低的異質(zhì)外延結(jié)接合。然而，當(dāng)電流流過(guò)半導(dǎo)體裝置41中內(nèi)在的主體二極管73時(shí)，從基體區(qū)域53向漏 極區(qū)域54移動(dòng)的正孔(hole 空穴)在漏極區(qū)域54內(nèi)與電子再結(jié)合，由于此時(shí)產(chǎn)生的結(jié)合 能，有時(shí)外延層51中SiC結(jié)晶的缺欠在面內(nèi)擴(kuò)大。由于該結(jié)晶缺欠的電阻值高，因此若結(jié) 晶缺欠向柵極溝槽43側(cè)擴(kuò)大，則結(jié)晶缺欠妨礙通常的晶體管工作，有通態(tài)電阻上升之虞。與此相反，如本實(shí)施方式，只要利用多晶硅層70與漏極區(qū)域54的接觸而形成異質(zhì) 外延結(jié)接合，即使源極-漏極間施加逆電壓，變成電流在上述主體二極管73中流動(dòng)的狀態(tài)， 也能夠使電流優(yōu)先流過(guò)比主體二極管73側(cè)更靠異質(zhì)外延結(jié)接合側(cè)。其結(jié)果，能夠防止SiC 的結(jié)晶缺欠的放大，并抑制通態(tài)電阻的上升。中間層71層疊在多晶硅層70上，且由含有Ti(鈦)的層的單層或具有該層的多 個(gè)層構(gòu)成。含有Ti的層可以使用Ti、TiN(氮化鈦)等來(lái)形成。此外，中間層71的厚度例 如為200 500nm。金屬層72層疊在中間層71上，例如使用A1 (鋁)、Au (金)、Ag(銀)、Cu (銅)、 Mo (鉬)、它們的合金及含有他們的金屬材料來(lái)形成。金屬層72成為源極配線69的最表層。 此外，金屬層72的厚度例如為1 5 ii m。作為如上述的多晶硅層70、中間層71及金屬層72的組合，具體來(lái)說(shuō)，可以例示依 次層疊Poly-Si (多晶硅層70)、Ti (中間層71)、TiN(中間層71)及A1 (金屬層72)的層疊
16構(gòu)造(Poly-Si/Ti/TiN/Al)。在SiC基板42的背面50，以覆蓋其整個(gè)區(qū)域的方式形成有漏電極74。該漏電極 74對(duì)于所有的晶胞44成為共用的電極。作為漏電極74可以例示例如從SiC基板42側(cè)起 依次層疊有Ti及A1的層疊構(gòu)造(Ti/Al)。在源極焊盤46 (源極配線69)與漏電極74之間(源極-漏極間)產(chǎn)生規(guī)定的電 位差的狀態(tài)下，通過(guò)對(duì)柵極焊盤48施加規(guī)定的電壓(柵極閾值電壓以上的電壓)，利用來(lái)自 柵電極66的電場(chǎng)，在基體區(qū)域53的與柵極絕緣膜63的界面附近形成通道。由此，源極配 線69與漏電極74之間流過(guò)電流，VDM0SFET成為導(dǎo)通狀態(tài)。圖5A 圖5U是用于以工序順序說(shuō)明圖4所示的半導(dǎo)體裝置的制造方法的示意剖 視圖。首先，如圖5A所示，利用CVD (Chemical Vapor D印osition 化學(xué)氣相成長(zhǎng))法、 LPE (Liquid Phase Epitaxy 液相外延)法、MBE (MolecularBeam Epitaxy 分子線外延)法 等外延成長(zhǎng)法，在SiC基板42的表面49 (Si面)上，摻雜雜質(zhì)的同時(shí)使SiC結(jié)晶成長(zhǎng)。由 此，在SiC基板42上形成型的外延層51。接著，如圖5B所示，P型雜質(zhì)從外延層51的表面52注入到外延層51的內(nèi)部。此 時(shí)的注入條件根據(jù)P型雜質(zhì)的種類而不同，例如，加速能為200 3000keV。接下來(lái)，如圖5C所示，利用CVD法，在外延層51上形成由Si02構(gòu)成的掩模75。接 著，通過(guò)光致抗蝕劑(未圖示)來(lái)蝕刻掩模75，從而在應(yīng)形成基體接觸區(qū)域56的區(qū)域圖案 化為具有開口 76的圖案。形成開口 76后，P型雜質(zhì)從外延層51的表面52注入到外延層 51的內(nèi)部。此時(shí)的注入條件根據(jù)P型雜質(zhì)的種類而不同，例如，加速能為30 400keV。注 入P型雜質(zhì)后，除去掩模75。接下來(lái)，如圖5D所示，N型雜質(zhì)從外延層51的表面52注入到外延層51的內(nèi)部。 此時(shí)的注入條件根據(jù)N型雜質(zhì)的種類而不同，例如，加速能為30 400keV。接下來(lái)，如圖5E所示，利用CVD法、熱氧化法等，在外延層51的表面52整個(gè)區(qū)域 形成由Si02構(gòu)成的掩模77。而且，掩模77也可利用CVD法由SiN等來(lái)形成。接著，通過(guò)光 致抗蝕劑(未圖示)來(lái)蝕刻掩模77，由此在應(yīng)形成柵極溝槽43及源極溝槽45的區(qū)域圖案 化為具有開口 78的圖案。形成開口 78后，例如包含SF6(六氟化硫)及02(氧)的混合氣 體(SF6/02氣體)、包含SF6、02及HBr (溴化氫)的混合氣體(SF6/02/HBr氣體)經(jīng)由開口 78 向外延層51的表面52射入。由此，外延層51從表面52 (Si面)被干蝕刻，柵極溝槽43及 源極溝槽45同時(shí)形成。同時(shí)，在外延層51上形成多個(gè)晶胞44。接下來(lái)，如圖5F所示，利用使用了 02的熱氧化法(干氧化)，柵極溝槽43的內(nèi)面 及源極溝槽45的內(nèi)面被氧化。由此，形成阻擋膜79。而且，該阻擋膜79的厚度有時(shí)在整體 上并不相同，但在圖5F 圖51中，為了方便，表示阻擋膜79具有相同厚度的情況。接著，如圖5G所示，利用CVD法，與用于形成柵極溝槽43及源極溝槽45的掩模77 的材料(Si02)不同的材料即多晶硅材料在外延層51上堆積直到覆蓋阻擋膜79的表面整個(gè) 區(qū)域及掩模77的表面整個(gè)區(qū)域?yàn)橹埂Ｓ纱?，在阻擋?9上及掩模77上形成保護(hù)掩模80。 保護(hù)掩模80的厚度例如控制在0. 1 0. 5 ii m。接下來(lái)，如圖5H所示，保護(hù)掩模80從外延層51的上方被蝕刻。在將保護(hù)掩模80 的源極溝槽45的底面60上的部分掩蓋的狀態(tài)下進(jìn)行回蝕，并持續(xù)進(jìn)行到由阻擋膜79及掩模77使蝕刻停止為止。由此，僅保護(hù)掩模80的柵極溝槽43的底面58上的部分被除去，而 保護(hù)掩模80的覆蓋柵極溝槽43的側(cè)面57及源極溝槽45的底面60及側(cè)面59的部分殘留 下來(lái)。接著，如圖51所示，經(jīng)由阻擋膜79從柵極溝槽43的底面58向外延層51的內(nèi)部 注入P型雜質(zhì)。此時(shí)的注入條件根據(jù)P型雜質(zhì)的種類而不同，例如加速能為30 400keV。接著，如圖5J所示，利用濕蝕刻，除去保護(hù)掩模80，接著除去掩模77及阻擋膜79。然后，如圖5K所示，在外延層51的表面52整個(gè)區(qū)域形成有機(jī)材料膜81。有機(jī)材 料膜81為含有碳的材料，例如，可以應(yīng)用作為光致抗蝕劑使用的有機(jī)材料(例如，聚酰亞胺 等)等。此種有機(jī)材料膜81例如使用旋涂機(jī)等來(lái)形成。形成有機(jī)材料膜81后，將SiC基板42裝入電阻加熱爐82。作為電阻加熱爐82， 只要是能夠確保設(shè)置被加熱體的電阻加熱爐82內(nèi)的氣密性，并且能夠向電阻加熱爐82內(nèi) 導(dǎo)入各種氣體的裝置即可，沒(méi)有特別限制，其加熱方式可以是直接加熱方式、間接加熱方式 的任一個(gè)。而且，在SiC基板42設(shè)置在電阻加熱爐82內(nèi)的狀態(tài)下，向電阻加熱爐82內(nèi)導(dǎo)入 惰性氣體(例如，N2、Ar等)，并且對(duì)電阻加熱爐82進(jìn)行升溫控制(第一升溫控制)。該第一升溫控制中，如圖6所示，加熱溫度控制為例如經(jīng)過(guò)35 45分鐘從100°C 上升到1000°C，上升后，例如，以1000°C保持(第一溫度保持)加熱溫度5 10分鐘。利 用該升溫及溫度保持，有機(jī)材料膜81中碳以外的元素蒸發(fā)，如圖5L所示，有機(jī)材料膜81改 性為碳膜83。因此，外延層51的表面52的整個(gè)區(qū)域被碳膜83覆蓋。接著，將電阻加熱爐82內(nèi)原樣保持惰性氣氛，進(jìn)一步升溫控制(第二升溫控制) 電阻加熱爐82。該第二升溫控制中，如圖6所示，加熱溫度控制為例如經(jīng)過(guò)30 60分鐘從1000°C 上升到1600°C。上升后，例如以1600°C保持(第二溫度保持)加熱溫度5 10分鐘。通 過(guò)該升溫及溫度保持，注入到外延層51的表層部的各個(gè)N型雜質(zhì)及P型雜質(zhì)的離子被活性 化，如圖5M所示，根據(jù)注入的部位，分別形成基體區(qū)域53、源極區(qū)域55、基體接觸區(qū)域56。 此外，在外延層51的基層部形成原樣維持外延成長(zhǎng)后的狀態(tài)的漏極區(qū)域54。接下來(lái)，將電阻加熱爐82內(nèi)原樣維持惰性氣氛，降溫控制電阻加熱爐82。在降溫控制中，如圖6所示，加熱溫度被限制(降溫限制)為例如經(jīng)過(guò)15 30分 鐘從1600°C下降到1300°C。降溫后，將加熱溫度保持(第三溫度保持)在1300°C狀態(tài)下， 向電阻加熱爐82內(nèi)例如導(dǎo)入含氮、氧氣體5 10分鐘。通過(guò)含氮、氧氣體的導(dǎo)入，如圖5N 所示，碳膜83與氣體中的氧反應(yīng)而被氧化除去。作為導(dǎo)入的含氮、氧氣體，可以使用至少含 有隊(duì)0(—氧化二氮)的氣體，也可含有NO(—氧化氮)。進(jìn)而N20氣體以相對(duì)于導(dǎo)入的氣 體的總流量為30%以下、優(yōu)選1 30%的流量比來(lái)供給。然后，以相同流量向電阻加熱爐82內(nèi)導(dǎo)入含氮、氧氣體，進(jìn)而，例如，以1300°C保 持(第四溫度保持)加熱溫度200 240分鐘。由此，外延層51的表面52被氧化，如圖50 所示，形成覆蓋表面52整個(gè)區(qū)域的氮氧化硅膜(柵極絕緣膜63)。形成柵極絕緣膜63后，再次向電阻加熱爐82內(nèi)導(dǎo)入惰性氣體(例如，N2、Ar等)， 并且加熱溫度控制為從1300°C下降到300°C。降溫后，將SiC基板42從電阻加熱爐82取 出o
接下來(lái)，如圖5P所示，利用CVD法，從外延層51的上方堆積摻雜后的多晶硅材料 84。多晶硅材料84的堆積至少持續(xù)到填滿柵極溝槽43及源極溝槽45。然后，如圖5Q所示，將堆積的多晶硅材料84回蝕(etch back)到回蝕面與外延層 51的表面52成為齊面為止。接著，如圖5R所示，僅殘存在源極溝槽45內(nèi)的多晶硅材料84通過(guò)干蝕刻被除去。 由此，形成由殘存在柵極溝槽43內(nèi)的多晶硅材料84構(gòu)成的柵電極66。
接下來(lái)，如圖5S所示，利用CVD法，在外延層51上層疊由Si02構(gòu)成的層間絕緣膜 67。而且，如圖5T所示，層間絕緣膜67及柵極絕緣膜63連續(xù)并被圖案化，由此接觸孔 68形成于層間絕緣膜67及柵極絕緣膜63。接下來(lái)，如圖5U所示，利用CVD法，將多晶硅材料堆積到填滿接觸孔68為止。之 后，向堆積的多晶硅材料注入N型或P型雜質(zhì)。此時(shí)的注入條件根據(jù)雜質(zhì)的種類而不同，但 例如加速能為10 lOOkeV。然后，例如以900°C進(jìn)行20分鐘的雜質(zhì)擴(kuò)散。由此，形成摻雜 有高濃度雜質(zhì)的多晶硅層70。接下來(lái)，利用濺射法、蒸鍍法等方法，在多晶硅層70的表面 依次堆積Ti及TiN，形成中間層71。接著，利用濺射法、蒸鍍法等方法，在中間層71的表面 堆積A1等金屬，形成金屬層72。由此，形成源極配線69。接下來(lái)，在SiC基板42的背面50 形成漏電極74。之后，通過(guò)形成層間絕緣膜(未圖示)、源極焊盤46、柵極焊盤48等，得到圖4所 示的半導(dǎo)體裝置41。如上所述，根據(jù)該半導(dǎo)體裝置41，與第一實(shí)施方式的半導(dǎo)體裝置1同樣地，從由 SiC構(gòu)成的外延層51的表面52 (Si面)挖下形成柵極溝槽43。因此，柵極溝槽43的內(nèi)面 氧化(參照?qǐng)D50)在具有Si面的底面58的氧化率及與Si面正交的面即側(cè)面的氧化率滿 足關(guān)系式底面58的氧化率/側(cè)面57的氧化率< 0的條件下進(jìn)行。而且，根據(jù)上述的制造方法，柵極溝槽43的內(nèi)面的氧化不是使用了氧氣的熱氧化 (干氧化)或使用了水蒸氣(H20)的熱氧化(濕氧化)，而是通過(guò)使用含有氮、氧氣體的熱氧 化來(lái)進(jìn)行。進(jìn)而，在柵極溝槽43的底面58的正下方形成有注入了 P型雜質(zhì)的注入活性層 62。因此，與由干氧化或濕氧化來(lái)形成柵極絕緣膜63的情況相比，能夠增大底面58的氧化 率相對(duì)于側(cè)面57的氧化率的比(底面58的氧化率/側(cè)面57的氧化率)。而且，如此形成的柵極絕緣膜63中，絕緣膜底部64的厚度T4相對(duì)于絕緣膜側(cè)部 65的厚度T3的比(厚度T4/厚度T3)為0. 3 1. 0的范圍。也就是說(shuō)，即使將絕緣膜底部64的厚度T4增大到能夠抑制絕緣破壞的程度，因?yàn)?(厚度T4/厚度T3)的下限為0. 3，因此能夠抑制絕緣膜側(cè)部65的厚度T3的過(guò)度的增大。另 一方面，因?yàn)樯舷逓?. 0，因此，當(dāng)將絕緣膜底部64的厚度T4設(shè)計(jì)為適當(dāng)?shù)拇笮r(shí)，絕緣膜 側(cè)部65的厚度1不會(huì)過(guò)度變小。其結(jié)果，通過(guò)適當(dāng)?shù)卦O(shè)計(jì)絕緣膜底部64的厚度T4，能夠 抑制絕緣膜側(cè)部65的厚度T3的增大，并且抑制絕緣膜底部64的絕緣破壞。此外，柵極絕緣膜63由使用了含氮?dú)怏w的熱氧化而形成的氮氧化硅膜構(gòu)成，因 此，能夠提高VDM0SFET的通道移動(dòng)度。此外，由于在柵極溝槽43的正下方形成注入活性層62，因此能夠增大注入活性層 62與外延層51之間形成的能量障壁。因此，能夠使電流難以流到注入活性層62。其結(jié)果，能夠抑制電場(chǎng)向柵極溝槽43的底面58集中。此外，在由柵極溝槽43包圍的各個(gè)晶胞44的中央形成源極溝槽45，因此能夠抑制 柵極溝槽43的兩端角部61附近的等電位線的密集。其結(jié)果，能夠緩和施加于柵極溝槽43 的底部的兩端角部61的電場(chǎng)，因此能夠抑制絕緣膜底部64的絕緣破壞。而且，如圖7所示的半導(dǎo)體裝置85，源極溝槽45也可比柵極溝槽43深。由此，能 夠進(jìn)一步緩和施加于柵極溝槽43的底部的兩端角部61的電場(chǎng)。此外，在半導(dǎo)體裝置41中，源極配線69在與源極區(qū)域55及基體接 觸區(qū)域56的接 觸部分具有多晶硅層70，因此，能夠使源極配線69相對(duì)于作為高濃度的雜質(zhì)區(qū)域的基體接 觸區(qū)域56及源極區(qū)域55的兩者歐姆接合。因此，在半導(dǎo)體裝置41的制造時(shí)，與僅由A1等金屬構(gòu)成的層直接與雜質(zhì)區(qū)域接觸 的情況不同，可以省略在外延層51的表面52形成Ni層的工序，進(jìn)而，可以省略將此種Ni 層硅化物化的工序。從而，能夠防止在外延層51的表面52產(chǎn)生碳層。其結(jié)果，能夠抑制源極配線69與外延層51之間的層剝離。從而，可以提高源極配 線69的連接可靠性。此外，進(jìn)入源極溝槽45而與漏極區(qū)域54、基體接觸區(qū)域56及源極區(qū)域55接觸的 層(多晶硅層70)由覆蓋性優(yōu)良的多晶硅構(gòu)成，因此能夠提高源極配線69的覆蓋性。其結(jié) 果，能夠進(jìn)一步提高源極配線69的連接可靠性。此外，在多晶硅層70與金屬層72之間設(shè)置由Ti層及TiN層的層疊構(gòu)造構(gòu)成的中 間層71。含有Ti的材料對(duì)于多晶硅材料及金屬材料的任一個(gè)都具有優(yōu)良的密接性。因此， 能夠提高多晶硅層70與金屬層72的密接性。其結(jié)果，能夠進(jìn)一步提高源極配線69的連接 可靠性。進(jìn)而，在金屬層72含有A1的情況下，TiN層能夠用作為用于防止A1從金屬層72 向多晶硅層70擴(kuò)散的阻隔層，因此能夠防止多余的A1向多晶硅層70擴(kuò)散。其結(jié)果，能夠 使多晶硅層70的雜質(zhì)濃度穩(wěn)定，所以能夠使多晶硅層70的電阻值穩(wěn)定。接下來(lái)，表示涉及利用了電阻加熱爐的SiC半導(dǎo)體裝置的制造方法的發(fā)明的實(shí)施 方式。圖7是平面柵極型的半導(dǎo)體裝置的示意剖視圖。半導(dǎo)體裝置101具有平面柵極型VDM0SFET的晶胞配置成矩陣狀的構(gòu)造。而且，圖 7中表示多個(gè)晶胞中的一部分。半導(dǎo)體裝置101具備構(gòu)成半導(dǎo)體裝置101的基體的N+型的SiC基板102。SiC基板 102的表面121層疊有由摻雜有比SiC基板102低濃度的N型雜質(zhì)的SiC(SiliCOn Carbide 碳化硅)構(gòu)成的、N_型的外延層103。外延層103的表面131例如由SiC的(0001)面構(gòu)成。在外延層103形成有原樣維持了外延成長(zhǎng)后的狀態(tài)的N_型的漏極區(qū)域104。此外，在外延層103的表層部形成有P型的基體區(qū)域105。圖7中雖未圖示，但基 體區(qū)域105空開一定的間隔而形成多個(gè)，他們呈相互平行，在同一方向(與圖7的紙面垂直 的方向)上延伸，例如，配置為條狀、矩陣狀(行列狀)。而且，在相互相鄰的基體區(qū)域105 之間，漏極區(qū)域104露出。在基體區(qū)域105的表層部，距其周緣空開間隔地形成有N+型的源極區(qū)域106。此外，在外延層103的表面131形成有跨過(guò)漏極區(qū)域104、基體區(qū)域105及源極區(qū)域106的柵極絕緣膜107。柵極絕緣膜107由Si02構(gòu)成。而且，在柵極絕緣膜107上形成有由摻雜了高濃度N型雜質(zhì)的多晶硅構(gòu)成 的柵電 極108。柵電極108隔著柵極絕緣膜107與漏極區(qū)域104、基體區(qū)域105及源極區(qū)域106對(duì)置。在外延層103上層疊由Si02構(gòu)成的層間絕緣膜109。在層間絕緣膜109上形成有 源極配線111。源極配線111經(jīng)由形成于層間絕緣膜109的接觸孔110而與基體區(qū)域105 及源極區(qū)域106電連接。柵極配線112經(jīng)由形成于層間絕緣膜109的接觸孔(未圖示)而與柵電極108電連接。在SiC基板102的背面形成有漏電極113。將源極配線111接地，對(duì)漏電極113施加適當(dāng)大小的正電壓，并控制柵電極108的 電位時(shí)，利用來(lái)自柵電極108的電場(chǎng)，能夠在基體區(qū)域105的與柵極絕緣膜107的界面附近 形成通道。由此，能夠使電流在源極配線111與漏電極113之間流過(guò)。圖8A 圖8L是說(shuō)明圖7的半導(dǎo)體裝置的制造方法的示意剖視圖。首先，如圖8A所示，利用外延成長(zhǎng)法，在SiC基板102的表面121形成外延層103。 此時(shí)、SiC基板102的成長(zhǎng)主面(表面121)為(0001)面。由于SiC基板102的表面121為 (0001)面，由此在SiC基板102上通過(guò)外延成長(zhǎng)而形成的外延層103也將(0001)面作為 主面而形成。因此，與SiC基板102的表面121平行的外延層103的表面131成為(0001)接下來(lái)，利用公知的光刻技術(shù)，在外延層103的表面131，在與應(yīng)形成基體區(qū)域105 的區(qū)域?qū)χ玫牟糠中纬删哂虚_口 115的光致抗蝕劑114。而且，從光致抗蝕劑114上向外延 層103的表面131射入P型雜質(zhì)的離子(例如，硼離子)。由此，如圖8B所示，P型雜質(zhì)注 入到從外延層103的開口 115露出的部分的表層部。接著，利用公知的光刻技術(shù)，在外延層103的表面131，在與應(yīng)形成源極區(qū)域106的 區(qū)域?qū)χ玫牟糠中纬删哂虚_口 117的光致抗蝕劑116。而且，從光致抗蝕劑116上向外延層 103的表面131射入N型雜質(zhì)的離子(例如，砷離子)。由此，如圖8C所示，N型雜質(zhì)注入到 從外延層103的開口 117露出的部分的表層部(比P型雜質(zhì)的注入部位靠表面131側(cè))。雜質(zhì)離子向外延層103的表層部注入后，如圖8D所示，外延層103的表面131整 個(gè)區(qū)域形成有機(jī)材料膜118。有機(jī)材料膜118為含碳(碳素)的材料，例如，可以應(yīng)用作為 光致抗蝕劑使用的有機(jī)材料(例如，聚酰亞胺等)等。此種有機(jī)材料膜81例如使用旋涂機(jī) 等來(lái)形成。形成有機(jī)材料膜118后，將SiC基板102裝入電阻加熱爐122。作為電阻加熱爐 122，只要是能夠確保設(shè)置被加熱體的電阻加熱爐122內(nèi)的氣密性，并且能夠向電阻加熱爐 122內(nèi)導(dǎo)入各種氣體的裝置即可，沒(méi)有特別限制，其加熱方式可以是直接加熱方式、間接加 熱方式的任一個(gè)。而且，在SiC基板102設(shè)置在電阻加熱爐122內(nèi)的狀態(tài)下，向電阻加熱爐122內(nèi)導(dǎo) 入惰性氣體(例如，N2、Ar等)，并且對(duì)電阻加熱爐122進(jìn)行升溫控制(第一升溫控制)。該第一升溫控制中，如圖6所示，加熱溫度控制為例如經(jīng)過(guò)35 45分鐘從100°C 上升到1000°C，上升后，例如，以1000°C保持(第一溫度保持)加熱溫度5 10分鐘。利用該升溫及溫度保持，有機(jī)材料膜118中碳以外的元素蒸發(fā)，如圖8E所示，有機(jī)材料膜118 改性為碳膜119。因此，外延層103的表面131的整個(gè)區(qū)域被碳膜119覆蓋。接著，將電阻加熱爐122內(nèi)原樣保持惰性氣氛，進(jìn)一步升溫控制(第二升溫控制) 電阻加熱爐122。該第二升溫控制中，如圖6所示，加熱溫度控制為例如經(jīng)過(guò)30 60分鐘從1000°C 上升到1600°C。上升后，例如以1600°C保持(第二溫度保持)加熱溫度5 10分鐘。通 過(guò)該升溫及溫度保持，注入到外延層103的表層部的N型雜質(zhì)及P型雜質(zhì)的離子被活性化， 如圖8F所示，在外延層103的表層部形成基體區(qū)域105及源極區(qū)域106。此外，在外延層 103的基層部形成與基體區(qū)域105分離且原樣維持外延成長(zhǎng)后的狀態(tài)的漏極區(qū)域104。接下來(lái)，將電阻加熱爐122內(nèi)原樣維持為惰性氣氛，電阻加熱爐122被降溫控制。降溫控制中，如圖6所示，加熱溫度被限制(降溫限制)為例如經(jīng)過(guò)15 30分鐘 從1600°C下降到1300°C。降溫后，將加熱溫度保持(第三溫度保持)在1300°C狀態(tài)下，例 如向電阻加熱爐122內(nèi)導(dǎo)入含氧氣體5 10分鐘。通過(guò)含氧氣體的導(dǎo)入，如圖8G所示，碳 膜119與含氧氣體中的氧反應(yīng)而被氧化除去。其中，作為導(dǎo)入到電阻加熱爐122內(nèi)的含氧氣 體，優(yōu)選使用含氧及氮的氣體，具體來(lái)說(shuō)，可以使用含有NO (—氧化氮)、N20( —氧化二氮) 等氣體。然后，向電阻加熱爐122內(nèi)導(dǎo)入含氧氣體，進(jìn)而，例如，以1300°C將加熱溫度保持 (第四溫度保持)200 240分鐘。由此，外延層103的表面131被氧化，如圖8H所示，形成 覆蓋表面131整個(gè)區(qū)域的氧化膜120。形成氧化膜120后，再次向電阻加熱爐122內(nèi)導(dǎo)入惰性氣體(例如，N2、Ar等)，并 且加熱溫度控制為從1300°C下降到300°C。降溫后，將SiC基板102從電阻加熱爐122取
出o接下來(lái)，利用濺射法，使導(dǎo)電材料成膜。而且，利用公知的光刻及蝕刻技術(shù)，將導(dǎo)電 材料圖案化，如圖81所示，在氧化膜120上形成柵電極108。然后，如圖8J所示，利用CVD (Chemical Vapor D印osition 化學(xué)氣相成長(zhǎng))法， 在外延層103上層疊層間絕緣膜109。而且，利用公知的光刻技術(shù)及蝕刻技術(shù)，如圖8K所示，在層間絕緣膜109及氧化膜 120形成接觸孔110。氧化膜120的殘存的部分成為柵極絕緣膜107。接下來(lái)，利用濺射法，在外延層103上使導(dǎo)電材料成膜。導(dǎo)電材料填滿接觸孔110 且以在層間絕緣膜109上形成薄膜的方式附著(堆積)。而且，利用公知的光刻技術(shù)及蝕 刻技術(shù)，將層間絕緣膜109上的導(dǎo)電材料圖案化。由此，如圖8L所示，形成源極配線111。 此外，形成與柵電極108電連接的柵極配線112。進(jìn)而，在SiC基板102的背面形成漏電極 113。經(jīng)過(guò)以上的工序，得到圖7所示的半導(dǎo)體裝置101。根據(jù)上述的制造方法，在形成有機(jī)材料膜118后，利用電阻加熱爐122的第一升溫 控制，加熱電阻加熱爐122內(nèi)的有機(jī)材料膜118而改性為碳膜119，在外延層103的表面131 形成碳膜119。形成碳膜119后，將電阻加熱爐122內(nèi)原樣維持為惰性氣氛，利用電阻加熱爐122 的第二升溫控制，加熱外延層103，從而外延層103內(nèi)的N型雜質(zhì)及P型雜質(zhì)的離子被活性
22化。而且，將電阻加熱爐122內(nèi)原樣維持為惰性狀態(tài)下，執(zhí)行降溫控制(例如，從 1600°C向1300°C降溫)。然后，在以1300°C保持(第三溫度保持)加熱溫度的狀態(tài)下，導(dǎo)入 含氧氣體例如5 10分鐘。由此，碳膜119被氧化除去，外延層103的表面131露出。除去碳膜119后，接下來(lái)向電阻加熱爐122內(nèi)導(dǎo)入含氧氣體，同時(shí)溫度保持(第四 溫度保持)電阻加熱爐122，從而露出的表面131被氧化而形成氧化膜120。在用于離子活性的加熱(第二升溫控制)之前，在外延層103的表面131形成碳 膜119，因此外延層103的加熱時(shí)，能夠防止從表面131脫Si。因此，能夠抑制外延層103 的表面131的皸裂，并能夠維持表面131的平坦性。其結(jié)果，能夠使外延層103與柵極絕緣 膜107的界面光滑，因此能夠提高半導(dǎo)體裝置101的通道移動(dòng)度。進(jìn)而，能夠在一個(gè)電阻加熱爐122內(nèi)連續(xù)進(jìn)行由如下工序構(gòu)成的四個(gè)工序，即對(duì) 有機(jī)材料膜118進(jìn)行加熱而改性為碳膜119的工序(第一升溫控制)、對(duì)外延層103進(jìn)行 加熱而使離子活性化的工序(第二升溫控制)、利用含氧氣體將碳膜119氧化除去的工序 (降溫限制控制及第三溫度保持)及使SiC層的表面氧化而形成氧化膜的工序(第四溫度 保持)。因?yàn)椴涣硗庑枰糜诔ヌ寄さ难b置等，能夠抑制裝置成本的增加。并且，因?yàn)槭?用電阻加熱爐122，所以能夠精密且簡(jiǎn)單地執(zhí)行第一升溫控制、第二升溫控制、降溫限制控 制及第三溫度保持、以及第四溫度保持。此外，形成氧化膜120的外延層103的表面131為(0001)面，且導(dǎo)入加熱爐內(nèi)的
含氧氣體為含有氧及氮的氣體。例如，在利用02氣體、H20氣體(水蒸氣)及N20氣體，使SiC層的(0001)面氧化 而形成氧化膜的情況下，具有該SiC層的M0SFET的通道移動(dòng)度例如分別為1 5cm2/V .s、 5 15cm2/V s及15 25cm2/V s，N20氣體的情況下通道移動(dòng)度最好。而且，在該實(shí)施方式的半導(dǎo)體裝置101中，利用NO氣體或N20氣體使外延層103的 (0001)面(表面131)氧化而形成氧化膜120，因此能夠進(jìn)一步提高半導(dǎo)體裝置101的通道 移動(dòng)度。實(shí)施例下面，基于實(shí)施例及比較例來(lái)說(shuō)明本發(fā)明，但本發(fā)明并非由下述的實(shí)施例來(lái)限定。實(shí)施例1 (n20氧化)首先，在晶片狀的SiC基板(Cree社制)的Si面，摻雜N型雜質(zhì)的同時(shí)使SiC結(jié) 晶成長(zhǎng)，形成由SiC構(gòu)成的外延層。接下來(lái)，在外延層的表面(Si面)形成規(guī)定圖案的Si02 掩模，并通過(guò)該Si02掩模，將sf6/o2氣體向外延層的表面入射，由此形成溝槽。接下來(lái)，將SiC基板搬入擴(kuò)散爐，將擴(kuò)散爐內(nèi)加熱到1275°C的狀態(tài)下，供給3小時(shí) n2o氣體。由此，使溝槽內(nèi)面氧化而形成氧化膜。此外，將隊(duì)0氣體的供給時(shí)間(氧化時(shí)間)設(shè)為8小時(shí)及12小時(shí)的情況的氧化膜 也由與上述同樣的操作來(lái)形成。比較例1 (干氧化)到形成溝槽的工序?yàn)橹梗M(jìn)行與實(shí)施例1同樣的工序。形成溝槽后，將SiC基板搬 入擴(kuò)散爐，將擴(kuò)散爐內(nèi)加熱到1150°C的狀態(tài)下，供給4小時(shí)02氣。由此，使溝槽內(nèi)面氧化而 形成氧化膜。
此外，將02氣的供給時(shí)間(氧化時(shí)間)設(shè)為6小時(shí)及8小時(shí)的情況的氧化膜也由 與上述同樣的操作來(lái)形成。比較例2 (濕氧化)到形成溝槽的工序?yàn)橹梗M(jìn)行與實(shí)施例1同樣的工序。形成溝槽后，將SiC基板搬 入擴(kuò)散爐，將擴(kuò)散爐內(nèi)加熱到1275°C的狀態(tài)下，供給15分鐘水蒸氣(H20氣體)。由此，使 溝槽內(nèi)面氧化而形成氧化膜。此外，將H20氣體的供給時(shí)間(氧化時(shí)間)設(shè)為25分鐘及35分鐘的情況的氧化 膜也由與上述同樣的操作來(lái)形成。1)氧化膜的厚度測(cè)定將由實(shí)施例1及比較例1 2形成的各氧化膜的厚度按溝槽側(cè)面上的部分及溝槽 底面上的部分進(jìn)行測(cè)定。并將結(jié)果表示在圖10(a) (c)中(圖10(a)實(shí)施例1、圖10(b) 比較例1、圖10(c)比較例2)。2)氧化膜的厚度比使用圖10(a) (c)所示的各氧化膜的厚度，計(jì)算出氧化膜的底面上的部分的厚 度相對(duì)于側(cè)面上的部分的厚度之比(底面/側(cè)面)。結(jié)果表示在圖10(a) (c)中。根據(jù)圖10(a)可知，氧化膜的底面上的部分的厚度相對(duì)于側(cè)面上的部分的厚度之 比(底面/側(cè)面)按照供給時(shí)間為約0. 54 (3小時(shí))、0. 46 (8小時(shí))、0. 48 (12小時(shí))。此外，圖10(b)可知，氧化膜的底面上的部分的厚度相對(duì)于側(cè)面上的部分的厚度 之比(底面/側(cè)面)按照供給時(shí)間為約0. 20 (4小時(shí))、0. 20 (6小時(shí))、0. 19 (8小時(shí))。此外，圖10(c)可知，氧化膜的底面上的部分的厚度相對(duì)于側(cè)面上的部分的厚度 之比(底面/側(cè)面)按照供給時(shí)間為約0. 23 (15分鐘0.21(25分鐘)、0. 22 (35分鐘)。以上，說(shuō)明了本發(fā)明的實(shí)施方式，但本發(fā)明也可由其他的方式來(lái)實(shí)施。例如，也可采用顛倒了半導(dǎo)體裝置1的各半導(dǎo)體部分的導(dǎo)電型的結(jié)構(gòu)。即，半導(dǎo)體 裝置1、41、85中，也可是P型的部分為N型，N型的部分為PS。此外，源極配線17、69及漏極配線23(漏電極74)也可以是將鎳(Ni)、鈦(Ti)硅 化物化后的層與上述的金屬層的層疊構(gòu)造。本發(fā)明的實(shí)施方式只不過(guò)是用于明確本發(fā)明的技術(shù)的內(nèi)容所用的具體例，本發(fā)明 不應(yīng)限定于這些具體例來(lái)解釋，本發(fā)明的精神及范圍僅由權(quán)利要求的范圍來(lái)限定。本申請(qǐng)對(duì)應(yīng)于2008年12月25日向日本專利廳提出的特愿2008-330318號(hào)、2008 年12月26日向日本專利廳提出的特愿2008-334480號(hào)及2009年12月24日向日本專利 廳提出的特愿2009-293362號(hào)，并將上述申請(qǐng)的全部公開引用到此處。
權(quán)利要求
一種半導(dǎo)體裝置，其中，包括第一導(dǎo)電型的半導(dǎo)體層，其由SiC構(gòu)成，且表面為Si面；從所述半導(dǎo)體層的表面挖下的柵極溝槽；柵極絕緣膜，其形成于所述柵極溝槽的底面及側(cè)面上，所述底面上的部分的厚度與所述側(cè)面上的部分的厚度之比為0.3～1.0；柵電極，其經(jīng)由所述柵極絕緣膜埋設(shè)于所述柵極溝槽。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，在所述半導(dǎo)體層中包括第二導(dǎo)電型的基體區(qū)域，該基體區(qū)域形成在所述柵極溝槽的側(cè) 方，并在所述柵極溝槽的側(cè)面與所述柵極絕緣膜相接，在所述基體區(qū)域的表層部中包括與所述柵極溝槽相鄰地形成的第一導(dǎo)電型的源極區(qū)域，所述柵極絕緣膜中含有氮。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，所述基體區(qū)域的所述第二導(dǎo)電型雜質(zhì)的濃度為lel9cnT3以下。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述半導(dǎo)體層的從所述柵極溝槽的所述底面到所述半導(dǎo)體層的厚度方向中途部的部 分還包括由雜質(zhì)的注入而形成的注入層。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中，所述注入層由所述第二導(dǎo)電型雜質(zhì)的注入而形成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述柵極絕緣膜的所述柵極溝槽的所述 側(cè)面上的部分的厚度為2000A以下。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述柵極溝槽的底部的與柵極寬度正交的方向上的端部向外方彎曲。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，所述半導(dǎo)體裝置還包括源極配線，該源極配線形成在所述半導(dǎo)體層上，且與所述源極 區(qū)域接觸，所述源極配線在與所述源極區(qū)域接觸的接觸部分具有多晶硅層，在所述多晶硅層上具有金屬層。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中，在所述多晶硅層與所述金屬層之間設(shè)置含有Ti的中間層。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中， 所述金屬層具有含A1的層，所述中間層具有從所述多晶硅層側(cè)起依次層疊Ti層及TiN層的構(gòu)造。
11.一種半導(dǎo)體裝置的制造方法，其中，包括在第一導(dǎo)電型的半導(dǎo)體層的表層部形成從其表面挖下的柵極溝槽的工序，其中第一導(dǎo) 電型的半導(dǎo)體層為由SiC構(gòu)成且表面為Si面；在含有氮及氧的氣體中，以1200°C以上的熱處理溫度使所述柵極溝槽的底面及側(cè)面氧 化，從而在所述柵極溝槽的所述底面及所述側(cè)面上形成柵極絕緣膜的工序； 在所述柵極絕緣膜上，以填滿所述柵極溝槽的方式形成柵電極的工序。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其中，在形成所述柵極絕緣膜的工序中，使所述柵極溝槽的所述底面及所述側(cè)面在至少含有 N20的氣體中氧化。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其中，在形成所述柵極絕緣膜的工序中，以相對(duì)于供給氣體的總流量為30%以下的流量比來(lái)供給N20氣體。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法，所述半導(dǎo)體裝置包括第一導(dǎo)電型的半導(dǎo)體層，其由SiC構(gòu)成，且表面為Si面；從所述半導(dǎo)體層的表面挖下的柵極溝槽；柵極絕緣膜，其形成于所述柵極溝槽的底面及側(cè)面上，所述底面上的部分的厚度與所述側(cè)面上的部分的厚度之比為0.3～1.0；柵電極，其經(jīng)由所述柵極絕緣膜埋設(shè)于所述柵極溝槽。
文檔編號(hào)H01L21/28GK101834203SQ200910262148
公開日2010年9月15日 申請(qǐng)日期2009年12月25日 優(yōu)先權(quán)日2008年12月25日
發(fā)明者中村亮太, 中野佑紀(jì) 申請(qǐng)人:羅姆股份有限公司