專利名稱：一種用于厚鋁制程的金屬熔絲電阻減薄工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種金屬熔絲電阻減薄工藝，尤其是一種用于厚鋁制程的金屬熔絲電
阻減薄工藝，本發(fā)明可以解決大電流功率電路和金屬熔絲電阻相集成的問題。
背景技術(shù)：
金屬熔絲電阻要想獲得較小的熔斷電流，就必須采用較薄的金屬厚度，金屬的厚 度一般不超過1000nm。通常的工藝是在金屬熔絲電阻上開一個PAD(鈍化)？L通過PAD腐 蝕工藝來減薄金屬熔絲電阻上的氧化層厚度。當(dāng)熔絲電阻上通過一定大小的電流時(shí)，熔絲 電阻發(fā)熱并沖破其上的氧化層而熔斷。常規(guī)的金屬熔絲電阻版圖設(shè)計(jì)如圖A-l所示，其為 完全相互對稱的結(jié)構(gòu)，其中1為阱，可以是N阱，也可以是P阱，和硅襯底類型相反即可(如 硅襯底類型為P型，則1區(qū)為N阱)；2為PAD孔，3為金屬。具體如下(假設(shè)其基本單位為 入)，其數(shù)量關(guān)系為金屬熔絲中間段最窄處寬度為A ;金屬熔絲中間段長度為8A ;PAD孔 是邊長為5A的正方形；阱是邊長為10 A的正方形。 但是，這種工藝有一定的局限性第一，金屬厚度不宜過厚(一般不超過1000nm)， 否則不會熔斷，因此不能用于某些高壓大功率電路的工藝中。第二，PAD腐蝕工藝比較難控 制，腐蝕量過小會使金屬熔絲電阻上的氧化層厚度太厚而不能發(fā)生熔斷；PAD腐蝕量過大 又會減小金屬熔絲電阻下面場區(qū)熱氧化層的厚度，從而影響電路可靠性，嚴(yán)重時(shí)會導(dǎo)致電 路漏電甚至失效。 由上可以看出，常規(guī)金屬熔絲電阻工藝只適用于帶金屬熔絲電阻的低壓CMOS電 路。而越來越多的高壓(400V 800V)功率電路也需要用到金屬熔絲電阻，這種高壓電路 的金屬厚度比低壓電路大得多，因此需要減薄金屬熔絲電阻厚度。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種用于厚鋁制程的金屬熔絲
電阻減薄工藝，其能夠使金屬熔絲電阻適用于高壓功率電路且安全可靠。 按照本發(fā)明提供的技術(shù)方案，所述用于厚鋁制程的金屬熔絲電阻減薄工藝；所述
金屬熔絲電阻減薄工藝包括如下步驟 步驟一、通過注入和推結(jié)在硅片內(nèi)形成阱區(qū)； 步驟二、在硅片表面生長一層熱氧化的二氧化硅層； 步驟三、在二氧化硅層上淀積多晶硅，通過光刻腐蝕得到多晶硅層； 步驟四、在多晶硅層上淀積第一二氧化硅介質(zhì)層，所述第一二氧化硅介質(zhì)層與二
氧化硅層相連接，并對多晶硅層形成包圍；所述二氧化硅層與第一二氧化硅介質(zhì)層形成二
氧化硅連接層； 步驟五、在二氧化硅連接層上淀積厚鋁，通過光刻腐蝕得到鋁層，所述鋁層的厚度 為1200nm 1800nm ; 步驟六、在二氧化硅連接層及鋁層的表面淀積PAD層，所述PAD層對鋁層形成包圍； 步驟七、通過光刻，對PAD層定義腐蝕窗口 ，并對定義的PAD腐蝕窗口進(jìn)行腐蝕，使 PAD層包圍的鋁層曝露； 步驟八、通過光刻，對鋁層單獨(dú)定義腐蝕減薄窗口 ，利用金屬減薄腐蝕工藝對鋁層 進(jìn)行腐蝕減薄，得到厚度減薄的鋁層。 所述二氧化硅連接層及厚鋁層的表面依次淀積第二二氧化硅介質(zhì)層、氮化硅層， 形成PAD層；所述第二二氧化硅介質(zhì)層與二氧化硅連接層形成二氧化硅包圍層；所述二氧 化硅包圍層對鋁層形成包圍。所述二氧化硅層的厚度為400 800nm。所述多晶硅層的厚 度為250 350nm。 本發(fā)明的優(yōu)點(diǎn)通過在鋁層和二氧化硅包圍層之間加入了一層多晶硅層，所述二 氧化硅包圍層為場區(qū)熱氧化層；通過鋁層電阻增加一次金屬熔絲電阻的減薄腐蝕，使得鋁 層熔絲電阻能夠適合高壓功率電路，即鋁層能夠獲得較小的熔斷電流。由于金屬熔絲電阻 減薄腐蝕工藝對多晶硅層的腐蝕很小，因而不會對多晶硅層下面的二氧化硅包圍層度產(chǎn)生 影響，從而保證了電路的可靠性。


圖A-l為常規(guī)低壓CMOS工藝金屬熔絲電阻結(jié)構(gòu)示意圖。 圖A-2為本發(fā)明結(jié)構(gòu)示意圖。 圖B-l B-8為圖A-2圖的F-F向剖視的具體工藝實(shí)施剖面圖，其中 圖B-l為加工完阱后的剖面示意圖。 圖B-2為硅片熱氧化后的剖面示意圖。 圖B-3為多晶硅層腐蝕后的剖面示意圖。 圖B-4為第一二氧化硅介質(zhì)層淀積后的剖面示意圖。 圖B-5為鋁層腐蝕后的剖面示意圖。 圖B-6為PAD淀積后的剖面示意圖。 圖B-7為PAD層腐蝕后的剖面示意圖。 圖B-8為鋁層減薄腐蝕后的剖面示意圖。
具體實(shí)施例方式
下面結(jié)合具體附圖和實(shí)施例對本發(fā)明作進(jìn)一步說明。 圖B-l 圖B-8中表示字母的區(qū)域說明a為硅片，b為阱區(qū)，c為二氧化硅層，d 為多晶硅層，f為鋁層，g為二氧化硅連接層，h為氮化硅層，i為二氧化硅包圍層。
所述金屬熔絲電阻減薄工藝包括如下步驟 步驟一、通過注入和推結(jié)在硅片a內(nèi)形成阱區(qū)b，如圖B-l所示； 步驟二、在硅片a表面生長一層熱氧化的二氧化硅層c，所述二氧化硅層c的厚度
為400 800nm，如圖B-2所示; 步驟三、在二氧化硅層c上淀積多晶硅，通過光刻腐蝕形成多晶硅層d，所述多晶 硅層d的厚度為250 350nm，如圖B-3所示； 步驟四、在多晶硅層d上淀積第一二氧化硅介質(zhì)層，所述第一二氧化硅介質(zhì)層與連接，并對多晶硅層d形成包圍；所述二氧化硅層C與第一二氧化硅介質(zhì)層 形成二氧化硅連接層g，如圖B-4所示； 步驟五、在二氧化硅連接層g上淀積厚鋁，通過光刻腐蝕得到鋁層f ，所述鋁層f的 厚度為1200nm 1800nm，如圖B_5所示; 步驟六、在二氧化硅連接層g及鋁層f的表面淀積PAD層，所述PAD層對鋁層f形 成包圍；所述PAD層包括第二二氧化硅介質(zhì)層及氮化硅層h，在二氧化硅連接層g與鋁層f 的表面依次淀積第二二氧化硅介質(zhì)層、氮化硅層h ;所述第二二氧化硅介質(zhì)層與二氧化硅 連接層g相連接，形成二氧化硅包圍層i ;所述二氧化硅包圍層i對鋁層f形成包圍，如圖 B-6所示； 步驟七、通過光刻，對PAD層定義腐蝕窗口 ；使用光刻膠對PAD層定義腐蝕的窗口 外進(jìn)行保護(hù)，并對定義的PAD腐蝕窗口進(jìn)行腐蝕，使PAD層包圍的鋁層f曝露；如圖B-7所 示； 步驟八、通過光刻，對鋁層f單獨(dú)定義腐蝕減薄窗口，利用金屬減薄腐蝕工藝對鋁 層f進(jìn)行腐蝕減薄，得到厚度減薄的鋁層f，如圖B-8所示。 在利用金屬減薄腐蝕工藝對鋁層f進(jìn)行腐蝕減薄時(shí)，二氧化硅包圍層i同時(shí)會受 到腐蝕減薄，二氧化硅包圍層i包圍了多晶硅層d，且多晶硅層d受到的腐蝕小，多晶硅層d 下部的二氧化硅包圍層i為熱氧化層。當(dāng)對鋁層f進(jìn)行腐蝕減薄時(shí)，多晶硅層d的存在，保 證了多晶硅層d下面二氧化硅包圍層i的厚度滿足工藝需要，從而保證了電路的可靠性；同 時(shí)在硅片a的其他區(qū)域，鋁層f的厚度能夠滿足高壓功率電路的要求，且同時(shí)能夠保證鋁層 f通過一定大小的電流時(shí)，鋁層f作為熔絲電阻能夠發(fā)熱并沖破其上的氧化層而熔斷，滿足 工藝編程的要求。 如圖A-2所示，為本發(fā)明金屬熔絲電阻結(jié)構(gòu)的示意圖。其中，2為PAD孔，4為熔絲 窗口 ；所述熔絲窗口與PAD孔的大小相一致。通過多晶硅層d的阻擋作用，保證在對鋁層f 進(jìn)行腐蝕減薄時(shí)，保證多晶硅層d下部的二氧化硅包圍層i的厚度滿足工藝要求，同時(shí)保證 了鋁層f作為熔絲電阻及滿足高壓功率電路的要求，保證了在高壓功率電路的可靠性。設(shè) 定金屬熔絲電阻的基本單位為A時(shí)，圖中各部分的具有如下的尺寸比例關(guān)系，金屬熔絲中
間段最窄處寬度為A ;金屬熔絲中間段長度為8A ;PAD孔是邊長為5A的正方形；熔絲窗
口為5A的正方形；阱b是邊長為10 A的正方形，多晶硅層d為邊長為8A的正方形。
權(quán)利要求
一種用于厚鋁制程的金屬熔絲電阻減薄工藝，其特征是所述金屬熔絲電阻減薄工藝包括如下步驟步驟一、通過注入和推結(jié)在硅片(a)內(nèi)形成阱區(qū)(b)；步驟二、在硅片(a)表面生長一層熱氧化的二氧化硅層(c)；步驟三、在二氧化硅層(c)上淀積多晶硅，通過光刻腐蝕得到多晶硅層(d)；步驟四、在多晶硅層(d)上淀積第一二氧化硅介質(zhì)層，所述第一二氧化硅介質(zhì)層與二氧化硅層(c)相連接，并對多晶硅層(d)形成包圍；所述二氧化硅層(c)與第一二氧化硅介質(zhì)層形成二氧化硅連接層(g)；步驟五、在二氧化硅連接層(g)上淀積厚鋁，通過光刻腐蝕得到鋁層(f)，所述鋁層(f)的厚度為1200nm～1800nm；步驟六、在二氧化硅連接層(g)及鋁層(f)的表面淀積PAD層，所述PAD層對鋁層(f)形成包圍；步驟七、通過光刻，對PAD層定義腐蝕窗口，并對定義的PAD腐蝕窗口進(jìn)行腐蝕，使PAD層包圍的鋁層(f)曝露；步驟八、通過光刻，對鋁層(f)單獨(dú)定義腐蝕減薄窗口，利用金屬減薄腐蝕工藝對鋁層(f)進(jìn)行腐蝕減薄，得到厚度減薄的鋁層(f)。
2. 根據(jù)權(quán)利要求1所述用于厚鋁制程的金屬熔絲電阻減薄工藝，其特征是所述二氧化硅連接層(g)及厚鋁層(f)的表面依次淀積第二二氧化硅介質(zhì)層、氮化硅層(h)，形成PAD層；所述第二二氧化硅介質(zhì)層與二氧化硅連接層(g)形成二氧化硅包圍層(i);所述二氧化硅包圍層(i)對鋁層(f)形成包圍。
3. 根據(jù)權(quán)利要求1所述用于厚鋁制程的金屬熔絲電阻減薄工藝，其特征是所述二氧化硅層(c)的厚度為400 800nm。
4. 根據(jù)權(quán)利要求1所述用于厚鋁制程的金屬熔絲電阻減薄工藝，其特征是所述多晶硅層(d)的厚度為250 350nm。
全文摘要
本發(fā)明涉及一種用于厚鋁制程的金屬熔絲電阻減薄工藝。所述工藝包括步驟一、通過注入和推結(jié)在硅片內(nèi)形成阱區(qū)；步驟二、在硅片表面生長一層熱氧化的二氧化硅層；步驟三、在二氧化硅層上通過淀積、光刻腐蝕得到多晶硅層；步驟四、在多晶硅層上形成二氧化硅連接層；步驟五、在二氧化硅連接層通過淀積、光刻腐蝕得到鋁層；步驟六、在二氧化硅連接層及鋁層的表面淀積PAD層；步驟七、通過光刻，對PAD層定義腐蝕窗口，并進(jìn)行腐蝕；步驟八、通過光刻，定義腐蝕減薄窗口，利用金屬減薄腐蝕工藝對鋁層進(jìn)行腐蝕減薄。本發(fā)明通過多晶硅層對下部的二氧化硅包圍層的阻擋保護(hù)，滿足了二氧化硅包圍層作為場區(qū)熱氧化層的厚度要求，保證了電路的可靠性。
文檔編號H01L21/768GK101740491SQ20091026497
公開日2010年6月16日 申請日期2009年12月15日 優(yōu)先權(quán)日2009年12月15日
發(fā)明者徐靜, 洪根深, 肖志強(qiáng) 申請人:無錫中微晶園電子有限公司