專利名稱：成膜方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種成膜方法。
背景技術(shù)：
大型顯示屏像素的開關(guān)元件在薄膜場效應晶體管(TFT)的有源層(active layer)上使用具有高電子遷移率的低溫多晶硅(以下簡稱低溫p_Si)，以增加響應速度。為 形成堆疊在低溫P-Si上的柵絕緣膜，現(xiàn)有技術(shù)中的PECVD (等離子體增強化學氣相沉積) 處理過程使用有機硅烷化合物，比如四乙氧基硅烷(TEOS)作為原材料(比如，專利文獻1)。所述PECVD處理過程使用一個與供氣系統(tǒng)和排氣系統(tǒng)相連接的真空腔，從所述供 氣系統(tǒng)向真空腔內(nèi)提供含有有機硅烷化合物和氧化氣體的混合氣體。在所述真空腔中，在 一個電極上配置有基板，向另外一個電極供給高頻電在電極之間產(chǎn)生等離子體，從而在基 板上形成絕緣膜。有機硅烷化合物在等離子體中被活化。因此，盡管當所述基板溫度相對 較低時也可在大基板表面均勻地形成絕緣膜。由于大型顯示屏的分辨率變得更高，所述柵絕緣膜變得必須具有各種電學特性， 比如低漏電電流、高抗電壓擊穿性、低混合電荷密度和低界面態(tài)密度。專利文獻2包括高頻 電源和脈沖電源，其中提供的高頻電按預設(shè)時間間隔重復地使電極停止工作。在電極間產(chǎn) 生的等離子體中，自由基的壽命在幾毫秒到幾十毫秒，而離子的壽命為幾微秒到幾十微秒。 因此，離子在高頻電的OFF階段會消失，并且所述絕緣膜在高濃度的自由基的環(huán)境下生長。 專利文獻2交替地設(shè)置了離子對絕緣膜產(chǎn)生沖擊的時間段和絕緣膜在不受離子沖擊的情 況下進行生長的時間段。這樣來減少等離子體引起的對絕緣膜的損傷，以提高絕緣膜的電 學特性。專利文獻1 日本特許公開平8-279505專利文獻1 日本特許公開2001-110798
發(fā)明內(nèi)容
—般，用準分子激光器輻照非晶硅(以下簡稱a-Si)的激光退火處理被用作形成 低溫P-Si的技術(shù)。在激光退火處理中，低溫P-Si的晶體生長在基板的平面方向被促進以 制造大直徑P-Si。比如，在激光退火處理中，激光的密度在所述基板的平面方向被三維地調(diào) 制，或者在所述基板的平面方向進行激光掃描。因此，P-Si的晶體從低密度位置生長到高 密度位置，也就是，沿所述基板的平面方向。當在a-Si上實現(xiàn)激光退火處理時，低溫ρ-Si的密度小于a-Si的密度。這增加了 已進行退火處理的薄膜的體積。因此，當使用激光退火處理來生長P-Si時，在p-Si表面根 據(jù)不同位置間結(jié)晶的時間差異會形成凹谷和凸脊。所述P-Si表面的凹谷和凸脊會導致在 以下詳細描述的步驟中出現(xiàn)的問題，特別是，在柵絕緣膜成膜步驟中。當在低溫p-Si表面形成有凸脊，柵絕緣膜的厚度必須整體增加以保證柵電極的 較低表面與凸脊的尖峰之間有足夠的距離。這對降低柵絕緣膜厚度是很大的阻礙。結(jié)果，
3當TFT使用低溫p-Si時，即使通過設(shè)計來增加TFT的電流驅(qū)動能力，比如，改進低溫P-Si 的品質(zhì)或者減少柵長，也很難充分改進TFT的電學特性。本發(fā)明提供一種成膜方法，其通過抑制柵絕緣膜電學特性惡化和提高絕緣膜表面 噴涂率來容許絕緣膜變薄。本發(fā)明的一個方面是在設(shè)置于真空腔內(nèi)的基板上形成硅絕緣膜的成膜方法。所述 方法包括向真空腔提供包含有機硅烷化合物和氧化氣體的混合氣體，產(chǎn)生脈沖高頻電從而 間歇性提供高頻電，通過用脈沖高頻電使混合氣體等離子化，在所述基板上形成硅絕緣膜。 所述產(chǎn)生脈沖高頻電包括按滿足硅絕緣膜表面噴涂率目標值的最大占空比產(chǎn)生脈沖高頻
H1^ O本發(fā)明的另外一個方面是在設(shè)置于真空腔內(nèi)的基板上形成硅絕緣膜的成膜方法。 所述方法包括向真空腔提供包含有機硅烷化合物和氧化氣體的混合氣體，產(chǎn)生脈沖高頻電 從而間歇性提供高頻電，通過用脈沖高頻電使混合氣體等離子化，在所述基板上形成硅絕 緣膜。所述產(chǎn)生脈沖高頻電包括按這樣的占空比產(chǎn)生脈沖高頻電，所述占空比使硅絕緣膜 的平帶電壓保持在預設(shè)電壓范圍內(nèi)，并滿足硅絕緣膜表面噴涂率的目標值。
圖1為成膜設(shè)備的橫剖示意圖；圖2為虛擬圖形的橫剖視圖；和圖3(a)和3(b)為分別表示占空比對于平帶電壓的依賴度和占空比對于表面噴涂 率的依賴度的圖表。附圖標記說明Tl =ON階段，T2 =OFF階段，10 成膜設(shè)備，11 真空腔，14 電源單元，15 高頻電源， 16 脈沖電源。
具體實施例方式以下將參考附圖描述根據(jù)本發(fā)明的一個實施例的成膜方法。圖1為用于本發(fā)明成 膜方法中的成膜設(shè)備10的橫剖示意圖。圖1中的虛線表示部件之間的電氣連接。如圖1所示，成膜設(shè)備10包括連接排氣系統(tǒng)12的真空腔11，當所述排氣系統(tǒng)12 被驅(qū)動時，真空腔11被減壓到一個預設(shè)壓力。所述真空腔11有一保持板型上電極13的上 壁，其與所述真空腔11電氣絕緣。所述上壁通過上電極13與電源單元14相連接。所述電源單元14包括一個高頻電源15和開關(guān)電源16。所述電源單元14與開關(guān) 電源16 —起將高頻電源15產(chǎn)生的具有預定頻率(例如，27. 12MHz)的所述高頻電調(diào)制為脈 沖波，所述電源單元14在預設(shè)的ON階段供電。當所述電源單元14被驅(qū)動，上電極13從電 源單元14處接收脈沖高頻電，并在真空腔11內(nèi)產(chǎn)生等離子體。供氣腔13a延伸遍布在所述上電極13內(nèi)部，所述供氣腔13a與供氣系統(tǒng)17相連 接。所述供氣系統(tǒng)17與充有有機硅烷化合物的氣罐17a和充有氧化氣體的氣罐17b相連 接，選擇性地將各個氣罐17a、17b中所充氣體抽入供氣腔13a中。所述供氣腔13a與多個 與真空腔11內(nèi)部相通的供氣孔13b相連接，當所述供氣系統(tǒng)17被驅(qū)動時，將氣體從供氣系 統(tǒng)17中供應到所述真空腔11中。
4
有機硅烷化合物的實施例包括四乙氧基硅烷(TEOS)和三甲基硅烷，惰性氣體，比 如氬、氦或氮，可以被添加到上述氣體中。氧化氣體的實施例包括氧氣和氧化一氮，惰性氣 體，比如氬、氦和氮，可以被添加到上述氣體中。進一步，所述供氣系統(tǒng)17可以在有機硅烷 化合物和氧化氣體之外還添加氫氣。保持基板S的基板座18被設(shè)置于所述真空腔11內(nèi)。所述基板座18以如下狀態(tài) 保持基板S 所述上電極13和基板S的表面互相相對。所述基板座18包括一個加熱基板 S的加熱器18a，以將基板S的溫度加熱到預設(shè)溫度。所述基板座18電接地，在所述高頻電 被施加至所述上電極13時，在基板座18和上電極13之間產(chǎn)生等離子體。所述保持于基板 座18上的基板S，接收到等離子區(qū)域產(chǎn)生的成膜種子，在其表面上形成硅絕緣膜，比如二氧 化硅膜。經(jīng)受激光退火處理的低溫p-Si膜，形成在基板S的表面。當?shù)蜏豴-Si結(jié)晶時，在 低溫P-Si膜表面形成多個具有數(shù)十納米高度的凸脊。所述成膜設(shè)備10包括一個執(zhí)行成膜過程的控制器20。所述控制器20與所述供氣 系統(tǒng)17相連接，產(chǎn)生對應于所述供氣系統(tǒng)17的控制信號。所述供氣系統(tǒng)17，響應于所述控 制器20的信號被驅(qū)動，在向真空腔11提供有機硅烷化合物和氧化氣體時，在相比于有機硅 烷化合物的流速為十倍到一百倍范圍內(nèi)調(diào)節(jié)氧化氣體的流速。所述成膜設(shè)備10將等離子 體區(qū)域內(nèi)有機硅烷化合物中含有的大部分碳元素氧化，并從等離子區(qū)域排出碳元素。所述控制器20與所述排氣系統(tǒng)12相連接，并產(chǎn)生對應于所述排氣系統(tǒng)的控制信 號。所述排氣系統(tǒng)12，響應于所述控制器20的控制信號被驅(qū)動，在所述供氣系統(tǒng)17提供混 合氣體時調(diào)節(jié)真空腔11內(nèi)的壓力為80Pa到300Pa。從而，所述成膜設(shè)備10減少自由基組 分(radical components)之間的碰撞，抑制自由基的過度凝聚，強化硅絕緣膜的膜品質(zhì)。所述控制器20與加熱器18a相連接，并產(chǎn)生對應于所述加熱器18a的控制信號。 所述加熱器18a，響應于所述控制器20的控制信號被驅(qū)動，當所述基板S被設(shè)置于基板座 18上時，在250°C到430°C的范圍內(nèi)調(diào)節(jié)基板S的溫度。這使得所述成膜設(shè)備10減少膜中 瑕疵的集中，提高硅絕緣膜的膜特性。所述控制器20與電源單元14相連接，并產(chǎn)生對應于電源單元14的控制信號。所 述電源單元14，響應于所述控制器20的控制信號被驅(qū)動，向上電極13提供電密度在0. Iff/ cm2到1. Off/cm2范圍內(nèi)的高頻脈沖電。在這種情況下，所述電源單元14以預定的占空比 (duty ratio)產(chǎn)生頻率為5kHz到50kHz的脈沖高頻電。在本實施例中，所述從電源單元14在實際成膜過程中輸出的脈沖高頻電的占空 比被認為是目標占空比。本實施例中的占空比是由高頻電ON階段Tl和高頻電OFF階段T2 通過Tl/(T1+T2) X 100得出的值。所述控制器20驅(qū)動電源單元14向所述上電極13施加由目標占空比得到的高頻 電源，從而在所述低溫P-Si膜表面形成期望的硅絕緣膜。在本實施例中，硅絕緣膜的表面 噴涂率，也就是，當所述硅絕緣膜基本上均勻地噴涂在所述低溫P-Si膜表面的每個凸脊上 且所述硅絕緣膜根據(jù)期望的設(shè)計規(guī)則被用作柵絕緣膜時的表面噴涂率，被稱作是目標噴涂率。用作柵絕緣膜的硅絕緣膜必須在整個低溫p-Si膜表面具有均勻的膜厚度從而減 少閾值電壓和漏電電流的變化。進一步，用作柵絕緣膜的硅絕緣膜的雜質(zhì)元素(比如膜中的碳、氫、氧)濃度必須較少，，以抑制閾值電壓的變化。本實施例中的目標占空比設(shè)置為最大占空比，以該最大占空比所述硅絕緣膜的表 面噴涂率滿足目標噴涂率。在所述成膜設(shè)備10形成硅絕緣膜時，在所述真空腔11的等離子區(qū)域內(nèi)產(chǎn)生各種 離子和各種自由基。所述自由基的壽命在幾毫秒到幾十毫秒，而離子的壽命為幾微秒到幾 十微秒。因此，在高頻電的OFF階段T2，離子消失或者大幅減少而自由基成為成膜過程的主 導物質(zhì)。結(jié)果，在高頻電源的OFF階段，自由基生長為高流動性的成膜種子，比如，有機硅烷 化合物的低聚物生長到所述硅絕緣膜中，在高表面噴涂率的情況下，硅絕緣膜在基板表面 的凸脊上生長。在高頻電的ON階段Tl，所述成膜種子以高等離子密度生長到硅絕緣膜中， 并在基板表面的凸脊上生長僅帶有少量雜質(zhì)的滿足電氣特性的硅絕緣膜。當減少高頻電的占空比時，OFF階段T2變長，這增加了硅絕緣膜上的表面噴涂率。 然而，有機硅烷化合物含有的碳、氫等雜質(zhì)元素的量也很容易增加。當簡單減少高頻電的占 空比以增加硅絕緣膜的表面噴涂率時，硅絕緣膜的平帶電壓會顯著變化。在硅絕緣膜的表面噴涂率滿足所述成膜設(shè)備10的目標噴涂率的范圍內(nèi)，目標占 空比為比最大程度減少高頻電的OFF階段T2的那個值。也就是說，所述成膜設(shè)備10的目標 占空比，是在滿足目標噴涂率的硅絕緣膜成膜條件中得出的，使高頻電的ON階段Tl最長。 因此，所述成膜設(shè)備10能在充分地噴涂低溫ρ-Si膜表面的每個凸脊時，將供應給反應系統(tǒng) 的電量最大化。結(jié)果，所述成膜設(shè)備10在抑制硅絕緣膜電學特性惡化的同時增加表面噴涂 率?，F(xiàn)將描述一種使用所述成膜設(shè)備10形成硅絕緣膜的方法。首先，所述控制器驅(qū)動 所述排氣系統(tǒng)12對真空腔11減壓到預設(shè)壓力。然后，所述控制器20將所述基板S從成膜 設(shè)備10外部裝載到所述真空腔11內(nèi)，并將所述基板S放置在所述基板座18上。在將所述基板S放置在所述基板座18上之后，所述控制器20驅(qū)動所述加熱器18a 將基板S的溫度升高到預設(shè)溫度。當所述基板S的溫度升到預設(shè)值時，所述控制器20驅(qū)動 所述供氣系統(tǒng)17從供氣腔13a處向所述真空腔11內(nèi)部供給含有有機硅烷化合物和氧化氣 體的混合氣體，并將所述真空腔11內(nèi)部的壓強調(diào)節(jié)為預設(shè)壓力(80Pa到300Pa)。在將混合氣體供應到所述真空腔11內(nèi)部之后，所述控制器20驅(qū)動所述電源單元 14將脈沖高頻電施加到上電極13中。優(yōu)選地，所述控制器20驅(qū)動高頻電源15產(chǎn)生比如 27. 12MHz的高頻電，驅(qū)動開關(guān)電源16使高頻電源15產(chǎn)生的脈沖高頻電從而滿足在頻率一 比如5kHz到50kHz-的目標占空比。所述控制器20可將從電源單元14得到的目標占空比 的脈沖高頻電施加到上電極13中。當將脈沖高頻電施加到上電極13時，所述上電極13作為陰極，基板座18作為陽 極。進一步，在上電極13和基板S之間利用含有有機硅烷化合物和氧化氣體的混合氣體產(chǎn) 生等離子體。在高頻電的OFF階段T2，所述具有高流動性的成膜種子生長到硅絕緣膜中，并且 所述硅絕緣膜以高表面噴涂率地生長在所述基板S表面的凸脊上。在高頻電的ON階段T1， 成膜反應在高等離子密度下進行，并在所述基板S表面的凸脊上形成了只有少量雜質(zhì)的具 有令人滿意電學特性的硅絕緣膜。在這種情況下，在本實施例的所述成膜方法中，準備了多個具有凸脊的基板S，在多個基板S的每一個上初步實現(xiàn)了具有不同占空比的成膜處理。測量多個基板S的每一個 上所述硅絕緣膜的表面噴涂率，得到滿足目標噴涂率的占空比范圍。滿足目標噴涂率的、在 占空比范圍內(nèi)的最大占空比被設(shè)定為實際成膜過程中的目標占空比。因此，高頻電的ON階段Tl可以在成膜條件中被設(shè)定為最長，從而形成硅絕緣膜并 滿足目標噴涂率。因此，當?shù)玫接霉杞^緣膜充分噴涂在低溫P-Si膜表面每個凸脊的目標噴 涂率時，可將最大電量施加于反應系統(tǒng)。這在減少硅絕緣膜電氣特性惡化的同時增加了表 面噴涂率。[實例]現(xiàn)在將通過用一些實例來說明設(shè)定目標占空比的方法。首先，用二氧化硅膜形成 MOS結(jié)構(gòu)二極管，該二氧化硅膜通過以下列出的成膜條件得到，作為柵絕緣膜。測定所述二 極管的CV曲線，從而得到該實例的平帶電壓。從成膜條件得到的二氧化硅膜形成于虛擬圖 形(dummy patterrOP上。形成于虛擬圖形P側(cè)壁的二氧化硅膜的厚度被定義為側(cè)膜厚度 Ts,而形成于虛擬圖形P上表面壁的二氧化硅膜的厚度F被定義為上膜厚度Tt以獲得每個 二氧化硅膜的表面噴涂率(側(cè)膜厚度Ts/上膜厚度TtX 100%)。參看圖2，形狀尺寸為寬 度WX高度H為0.4μπιΧ0.6μπι且向一個方向延伸(垂直于圖2平面的方向)的線條狀 圖案(line pattern)被用作虛擬圖形P。實例的平帶電壓和表面噴涂率顯示在圖3 (a)、3(b)和表1中。在表1中的圓圈表 示平帶電壓(比如，絕對值)小于或者等于目標電壓，或者平面噴涂率滿足目標噴涂率。在 表1中的叉表示平帶電壓大于目標電壓，或者平面噴涂率不滿足目標噴涂率。高頻電頻率27· 12MHzON 階段 Tl+OFF 階段 T2 100 毫秒占空比30%，50%，70%，100%電密度0· 5ff/cm2成膜壓力I9OPa成膜溫度340°CTEOS 流速 /O2 流速1/50[表 1]
占空比(％)305070100平帶電壓 (V)XOOO
表面噴涂率(％)〇〇XX 在圖3(a)中，占空比為30%時，平帶電壓為大約-18V為大值；占空比為50%、 70%和100%時，平帶電壓為-2V為小值。也就是說，在實例的成膜條件下，很明顯當占空比 增加(當ON階段Tl變長)時能得到雜質(zhì)和缺陷較少的令人滿意的硅絕緣膜。 在圖3(b)中，在占空比為70%、100%時，表面噴涂率低，小于或等于60%，而當占
7空比為30%、50%時，表面噴涂率超過70%。在一個實例中，目標噴涂率為70%時，能滿足 目標噴涂率的占空比范圍為30%到50%，在這種情況下，相關(guān)范圍最大值為50%。假如目標占空比被設(shè)為50%，也就是說，假如ON階段Tl和OFF階段均被設(shè)為50 微秒，可以得到滿足目標噴涂特性并具有接近OV平帶電壓的二氧化硅膜。所述實施例的成膜方法有下述優(yōu)點。(1)預先得到一個其表面噴涂率滿足目標噴涂率的硅絕緣膜的占空比范圍，并設(shè) 定范圍內(nèi)的最大值為脈沖波的目標占空比。相應地，在表面噴涂率滿足目標值的范圍內(nèi)，高頻電OFF階段T2被設(shè)為最短時間， 而高頻電ON階段Tl被設(shè)為最長時間。結(jié)果，高頻電ON階段Tl將反應系統(tǒng)的電量最大化， 而高頻電OFF階段T2實現(xiàn)能滿足目標噴涂率的表面噴涂率。這抑制了硅絕緣膜中電學性 質(zhì)的惡化(增加平帶電壓變化)，并提高了表面噴涂率。進一步，柵絕緣膜變薄，TFT的電學 性質(zhì)得到改進。(2)優(yōu)選地，高頻電頻率為27. 12MHz, ON階段Tl和OFF階段T2各為50微秒。優(yōu) 選地，在成膜時所述真空腔11的壓力優(yōu)選為SOPa到300Pa，上電極13的電密度為0. Iff/cm2 到 1. OW/cm2。這保證了占空比與表面噴涂率的依賴關(guān)系、占空比與平帶電壓的依賴關(guān)系的標準 化。也就是說，高頻電占空比的下降確保硅絕緣膜的表面噴涂率的增加。高頻電占空比的 增加確保所述硅絕緣膜的平帶電壓接近0V。這抑制了硅絕緣膜電學性質(zhì)的惡化并保證了表 面噴涂率的增加。脈沖高頻電的占空比并不限于在滿足硅絕緣膜的目標噴涂率的范圍內(nèi)的最大占 空比。在一個實例中，滿足硅絕緣膜的目標噴涂率的占空比范圍內(nèi)為30%到50%，而保持 所述硅絕緣膜的平帶電壓在預設(shè)電壓范圍(比如，-2V到0V)內(nèi)的占空比范圍為40%到 50%，那么脈沖高頻電的占空比可以被設(shè)定在40%到50%范圍內(nèi)。
8
權(quán)利要求
一種在設(shè)置于真空腔內(nèi)基板上形成硅絕緣膜的成膜方法，所述方法包括向所述真空腔提供包含有機硅烷化合物和氧化氣體的混合氣體；產(chǎn)生脈沖高頻電從而間歇性提供高頻電；和通過用脈沖高頻電使所述混合氣體等離子化，在所述基板上形成所述硅絕緣膜；其中，所述產(chǎn)生脈沖高頻電包括按滿足所述硅絕緣膜表面噴涂率目標值的最大占空比產(chǎn)生脈沖高頻電。
2.一種在設(shè)置于真空腔內(nèi)基板上形成硅絕緣膜的成膜方法，所述方法包括 向所述真空腔提供包含有機硅烷化合物和氧化氣體的混合氣體；產(chǎn)生脈沖高頻電從而間歇性提供高頻電；和通過用脈沖高頻電使所述混合氣體等離子化，在所述基板上形成硅絕緣膜； 其中，所述產(chǎn)生脈沖高頻電源包括按這樣的占空比產(chǎn)生脈沖高頻電，所述占空比使所 述硅絕緣膜的平帶電壓保持在預設(shè)電壓范圍內(nèi)，并滿足所述硅絕緣膜表面噴涂率的目標值。
3.根據(jù)權(quán)利要求1或者2的成膜方法，進一步包括在實際形成所述硅絕緣膜之前在多個基板上初步進行硅絕緣膜的成膜處理； 其中所述初步進行的硅絕緣膜成形處理包括用不同占空比的高頻電在多個基板的每 一個上形成所述硅絕緣膜，從每個基板上形成的硅絕緣膜的表面噴涂率來確定能滿足所述 表面噴涂率目標值的占空比范圍。
4.根據(jù)權(quán)利要求1或者2的成膜方法，其中所述高頻電的頻率為27.12MHz ；并且 在脈沖高頻電的單個周期內(nèi)ON階段和OFF階段均是50微秒。
5.根據(jù)權(quán)利要求4的成膜方法，其中在形成硅絕緣膜時，所述真空腔的壓力為SOPa到 300Pa ；脈沖高頻電的電密度為0. Iff/cm2到1. OW/cm2。
全文摘要
一種成膜方法在抑制柵絕緣膜的電學特性惡化的同時提高柵絕緣膜的表面噴涂率。所述方法包括向真空腔(11)提供包含有機硅烷化合物和氧化氣體的混合氣體，產(chǎn)生脈沖高頻電從而間歇性提供高頻電，并通過用脈沖高頻電使混合氣體等離子化，在所述基板(S)上形成硅絕緣膜。所述脈沖高頻電根據(jù)滿足所述硅絕緣膜表面噴涂率目標值的最大占空比而產(chǎn)生。
文檔編號H01L29/786GK101946312SQ200980105758
公開日2011年1月12日 申請日期2009年2月16日 優(yōu)先權(quán)日2008年2月19日
發(fā)明者橋本征典, 淺利伸, 若井雅文, 若松貞次, 菊池亨, 齊藤一也 申請人:株式會社愛發(fā)科