專利名稱：柱形器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件工藝的領(lǐng)域，并且更具體地涉及柱形(pillar)器件 和這樣的器件的制作方法。
背景技術(shù)：
再次通過引用合并的Herner等在2004年9月29日提交的美國專利申請?zhí)?10/955549(其對應(yīng)于美國公開申請2005/0052915A1)描述了三維存儲器陣列，其中以柱形 半導(dǎo)體結(jié)型二極管(junction diode)的多晶半導(dǎo)體材料的電阻率狀態(tài)來存儲存儲器單元 的數(shù)據(jù)狀態(tài)。使用消減法(subtractive)制造這樣的柱形二極管器件。該方法包括淀積一 個或多個硅、鍺或其他半導(dǎo)體材料層。然后蝕刻所淀積的該半導(dǎo)體層或多個半導(dǎo)體層以獲 得半導(dǎo)體柱?？墒褂?102層作為柱蝕刻的硬掩模(hard mask)，此后去除它。接著，在柱之 間和柱頂部上淀積Si02或其他空隙填充介電材料。然后進行化學(xué)機械拋光(CMP)或回蝕 工序(etchback step)，以使得空隙填充介電材料與柱的上表面平坦化。對于消減柱制造工藝的其他描述，參見Herner等在2004年12月17日提交的 美國專利申請?zhí)?11/015824 "Nonvolatile Memory Cell Comprising a Reduced Height Vertical Diode”和2007年7月25日提交的美國專利申請?zhí)?1/819078。然而，在消減方法中，對于小直徑或?qū)挾鹊闹推骷?，必須小心避免在蝕刻工序器 件在柱基處下切(undercut)它。下切的柱形器件可能容易在后續(xù)工藝器件翻倒。另外，對 于更小的柱形器件，半導(dǎo)體柱的高度可由用作蝕刻掩模的薄的軟光阻(photoresist)所限 制，當柱之間的開口的長寬比(aspect)增加時氧化物空隙填充工序帶來了工藝挑戰(zhàn)，并且 空隙填充層的CMP工藝或回蝕可能去除較大厚度的淀積半導(dǎo)體材料。
發(fā)明內(nèi)容
本發(fā)明的一個實施例提供了制作半導(dǎo)體器件的方法，其包括提供包含多個開口的 絕緣層，并且在絕緣層中的多個開口中以及在絕緣層上方形成第一半導(dǎo)體層。該方法還包 括去除第一半導(dǎo)體層的第一部分，使得第一半導(dǎo)體層的第一導(dǎo)電型第二部分保留在絕緣層 中的多個開口的下部中，并且絕緣層中的多個開口的上部保持未填充。該方法還包括在絕 緣層中的多個開口的上部中以及在絕緣層上方形成第二半導(dǎo)體層，并且去除第二半導(dǎo)體層 的位于絕緣層上方的第一部分。第二半導(dǎo)體層的第二導(dǎo)電型第二部分保留在絕緣層中的多 個開口的上部中，以在多個開口中形成多個柱形二極管。另一實施例提供制作半導(dǎo)體器件的方法，包括形成多個鎢電極；氮化這些鎢電 極以在多個鎢電極上形成氮化鎢阻擋層；形成包括多個開口的絕緣層，使得氮化鎢阻擋層被暴露在絕緣層中的多個開口中；以及在絕緣層中的多個開口中的氮化鎢阻擋層上形成多 個半導(dǎo)體器件。另一實施例提供制作半導(dǎo)體器件的方法，包括形成多個鎢電極；在鎢電極的暴 露的上表面上選擇性地形成多個導(dǎo)電阻擋層；形成包括多個開口的絕緣層，使得多個導(dǎo)電 阻擋層被暴露在絕緣層中的多個開口中；以及在多個開口中的導(dǎo)電阻擋層上形成多個半導(dǎo) 體器件。另一實施例提供制作半導(dǎo)體器件的方法，包括在襯底上方形成多個下電極 (lower electrode)；形成包含具有第一寬度的多個第一開口的絕緣層，使得下電極被暴露 在第一開口中；在第一開口中形成第一導(dǎo)電型的第一半導(dǎo)體區(qū)域；在第一半導(dǎo)體區(qū)域上方 的多個第一開口中形成犧牲材料；在絕緣層中形成多個第二開口以暴露犧牲材料，第二開 口具有比第一寬度更大的第二寬度；通過第二開口從第一開口去除犧牲材料；在第一開口 中形成第二導(dǎo)電型的第二半導(dǎo)體區(qū)域，其中第一和第二半導(dǎo)體區(qū)域形成第一開口中的柱形 二極管；以及在絕緣層中的第二開口中形成上電極，使得上電極接觸第二半導(dǎo)體區(qū)域。另一實施例提供制作柱形二極管的方法，其包括提供具有開口的絕緣層；以及 將鍺或富鍺的硅鍺半導(dǎo)體材料選擇性地淀積到所示開口中以形成柱形器件。
圖1A、1C和1E是例示了根據(jù)本發(fā)明第一實施例的柱形器件的形成中的各階段的 側(cè)面橫截面視圖。圖1B和1D分別是圖1A和1C中所示的階段的三維視圖。圖2A至2C是例示了根據(jù)本發(fā)明第二實施例的柱形器件的形成中的各階段的側(cè)面 橫截面視圖。圖3A至3E是例示了根據(jù)本發(fā)明第三實施例的柱形器件的形成中的各階段的側(cè)面 橫截面視圖。圖3F和3G是根據(jù)本發(fā)明第三實施例制作的示例器件的微觀圖。圖4是根據(jù)本發(fā)明一個或多個實施例的完成的柱形器件的三維視圖。圖5A是蝕刻速率對多晶硅摻雜的現(xiàn)有技術(shù)繪圖。圖5B至5E是例示了根據(jù)本發(fā) 明第四實施例的柱形器件的形成中的各階段的側(cè)面橫截面視圖。圖6A至6G是例示了根據(jù)本發(fā)明第五實施例的柱形器件的形成中的各階段的側(cè)面 橫截面視圖。圖7A和7B是根據(jù)本發(fā)明實施例制作的器件特征的側(cè)面橫截面視圖。圖8A至8D是例示了根據(jù)本發(fā)明實施例的柱形器件的形成中的各階段的側(cè)面橫截 面視圖。圖8E是根據(jù)本發(fā)明實施例的完成的柱形器件的三維視圖。圖9A是通過380°C和1托(torr)持續(xù)10分鐘的GeH4分解而在硅籽膜(silicon seed film)上淀積的大約40nm厚的Ge膜的橫截面SEM圖像，其中硅籽膜通過380°C和1 托持續(xù)60分鐘的解而在TiN上淀積。圖9B是在相同的兩個工序SiH4*GeH4 CVD 處理之后的Si02表面的橫截面SEM圖像。在Si02上沒有觀察到Ge淀積。
具體實施例方式本發(fā)明人意識到對于具有至少兩個不同導(dǎo)電型區(qū)域的半導(dǎo)體柱形器件中，諸如包 含p型和n型半導(dǎo)體區(qū)域的二極管中，必須采取特殊工序以避免在絕緣層的開口中形成器 件時短接(short)這樣的器件。例如，如果導(dǎo)電阻擋層(barrier layer)被簡單地淀積到開口中然后使之平坦化， 則導(dǎo)電阻擋層將沿著開口的側(cè)壁從開口的底部向頂部延伸。如果然后將半導(dǎo)體二極管淀積 到該開口中，則沿著開口側(cè)壁分布的導(dǎo)電阻擋層會將二極管的P型區(qū)域與二極管的n型區(qū) 域短接。另外，如果通過諸如低壓化學(xué)氣相淀積(LPV⑶)的方法而形成二極管的半導(dǎo)體 層，則共形淀積(conformal deposition)從側(cè)面而不是只是從底部填充開口。由此，如果首 先在開口中淀積n型半導(dǎo)體，則它會沿著開口的整個側(cè)壁分布或者它會填充整個開口。如 果n型區(qū)域沿著開口的側(cè)壁分布并且p型區(qū)域在開口中央，則上電極(upper electrode) 將與P型和n型兩個區(qū)域接觸。如果n型區(qū)域填充整個開口，則在開口中將會沒地方形成 P型區(qū)域來形成二極管。本發(fā)明的實施例提供了克服這些問題的方法。在第一實施例中，選擇性地形成阻 擋層，以避免短接在阻擋層上方的絕緣層中的開口中形成的二極管。在第一實施例的第一 方面中，可通過在形成絕緣層之前或之后氮化下層鎢電極而形成氮化鎢阻擋層。如果在形 成絕緣層之后形成氮化鎢阻擋層，則通過氮化暴露在絕緣層中的開口中的鎢電極的一部分 來形成阻擋層。使用這種通過絕緣層中的開口的氮化工序以選擇性地在開口底部形成氮化 鎢阻擋層。在第一實施例的替換方面中，通過在形成絕緣層之前對電極氮化而形成阻擋層。在第二實施例中，通過下層電極上的選擇性淀積而形成阻擋層。在第三實施例中， 使用能精確控制的選擇性硅凹刻(recess)，在開口中凹刻(recess) —種導(dǎo)電型的硅層，然后 通過凹刻產(chǎn)生的開口中的空間中形成相反導(dǎo)電型(opposite conductivity type)的硅層。圖1和圖2例示了根據(jù)第一實施例的替換方面的制作氮化阻擋層的方法。圖1A 和1B分別示出了由絕緣材料或?qū)?彼此隔開的多個導(dǎo)電電極1的側(cè)面橫截面視圖和三維 視圖。電極可具有任何合適的厚度，諸如大約200nm到大約400nm。電極1可包括能被氮化 的鎢或另一導(dǎo)電材料。絕緣材料可包括任何合適的絕緣材料，諸如氧化硅、氮化硅、諸如氧 化鋁的高介電常數(shù)的絕緣材料、五氧化鉭或有機絕緣材料?？赏ㄟ^在任何合適的襯底上淀 積鎢層，將鎢層光刻構(gòu)圖(photolithographically patterning)成電極1，在電極1上和之 間淀積絕緣層，以及通過化學(xué)機械拋光(CMP)或回蝕而平坦化(planar)絕緣層以形成將電 極1彼此隔離的絕緣材料區(qū)域3，來形成電極。可替換地，可通過鑲嵌(damascene)方法形 成電極1，其中在絕緣層3中形成溝槽，在溝槽中且在絕緣層3的上表面上形成鎢層，然后通 過CMP或回蝕平坦化鎢層，以在絕緣層3中的溝槽中留著電極1。電極1可以是如圖1B所 示的軌形電極。也可使用其他電極1形狀。圖1C和1D例示了在電極1上淀積鑲嵌型絕緣層之前氮化鎢電極1以在多個鎢電 極上形成氮化鎢阻擋層5的工序。阻擋層5可具有任何合適的厚度，例如大約lnm到大約 30nm?？墒褂萌魏蔚椒ā＠?，可使用等離子體氮化(plasma nitriding)方法，其中包 含諸如氨或氮等離子體的等離子體的氮被提供到共同暴露的鎢1和介電層3的表面。在美 國專利號5780908中描述了對鎢的示例等離子體氮化以形成氮化鎢的細節(jié)，其全文通過引用合并于此。應(yīng)注意，美國專利號5780908中的方法用于形成氮化鎢表面以在鎢和它上方 的鋁層之間提供阻擋層，用于形成金屬柵極的目的，而不是在半導(dǎo)體器件下方形成阻擋層。盡管鎢被描述為用作電極1材料，但也可使用其他材料，如鈦、硅化鎢或鋁。例如， 在美國專利號6133149中討論了通過對硅化鎢表面的氮化而形成的氮化鎢層的穩(wěn)定性，其 全文通過引用合并于此。等離子體氮化法氮化該電極1和絕緣層3的整個暴露的表面。這留下了作為部分 氮化鎢阻擋層5和包含絕緣材料7部分的部分氮的表面。例如，如果絕緣材料3是氧化硅， 則其上層部分在氮化后被轉(zhuǎn)換為氮氧化硅7。當然，如果原始的絕緣材料3是氮化硅，則氮 化可能在絕緣材料3的上層部分或表面中形成富氮的氮化硅區(qū)域(nitrogen rich silicon nitride region) 7 由此，將相鄰鎢電極1彼此分開的絕緣層或材料3的上層部分在氮化 工序中也被氮化。如圖1E所示，在氮化鎢阻擋層5上方以及在氮化的絕緣材料7上方淀積第二絕緣 層9。絕緣層9可具有對氮化鎢表面比未氮化的鎢表面更好的附著性。絕緣層9可包括任 何合適的絕緣材料，如氧化硅、氮化硅、諸如氧化鋁的高介電常數(shù)的絕緣材料、五氧化鉭或 有機絕緣材料。層9的材料可以與絕緣層3的材料相同或不同。在絕緣層9中形成多個開口 11，使得氮化鎢阻擋層5被暴露在多個開口 11中。 開口 11可通過光刻地構(gòu)圖而形成，諸如通過在絕緣層9上方形成光阻層，暴露和顯影 (develop) (S卩，構(gòu)圖)光阻層，使用光阻圖案作為掩模在層9中蝕刻該開口 11，并去除光阻 圖案而形成。由此，在圖1A-1D的方法中，氮化以形成阻擋層5的工序發(fā)生在形成絕緣層9的工 序之前。在氮化鎢阻擋層5上形成絕緣層9，然后在絕緣層9中形成多個開口 11以暴露氮 化鎢阻擋層5的上表面。然后在絕緣層9中的多個開口 11中的氮化鎢阻擋層5上形成多個半導(dǎo)體器件。例 如，在開口 11中的阻擋層5上淀積硅層13，諸如摻雜多晶硅或非晶硅層。將參照下面的第 三至第五實施例更詳細地描述諸如柱形二極管的半導(dǎo)體器件的形成。圖2A-2C例示了在形成阻擋層5之前在多個鎢電極1上(以及在絕緣材料或?qū)? 上)形成絕緣層9的第一實施例的替換方法。然后在絕緣層9中形成多個開口 11以暴露 多個鎢電極1的上表面，如圖2A所示。如圖2B所示，在絕緣層9中形成多個開口 11之后 進行氮化工序，從而通過多個開口 11氮化多個鎢電極1的上表面。例如，如圖2B所示，含 氮的等離子體15被提供到開口 11中以氮化鎢電極1。該氮化在開口 11中的鎢電極1上形 成鎢阻擋層5。由此，在絕緣層9中形成多個開口 11之后執(zhí)行氮化工序，以形成氮化鎢阻擋層?？?選地，氮化工序也氮化絕緣層9中的多個開口 11的至少一個側(cè)壁12。如果絕緣層9是氧化 硅，則側(cè)壁12也被轉(zhuǎn)換為氮氧化硅區(qū)域14。如這里所使用的，為了方便，術(shù)語“側(cè)壁”將表 示具有圓形或橢圓形橫截面的開口的一個側(cè)壁或者具有多邊形橫截面的開口的多個側(cè)壁。 由此，術(shù)語“側(cè)壁”的使用不應(yīng)被理解為限于具有多邊形橫截面的開口的側(cè)壁。如果絕緣層 9是氧化硅之外的材料，則其也可被氮化。例如，金屬氧化物也可被轉(zhuǎn)換為金屬氧氮化物，氮 化硅也可被轉(zhuǎn)換為富氮的氮化硅，而有機材料將包含富氮區(qū)域14。圖2C示出了開口 11中的硅層13的形成。將參照下面的第三至第五實施例提供層13淀積的細節(jié)。如圖1C和1D所示在電極1的平坦化之后執(zhí)行氮化的優(yōu)點在于后續(xù)的絕緣層9將 不會淀積到鎢表面上。如果絕緣層是氧化硅，則它可能不提供對鎢的理想附著性。然而，氧 化硅對諸如氮化物阻擋層5的金屬氮化物阻擋層附著得更好。如果等離子體淀積反應(yīng)器供有必要的氣體，則可在與絕緣層9淀積相同的腔室內(nèi) 執(zhí)行等離子體氮化，而不增加任何處理工序。在這樣的處理中，一次導(dǎo)通諸如氮或氨等離子 體的氮化等離子體，以氮化鎢電極1表面。然后，含氮的等離子體從淀積腔室泵出，并且絕 緣層9淀積過程通過向淀積腔室提供期望的前體(precursor)如含硅和氧的前體(諸如結(jié) 合氧或氧化氮的硅烷(silane))以淀積層9而開始。優(yōu)選地，層9是通過PECVD淀積的氧 化硅。在形成開口 11之后執(zhí)行氮化的優(yōu)點在于，如果鎢電極側(cè)壁2被暴露在過蝕刻 (overetch)的開口 11中，則側(cè)壁2也會被氮化，如圖2B所示。如果絕緣層9的被過蝕刻的 開口 11還去除可位于鎢電極1下方的TiN附著層，則這可能發(fā)生。換言之，絕緣層9中的 多個開口 11可以與多個鎢電極1部分地錯開，并且用來形成多個開口 11的蝕刻工序由于 錯開和過蝕刻而暴露鎢電極1的側(cè)壁2的至少部分，如圖2A所示。然后，氮化工序在電極 1的上表面上形成氮化鎢阻擋層5，并在鎢電極1的側(cè)壁2的所暴露的部分上形成氮化鎢阻 擋層6，如圖2B所示。在形成開口 11期間而發(fā)生錯開的情況下，硅層13可延伸到開口 11的過蝕刻部分 中。但是，硅層13僅僅接觸氮化鎢阻擋層5和6，而不直接接觸鎢電極1，如圖2C所示。當 完成諸如柱形二極管的最終器件時，其與鎢電極1部分地錯開，并且氮化鎢阻擋層5、6位于 鎢電極的上表面和鎢電極的側(cè)壁的至少一部分上。氧化物絕緣層9將位于二極管周圍，如 將在下面更詳細描述的那樣，從而與柱形二極管的至少一個側(cè)壁相鄰的氧化物絕緣層9的 一部分14被氮化。如果在層9淀積之前以及在層9中形成開口 11之后執(zhí)行氮化，將實現(xiàn)上述氮化的 兩個非限制性優(yōu)點(改善絕緣層9對氮化鎢的附著性以及電極1的側(cè)壁阻擋層6的形成)。 由此，如果需要，則可如圖1C和1D所示在底部電極平坦化之后以及如圖2B所示在形成開 口 11之后執(zhí)行電極1氮化。在第二實施例中，通過在鎢電極1所暴露的上表面上的選擇性淀積，形成導(dǎo)電阻 擋層5。例如，在第二實施例的一個方面中，通過多個鎢電極上的選擇性原子(atomic)層淀 積而形成金屬或金屬合金阻擋層5。阻擋層5金屬或金屬合金可包括鉭、鈮或其合金。在 美國公開專利申請?zhí)?004/0137721中描述了諸如鉭或鈮的阻擋層金屬的選擇性原子層淀 積，其全文通過引用合并于此。優(yōu)選地，在絕緣層9的淀積之前進行阻擋層5的原子層淀積， 如圖1C和1D所示。選擇性淀積僅僅在電極1上而不在鄰近的絕緣層或材料3上選擇性地 形成阻擋層5。由此，防止從電極的阻擋層5到絕緣層9的頂部表面的金屬性連接。在第二實施例的替換方法中，通過在多個鎢電極上選擇性地鍍覆(plate)阻擋層 金屬或金屬合金而形成導(dǎo)電阻擋層。該鍍覆可包括無電鍍和電鍍，其將阻擋層5選擇性地 鍍覆到電極1上而不鍍覆到鄰近的絕緣層3或9上。阻擋層金屬或金屬合金可包括能從鍍 液(plating solution)選擇性地鍍覆到電極上而不鍍覆到絕緣層上的任何導(dǎo)電阻擋層材 料,諸如鈷和鈷鎢合金、包括CoWP。在Jeff Gamindo和共同作者在MRS Abstract number
13F5. 9,2006^4^ 17-21 H, San Francisco ^"Thermal Oxidation of Ni and Co Alloys Formed by Electroless Plating”中描述了通過鍍覆來選擇性淀積諸如CoWP的阻擋層金 屬合金，其全文通過引用合并于此?？稍诘矸e絕緣層9之前和/或通過絕緣層9中的開口 11進行選擇性鍍覆。換言之，可在形成絕緣層9的工序之前進行導(dǎo)電阻擋層的鍍覆，從而在 多個導(dǎo)電阻擋層5上形成絕緣層9，然后在絕緣層9中形成多個開口 11，以暴露多個導(dǎo)電阻 擋層5的上表面?？商鎿Q地，可在絕緣層9中形成多個開口 11的工序之后進行導(dǎo)電阻擋層 的鍍覆，從而通過絕緣層9中的多個開口 11，在多個鎢電極1的上表面上選擇性地形成多個 導(dǎo)電阻擋層。如上參照圖2A至2C所述，絕緣層9中的開口 11可與多個鎢電極1部分錯開，使 得形成多個開口 11的工序暴露鎢電極1的側(cè)壁2的至少一部分。導(dǎo)電阻擋層5的選擇性 淀積、諸如選擇性鍍覆在上表面上形成導(dǎo)電阻擋層5，并在多個鎢電極1的側(cè)壁2的暴露部 分上形成導(dǎo)電阻擋層6。根據(jù)第三實施例的方法通過修正過程在絕緣層9中的開口 11中形成柱形器件，諸 如柱形二極管，如圖3A-3E所示?？稍诘谝换虻诙嵤├淖钃鯇?、6上形成該器件。可 替換地，可省略阻擋層5、6，或者可通過非選擇性層淀積然后光刻地構(gòu)圖來形成阻擋層5， 而不是通過第一或第二實施例的方法來形成。如圖3A所示，在襯底上方提供包含多個開口 11的絕緣層9。襯底可以是本領(lǐng)域已 知的任何半導(dǎo)體襯底，諸如單晶硅、諸如硅-鍺或硅-鍺-碳的IV-IV化合物、III-V化合 物、II-VI化合物、這樣的襯底上的外延層、或任何其他半導(dǎo)體或非半導(dǎo)體材料，諸如玻璃、 塑料、金屬或陶瓷襯底。該襯底可包括在其上制造的集成電路，諸如用于存儲器器件的驅(qū)動 器電路。如上參照第一和第二實施例所述，在襯底上方形成下層電極，諸如被覆蓋有阻擋層 5的軌形鎢電極1，作為制造非易失性存儲器陣列的第一步。也可使用其他導(dǎo)電材料，諸如 鋁、鉭、鈦、銅、鈷或其合金。在電極1下方可包括附著層，諸如TiN附著層，以幫助電極附著 到絕緣層3或電極1下方的其他材料。絕緣層9可以是任何電絕緣材料，諸如氧化硅、氮化硅或氧氮化硅，或有機或無機 高介電常數(shù)材料。如果需要，則絕緣層9可被淀積為兩個或更多個分開的子層。層9可通 過PECVD或任何其他合適的淀積方法淀積。層9可具有任何合適的厚度，例如大約200nm 到大約500nm。然后對絕緣層9光刻地構(gòu)圖，以形成開口 11，該開口 11延伸到并暴露電極1的阻 擋層5的上表面。開口 11應(yīng)具有與下方的電極1大約相同的間距(pitch)和大約相同的 寬度，從而每個后續(xù)形成的半導(dǎo)體柱被形成在各個電極1的頂部上。如上所述，能容忍一些 錯開。優(yōu)選地，絕緣層9中的開口 11具有45nm或更少的半間距，如lOnm到32nm。可通過 在絕緣層9上方形成正光阻、將光阻暴露給輻射、諸如193nm輻射、同時使用削弱的相移掩 模來構(gòu)圖所暴露的光阻、以及使用所構(gòu)圖的光阻作為掩模在絕緣層9中蝕刻開口 11，來形 成具有小間距的開口 11。然后去除光阻圖案。還可使用任何其他合適的平版印刷或構(gòu)圖 方法。例如，可使用具有或不具有相移掩模的其他輻射波長，諸如248nm波長。例如，可通 過248nm平版印刷形成120-150nm、諸如大約130nm寬的開口，并且可通過193nm平版印刷 形成45-lOOnm、諸如大約80nm寬的開口。另外，也可在平版印刷中使用各種硬掩模和抗反 射層，如對于248nm平版印刷，使用結(jié)合絕緣硬掩模的BARC或DARC，以及對于193nm平版印刷，使用結(jié)合雙W/絕緣硬掩模的BARC或DARC。第一半導(dǎo)體層13被形成在絕緣層9中的多個開口 11中且在絕緣層9上方。半導(dǎo) 體層13可包括硅、鍺、硅-鍺或復(fù)合半導(dǎo)體材料，諸如III-V或II-VI材料。半導(dǎo)體層13 可以是無定形或多晶材料，如多晶硅。無定形半導(dǎo)體材料可以在后續(xù)工序中結(jié)晶。優(yōu)選地， 層13較多地被摻雜了諸如p型或n型摻雜劑的第一導(dǎo)電型摻雜劑，諸如被摻雜了 1018至 1021cm_3的摻雜劑濃度。為了例示，將假設(shè)層13是共形淀積的n型摻雜多晶硅。該多晶硅 可被淀積然后摻雜，但優(yōu)選地通過在多晶硅層的LPVCD淀積期間使得提供例如磷或砷的n 型摻雜劑原子的含摻雜劑的氣體(dopant containing gas)(即，以添加到硅烷氣的磷或砷 氣體的形式)流動而現(xiàn)場摻雜。得到的結(jié)構(gòu)在圖3A中示出。如圖3B所示，去除半導(dǎo)體層13的上層部分，如多晶硅層。多晶硅層13的下層n 型部分17保留在絕緣層9的開口 11的下層部分中，而絕緣層9中的多個開口 11的上層部 分19保持未填滿。N型部分17可在大約5nm和大約80nm厚度之間，如大約lOnm到大約 50nm厚。可另外使用其他合適的厚度。可使用任何合適的方法來從開口 11的上層部分19中去除層13。例如，可使用兩 個工序的過程。首先，多晶硅13與絕緣層9的上表面平坦化?？衫霉鈱W(xué)結(jié)束點檢測，通 過CMP或回蝕(諸如各向同性蝕刻(isotropic etch))來進行平坦化。一旦多晶硅13與 絕緣層9的上表面平坦化(即，使得多晶硅層13填充開口 11但不位于絕緣層9的頂部表 面上方)，則可執(zhí)行第二凹刻蝕刻(recess etch)工序以凹刻在開口 11中的層13，使得僅 僅層13的部分17保留在開口 11中?？墒褂萌魏芜x擇性蝕刻工序，諸如濕或干的各向同性 或各向異性蝕刻工序，其選擇性地或優(yōu)先地蝕刻保留在開口 11的上層部分中在層9的絕緣 材料(如氧化硅)上方的多晶硅。優(yōu)選地，使用提供可控蝕刻結(jié)束點的干蝕刻工序。例如，如圖3F的微觀圖所示，凹刻工序是選擇性干各向異性蝕刻工序。在該工序 中，利用平整蝕刻端面(level etch front)來蝕刻保留在多個開口 11的上層部分中的第 一半導(dǎo)體層13，以凹刻第一半導(dǎo)體層13。平整蝕刻端面使得保留在多個開口 11中的第一半 導(dǎo)體層13的部分17具有基本平坦的上表面，如圖3F所示。這允許形成“凍糕”(parfait) 形二極管，其中不同導(dǎo)電型區(qū)域之間的邊界基本平坦?？商鎿Q地，如圖3G中的微觀圖所示，可使用選擇性的各向同性蝕刻來凹刻層13。 在該情況下，如圖3G所示，保留在多個開口 11中的第一半導(dǎo)體層13的部分具有環(huán)形(即， 中空環(huán))，中間有溝槽。如圖3C所示，然后在絕緣層9中的多個開口 11的上層部分19中并在絕緣層9 上方形成第二半導(dǎo)體層21。第二半導(dǎo)體層21可包括與第一半導(dǎo)體層13相同或不同的半 導(dǎo)體材料。例如，層21也可包括多晶硅?？赡苡欣氖?，如授予Herner和Walker的題為 “Junction diode comprising varying semiconductor compositions”且全文通過弓|用合 并于此的美國專利號7224013中所述的，利用與層13的成分相比不同的半導(dǎo)體成分來淀積 層21。例如，層13可包括硅或具有相對低百分比的鍺的硅-鍺合金，而層21可包括鍺或具 有相對高百分比的鍺的硅-鍺合金，反之亦然。如果在開口 11中形成P_n型二極管，則層 21可較多地被摻雜與層13的導(dǎo)電型相反的導(dǎo)電型摻雜劑，如p型摻雜劑。如果需要，則第 二半導(dǎo)體層21具有與第一層13相同的導(dǎo)電型，但摻雜濃度比層13更低。如果在開口 11中形成p-i-n型二極管，則第二半導(dǎo)體層21可以是本征
15(intrinsic)半導(dǎo)體材料，如本征多晶硅。在該討論中，不是故意摻雜的半導(dǎo)體材料的區(qū)域 被描述為本征區(qū)域。然而本領(lǐng)域技術(shù)人員將理解，本征區(qū)域事實上可以包括低濃度的P型 或n型摻雜劑。摻雜劑可從鄰近區(qū)域擴散到本征區(qū)域中，或可在淀積期間由于早期淀積的 雜質(zhì)(contaminant)而存在于淀積腔室中。還將理解，所淀積的本征半導(dǎo)體材料(如硅)可 包括使得它作用為好像被輕微地n-摻雜一樣的缺陷。使用術(shù)語“本征”描述硅、鍺、硅_鍺 合金或某些其他半導(dǎo)體材料，不意味著暗示該區(qū)域無論如何都不包含摻雜劑，也不意味著 這樣的區(qū)域是完美的電中性。然后使用化學(xué)機械拋光將第二半導(dǎo)體層21至少與絕緣層9 的上表面平坦化，以去除第二半導(dǎo)體層21位于絕緣層9上方的第一部分，而留下層21在開 口 11的上層部分19中的部分23?？商鎿Q地，也可使用回蝕。本征區(qū)域或部分23可以在大 約110和大約330nm之間，諸如大約200nm厚。得到的器件如圖3D所示。然后，與區(qū)域17的導(dǎo)電型相反的導(dǎo)電型的摻雜劑被植入到第二半導(dǎo)體層21的第 二部分23的上段中，以形成p-i-n柱形二極管。例如，p型摻雜劑被植入本征部分23的上 段中以形成P型區(qū)域25。優(yōu)選地，p型摻雜劑是硼，其被植入為硼或BF2離子。可替換地，區(qū) 域25可被選擇性地淀積到區(qū)域23上(在開口 11中凹刻了區(qū)域23之后)然后平坦化，而不 是植入?yún)^(qū)域23中。例如，可通過由CVD淀積現(xiàn)場p型摻雜半導(dǎo)體層然后平坦化該層，來形 成區(qū)域25。例如，區(qū)域25可以是大約lOnm到大約50nm厚。位于開口 11中的柱形p_i_n 二極管27包括n型區(qū)域17、本征區(qū)域23和p型區(qū)域25，如圖3E所示。通常，柱形二極管 27優(yōu)選地具有基本圓柱形，具有直徑為250nm或更少的圓形或大概圓形的橫截面?？商鎿Q 地，也可通過形成具有多邊形橫截面形狀而非圓形或橢圓形橫截面形狀的開口 11，來形成 具有多邊形、諸如矩形或正方形的橫截面形狀的柱形二極管。可選地，通過在題為"Deposited semiconductor structure to minimize N-type dopant diffusion and method of making”的美國公開申請2006/0087005 中描述的方法， 在后續(xù)本征硅淀積期間防止n+摻雜劑擴散，其全文通過引用合并于此。在該方法中，由具 有至少10原子百分比鍺的硅-鍺保護層(capping layer)來保護n型半導(dǎo)體層、諸如n型 多晶硅或非晶硅層。保護層可以是大約10到大約20nm厚，優(yōu)選地不超過大約50nm厚，并 包括較少的或不包括n型摻雜劑(S卩，保護層優(yōu)選地是薄的本征硅-鍺層)。二極管的本征 層、諸如硅層或具有小于10原子百分比鍺的硅-鍺層被淀積在保護層上?？商鎿Q地，在每 個二極管27的n型區(qū)域17和本征區(qū)域23之間形成可選的富硅氧化物(SR0)層。SR0區(qū)域 形成防止或減少從二極管的底部n型區(qū)域17到無摻雜的區(qū)域23中的磷擴散的阻擋層。在所示例子中，二極管27的底部區(qū)域17是N+(重度摻雜的n型)，而頂部區(qū)域25 是P+。然而，垂直柱也可包括其他結(jié)構(gòu)。例如，底部區(qū)域17可以是具有礦頂部區(qū)域25的 P+。此外，中間區(qū)域可故意地較少摻雜，或者它可以是本征的，或者不故意摻雜。無摻雜區(qū)域 將永遠不會是完美電中性的，并且將始終有使得它作用為好像被輕微地被n_摻雜或P-摻 雜的缺陷或雜質(zhì)。這樣的二極管可考慮為P-i-n 二極管。由此，可形成p7n7n+、p+/p7n+、 N+/N7P+ 或 N+/P7P+ 二極管。轉(zhuǎn)到圖4，上電極29可以與底部電極1相同的方式形成，例如通過淀積附著層、 優(yōu)選地氮化鈦和導(dǎo)電層、優(yōu)選地鎢。然后使用任何合適的掩模和蝕刻技術(shù)來構(gòu)圖和蝕刻 導(dǎo)電層和附著層，以形成基本平行、基本共面的導(dǎo)體軌29，垂直于導(dǎo)體軌1而延伸。在優(yōu) 選實施例中，使用標準工藝技術(shù)，淀積光阻，通過光刻地構(gòu)圖它，蝕刻導(dǎo)電層，然后去除光阻。可替換地，可在重度摻雜的區(qū)域25上形成可選的絕緣氧化物、氮化物或氧氮化物層， 并且通過鑲嵌工藝形成導(dǎo)體29，如Radigan等在2006年5月31日提交的的美國專利申請 號 11/444936 “Conductive Hard Mask to Protect Patterned Features During Trench Etch”中所述，其全文通過引用合并于此。軌29可以是大約200nm到大約400nm厚。接著，在導(dǎo)體軌29上和之間淀積另一絕緣層(為簡潔，未示出)。絕緣材料可以是 任何已知的電絕緣材料，如氧化硅、氮化硅或氧氮化硅。在優(yōu)選實施例中，使用氧化硅作為 該絕緣材料?？赏ㄟ^CMP或回蝕將該絕緣層與導(dǎo)體軌29的上表面平坦化。圖4中示出了 所得器件的三維視圖。諸如二極管器件的柱形器件可包括一次可編程(OTP)或可重寫非易失性存儲器 器件。例如，每個二極管柱27可用作存儲器單元的操縱元件(steering element)，并且在 電極1和29之間與二極管27串聯(lián)地提供充當電阻性開關(guān)材料(即，其存儲數(shù)據(jù))的另一 材料或?qū)?1，如圖4所示。具體地，圖4示出了一個非易失性存儲器單元，其包括與電阻性 開關(guān)材料31串聯(lián)的柱形二極管27，電阻性開關(guān)材料31例如反熔絲(即反熔絲電介質(zhì))、熔 絲、多晶硅存儲器效應(yīng)材料、金屬氧化物(如氧化鎳、鈣鈦礦材料等)、碳納米管、相變材料、 可開關(guān)合成金屬氧化物(switchable complex metal oxide)、導(dǎo)電橋接元件或可開關(guān)聚合 物?？稍诙O管柱27上淀積電阻性開關(guān)材料31，如薄氧化硅反熔絲介電層，然后在反熔絲 介電層上淀積上電極29。也可通過氧化該二極管27的上表面以形成1至lOnm厚的氧化硅 層來形成反熔絲電介質(zhì)31。可替換地，電阻性開關(guān)材料31可位于二極管柱27下方，如在阻 擋層5和另一導(dǎo)電層、如TiN層之間。在該實施例中，電阻性開關(guān)材料31的電阻響應(yīng)于在 電極1和29之間提供的前向和/或反向偏壓而增加或減少。在另一實施例中，柱形二極管27本身可用作數(shù)據(jù)存儲器件。在該實施例中，柱形 二極管的電阻通過在電極1和29之間提供的前向和/或反向偏壓的施加而改變，如在2004 年9月29日提交的美國專利申請?zhí)?0/955549 (其對應(yīng)于美國公開申請2005/0052915A1) 和在2007年3月30日提交的美國專利申請?zhí)?1/693845(其對應(yīng)于美國公開申請 2007/0164309A1)中所述，兩者全文通過引用合并于此。在該實施例中，如果需要，可省略 電阻性開關(guān)材料31。盡管已經(jīng)描述了非易失性存儲器器件，但可通過上述方法形成其他器 件，如其他易失性或非易失性存儲器器件、邏輯器件、顯示器件、發(fā)光器件、檢測器等。另外， 盡管柱形器件被描述為二極管，但也可形成其他類似的柱形器件，如晶體管。已經(jīng)描述了第一存儲器級的形成。可在該第一存儲器級上方形成附加的存儲器 級，以形成單片三維存儲器陣列。在一些實施例中，可在存儲器級之間共享導(dǎo)體；即，頂部 導(dǎo)體29將充當下一存儲器級的底部導(dǎo)體。在其他實施例中，在第一存儲器級上方形成級間 電介質(zhì)(未示出)，其表面被平坦化，并且第二存儲器的構(gòu)造從該平坦化的級間電介質(zhì)上開 始，而沒有共享的導(dǎo)體。單片三維存儲器陣列是其中在沒有居間襯底的單個襯底、如晶圓上方形成多個存 儲器級的單片三維存儲器陣列。直接在現(xiàn)有的一個或多個級的層上淀積或生長該形成一個 存儲器級的層。相反，已經(jīng)通過在分離的襯底上形成存儲器級并在頂部彼此附著存儲器級 來構(gòu)造堆棧式存儲器，如在Leedy的美國專利號5915167 "Three dimensional structure memory”中那樣。襯底可在粘合之前削薄或從存儲器級去除，但因為初始在分離的襯底上形 成存儲器級，所以這樣的存儲器不是真正的單片三維存儲器陣列。
17
在襯底上形成的單片三維存儲器陣列至少包括在襯底上方第一高度處形成的第 一存儲器級和不同于第一高度的第二高度處形成的第二存儲器級。在這樣的多級陣列中， 可在襯底上形成三、四、八或事實上任何數(shù)目的存儲器級。在本發(fā)明的第四實施例中，使用替換的蝕刻和摻雜工序來形成柱形器件，諸如二 極管27。在該實施例中，在凹刻蝕刻工序中，使用各種導(dǎo)電型的多晶硅的蝕刻選擇，以提供 結(jié)束點檢測。具體地，摻雜了磷的多晶硅具有比無摻雜的硅更快的蝕刻速率(對于示出不 同摻雜的多晶硅具有不同的蝕刻速度的數(shù)據(jù)，參見http://www. clarycon. com/Resources/ Slide3t. i'pr 禾口 http: //www, clarycon. com/Resources/Slide5i. i'pr)。在圖 5A 中不出了 來自上述網(wǎng)站的對于摻雜磷、摻雜硼和無摻雜的多晶硅的蝕刻速率?？赏ㄟ^植入劑量和能量，定制高蝕刻速率n型摻雜層的深度。一種光學(xué)蝕刻結(jié) 束點檢測方法包括監(jiān)視特征為蝕刻反應(yīng)中的特定反應(yīng)物或產(chǎn)物的波長強度的變化。當?shù)?達蝕刻結(jié)束點時，在等離子體中將存在較低密度的蝕刻反應(yīng)產(chǎn)物，從而可觸發(fā)結(jié)束點，停 止蝕刻。另一蝕刻結(jié)束點檢測使用質(zhì)譜儀來監(jiān)視來自干蝕刻反應(yīng)的排氣流中的特定核素 (species)，這被稱為RGA(剩余氣體分析)。質(zhì)譜儀可位于蝕刻反應(yīng)室的排氣管附近或之 中。在該情況下，RGA監(jiān)視排氣流中含硼核素，并提供結(jié)束點標記或關(guān)于信號的下降的觸發(fā)。在第四實施例的方法中，第一多晶硅層13無摻雜地(即，本征)被淀積，如圖5B 所示。然后在將層13與絕緣層9的上表面平坦化之前或之后用磷植入層13到預(yù)定深度， 以形成植入?yún)^(qū)域101，如圖5C所示。植入深度被選擇為使得磷植入?yún)^(qū)域101的底部103將 位于圖3B所示的區(qū)域17的上表面上或周圍。第一半導(dǎo)體層13的本征部分105保留在多 個開口 11的較低部分。然后，諸如通過使用各向異性等離子體蝕刻(使用例如SF6、CF4、HBr/Cl2或HBr/ 02等離子體)來凹刻在開口 11中的層13，來選擇性地蝕刻第一多晶硅層13。第一多晶硅 層13的磷摻雜區(qū)域101被蝕刻直至到達第一多晶硅層的本征部分105，如圖5D所示。換 言之，一旦光學(xué)或通過RGA檢測到，在蝕刻工序期間到達磷植入?yún)^(qū)域101的底部103 (和由 此在蝕刻工序期間到達第一多晶硅層13的本征部分105)，則停止蝕刻。具體地，當?shù)竭_磷 摻雜區(qū)域101的底部103時，在光學(xué)結(jié)束點檢測中磷特征波長的強度將減少，或者由RGA檢 測到的含磷核素的量將減少。然后利用n型摻雜劑摻雜開口 11中的層13的剩余本征部分 105，例如通過將磷或砷植入部分105中以形成n型部分17，如圖5E所示。然后諸如本征半 導(dǎo)體層21的第二半導(dǎo)體層被淀積到部分17上，如圖3C所示，并且該過程如第三實施例中 那樣繼續(xù)。為了形成具有P型底部區(qū)域的二極管27，在凹刻蝕刻之后用硼或BF2來植入部 分105。另外，對于結(jié)束點檢測不使用植入磷的區(qū)域，而可使用植入硼或BF2的區(qū)域，并且另 外監(jiān)視特征硼波長或RGA特性(signature)。另外，可使用光學(xué)結(jié)束點檢測來確定何時將層13與絕緣層9的上表面平坦化。一 旦層13被平坦化，暴露絕緣層9的上表面。由此，表面的光學(xué)特性將從多晶硅特性變?yōu)榇?在多晶硅和絕緣體(如氧化硅)這兩者的特性特征。在本發(fā)明的第五實施例中，使用犧牲層形成柱形器件。圖6A-6G例示了第五實施 例的方法中的步驟。首先，在襯底上形成多個底層電極1，如上面參照前面的實施例所述。例如，可提供 具有第一或第二實施例的阻擋層5的鎢電極1 (為了簡潔而從圖6A中省略電極1和阻擋層5，并在圖6G所繪的最終器件中示出)。然后，在電極1和阻擋層5上提供包含具有第一寬 度的多個開口 11的絕緣層9(為了簡潔，在圖6A中示出一個開口 11)。也可在絕緣層9上 形成可選的硬掩模層33。然后，在下電極(lower electrode)上形成第一導(dǎo)電型的第一半 導(dǎo)體區(qū)域(如n型多晶硅區(qū)域)17。例如，可使用第三或第四實施例的方法來形成區(qū)域17。 然后，在多個第一開口 11中形成犧牲材料35。犧牲材料可以是在經(jīng)由第一方法在雙鑲嵌中 使用的任何合適的可溶性有機材料。例如，可使用由Brewer Science, Inc.提供的濕空隙 填充(Wet Gap Fill) (WGF) 200材料作為犧牲材料35。在圖6A中示出了在該過程的階段中 的器件。然后如圖6B所示，在絕緣層9上方并且在可選的硬掩模33上方形成可選的抗反 射層37，如BARC層37m。然后在BARC層37上暴露和構(gòu)圖光阻層39。在圖6B中示出了在 該過程的該階段中的器件。如圖6C所示，然后使用所構(gòu)圖的光阻作為掩模，以在絕緣層9中蝕刻出多個第二 開口(為了簡潔，在圖6C中示出了一個開口 41)，以暴露開口 11中的犧牲材料35。第二開 口 41比第一開口 11更寬。在形成第二開口期間，可蝕刻犧牲材料35的一部分。第二開口 41包括溝形開口，其中在溝底部的一部分中暴露犧牲材料。如圖6D所示，通過第二開口 41從第一開口 11中選擇性地去除犧牲材料。可使用 任何合適的液體蝕刻材料或顯影劑從開口 11中去除材料35，以暴露開口 11中的n型多晶 硅區(qū)域17。然后，如圖6E所示，在第一開口 11中形成第二導(dǎo)電型的第二半導(dǎo)體區(qū)域。例如， 可在開口 11和41中且在絕緣層9上形成本征多晶硅層21。然后，使用在第三實施例中描述的方法，平坦化和凹刻多晶硅層21。優(yōu)選地，多晶 硅層21的剩余部分23被凹刻使得它的上表面與開口 11的頂部平齊(即，部分23的頂部 與溝41的底部平齊)。然后，如上面的第三實施例中所述，將p型區(qū)域25植入本征區(qū)域23 中。在圖6F中示出了在此階段中的器件。區(qū)域17、23和25形成第一開口 11中的柱形二 極管27。然后，如圖6G所示，通過鑲嵌工藝在絕緣層9中的溝41中形成上電極，使得上電 極接觸二極管27的p型半導(dǎo)體區(qū)域25。上電極可包括TiN附著層43和鎢導(dǎo)體29。然后 通過CMP或回蝕將上電極與絕緣層9的上表面平坦化。如果需要，則也可在下電極1之下 形成較低TiN附著層45。該溝可以是大約200nm到大約400nm深，并且二極管27可以是大 約200nm到400nm高，如大約250nm高?？墒褂蒙厦鎱⒄盏谝恢恋谖鍖嵤├械娜我粋€或多個所述的任一個或多個步驟 來制作柱形器件。取決于所使用的工藝工序，完成的器件可具有下面在圖7A和7B中所示 的特征中的一個或多個。例如，如圖7A所示，二極管27的n型區(qū)域17可包含第一垂直縫47，而二極管27 的P型區(qū)域25 (以及本征區(qū)域23)可包含第二垂直縫49。如果多晶硅層13和21的淀積在 分離的淀積工序中沒有完全填充開口 11，則可能形成縫47、49。第一 47和第二 49垂直縫 彼此不接觸。這些縫不彼此接觸，這是因為如圖3A-3E所示在分開的工序中淀積多晶硅層 13和21。具體地，不希望被特定理論所束縛，相信接觸區(qū)域17的層21的底部將不會形成 縫，因為層21的底部可完全填充開口 11。然而，取決于多晶硅13和21的淀積工藝，可省略這些縫。另外，同樣如圖7A所示，第一導(dǎo)電型區(qū)域(如n型區(qū)域17)的側(cè)壁51可具有比二 極管的第二導(dǎo)電型區(qū)域(如P型區(qū)域25和/或本征區(qū)域23)的側(cè)壁53不同的錐角。隔斷 (discontinuity) 55位于二極管27的側(cè)壁中，其中不同錐形的側(cè)壁51、53相遇。具體地，第 一導(dǎo)電型區(qū)域17具有比第二導(dǎo)電型區(qū)域25更窄的錐角，并且隔斷55是本征半導(dǎo)體區(qū)域23 和n型導(dǎo)電型區(qū)域17之間的二極管的側(cè)壁中的臺階(st印)。不希望被特定理論所束縛，相 信可形成不同的錐形和隔斷，因為圖3B所示的層13的凹刻回蝕比圖3A所示的絕緣層9中 蝕刻開口 11的工序更加各向同性。由此，在層13的回蝕期間，開口 11的上部19也被蝕刻 并與開口 11的下部相比而更寬。由此，分別填充開口 11的下部和上部的層13和21呈現(xiàn) 開口的各部分的不同錐形。如果進行層13的凹刻蝕刻工序而不拓寬開口的上部19，則可避 免不同的錐形和隔斷。如果如圖2B所示通過經(jīng)絕緣層9中的開口 11氮化該電極1而形成阻擋層5，則鄰 近柱形二極管27的至少一個側(cè)壁的絕緣層9的部分被氮化。例如，如圖2B和7A所示，如果 層9是氧化硅，則在開口 11的側(cè)壁12上在二極管27周圍形成氧氮化物，如氧氮化硅或含 氮的氧化硅區(qū)域14。另外，如果鄰近二極管的p型區(qū)域25的絕緣層9的上部包含硼梯度， 則它表示除了被植入?yún)^(qū)域23的上部之外，硼過去還被植入絕緣層9中以形成區(qū)域25，如圖 3E和7A所示。圖7B示出了圖7A中在阻擋層5、6周圍的插入部分。如果如圖2A、2B和7B所示 柱形二極管與鎢電極部分地錯開，則氮化鎢阻擋層5位于鎢電極1的上表面上，并且氮化鎢 阻擋層6位于鎢電極1的側(cè)壁的至少一部分上，如圖7B所示。另外，如果如圖1C和1D所 示通過在形成絕緣層9之前氮化鎢電極1而形成阻擋層5，則在下部絕緣層或材料3的頂部 上形成薄的富氮區(qū)域，如1-lOnm厚的富氮區(qū)域7。例如，如果層3包括氧化物，如氧化硅，則 其頂部7被氮化以形成氧氮化硅或含氮的氧化硅。本發(fā)明的另一實施例提供了通過將鍺或富鍺硅鍺柱選擇性地淀積到絕緣層9中 先前形成的開口中而制作柱形器件的方法，以克服現(xiàn)有技術(shù)中使用的消減方法的局限。選 擇性淀積方法優(yōu)選地包括提供在絕緣層中的開口中暴露的導(dǎo)電材料，如氮化鈦、鎢或另一 導(dǎo)體。然后在氮化鈦上淀積硅籽層。然后在開口中的硅籽層上選擇型地淀積鍺或富鍺的硅 鍺(即，包含超過50原子百分比Ge的SiGe)，而不在絕緣層的上表面上淀積鍺或富鍺的硅 鍺。這消除了在消減方法中使用的氧化物CMP或回蝕工序。優(yōu)選地，通過在諸如低于440°C 溫度的低溫下的化學(xué)汽相淀積，淀積硅籽層和鍺或富鍺的硅鍺柱。可通過任何合適的方法在開口中提供導(dǎo)電材料，如氮化鈦。例如，在一個實施例 中，氮化鈦層在襯底上方形成，然后被光刻地構(gòu)圖為圖案?？商鎿Q地，可使用其他材料代替 氮化鈦，如鈦鎢或氮化鎢。圖案可包括電極，如軌形電極。然后在氮化鈦圖案上、諸如在氮 化鈦電極上形成絕緣層。然后，通過蝕刻在絕緣層中形成開口，以暴露氮化鈦圖案。在替換 實施例中，在絕緣層中的開口中選擇性地形成導(dǎo)電氮化物圖案。例如，可通過氮化在開口底 部暴露的鈦或鎢層而在絕緣層中的開口中選擇性地形成氮化鈦或氮化鎢圖案。柱形器件可包括任何合適的半導(dǎo)體器件的一部分，如二極管、晶體管等。優(yōu)選地， 柱形器件包括二極管，如p-i-n 二極管。在該實施例中，將鍺或富鍺的硅鍺半導(dǎo)體材料選擇 性淀積到開口中的工序包括選擇性地淀積第一導(dǎo)電型(如n型)半導(dǎo)體材料，之后選擇性
20地淀積本征鍺或富鍺的硅鍺半導(dǎo)體材料，之后將第二導(dǎo)電型(如P型)鍺或富鍺的硅鍺半 導(dǎo)體材料選擇性地淀積到開口中，以形成p-i-n 二極管。由此，p-i-n 二極管的所有三個區(qū) 域被選擇性地淀積到開口中。可替換地，在次優(yōu)實施例中，不是選擇性地淀積第二導(dǎo)電型半 導(dǎo)體材料，而通過將第二導(dǎo)電型摻雜劑諸如、P型摻雜劑植入本征鍺或富鍺的硅鍺半導(dǎo)體材 料的上部中以形成P-i-n 二極管而完成二極管。當然，如果需要，則可顛倒p型和n型區(qū)域 的位置。為了形成P_n型二極管，第一導(dǎo)電型(如n型)鍺或富鍺的硅鍺半導(dǎo)體材料被選 擇性地淀積到開口中，之后在第一導(dǎo)電型半導(dǎo)體材料上選擇性地淀積第二導(dǎo)電型(如P型) 鍺或富鍺的硅鍺半導(dǎo)體材料以形成二極管。圖8A至8D示出了使用選擇性淀積形成柱形器件的優(yōu)選方法。參照圖8A，在襯底100上形成器件。襯底100可以是本領(lǐng)域中已知的任何半導(dǎo)體 襯底，如多晶硅、諸如硅-鍺或硅-鍺-碳的IV-IV化合物、III-V化合物、II-VI化合物、這 樣的襯底上的外延層、或任何其他半導(dǎo)體或非半導(dǎo)體材料，如玻璃、塑料、金屬或陶瓷襯底。 襯底可包括在其上制造的集成電路，如用于存儲器器件的驅(qū)動器電路。優(yōu)選地，在襯底100 上形成絕緣層102。絕緣層102可以是氧化硅、氮化硅、高介電常數(shù)膜、Si-C-0-H膜或任何 其他合適的絕緣材料。在襯底100和絕緣層102上形成第一導(dǎo)電層200。導(dǎo)電層200可包括本領(lǐng)域已知 的任何導(dǎo)電材料，如鎢和/或其他材料，包括鋁、鉭、鈦、銅、鈷或其合金。在絕緣層102和導(dǎo) 電層之間可包括附著層，以幫助導(dǎo)電層附著到絕緣層102。在第一導(dǎo)電層200的頂部上淀積阻擋層202，如TiN層。如果第一導(dǎo)電層200的 上表面是鎢，則可通過氮化該鎢的上表面而在導(dǎo)電層200的頂部上形成氮化鎢而取代TiN。 例如，可使用以下導(dǎo)電層組合Ti (底部)/Al/TiN (頂部)，或Ti/TiN/Al/TiN、或Ti/Al/TiW 或這些層的任何組合。如下面將描述的那樣，底部Ti或Ti/TiN可充當附著層，A1層可充 當導(dǎo)電層200，并且頂部的TiN或TiW層可用作阻擋層202以及用于構(gòu)圖該電極204的抗反 射覆，作為絕緣層108的后續(xù)CMP的可選拋光停止(polish stop)材料(如果在兩步中淀 積層108)，并用作選擇性的硅籽淀積襯底。最終，使用任何合適的掩模和蝕刻工藝，來構(gòu)圖導(dǎo)電層200和阻擋層202。在一個 實施例中，光阻層在阻擋層202上方淀積，通過光刻地構(gòu)圖，并且使用光阻層作為掩模來蝕 刻這些層200和202。然后使用標準工藝技術(shù)去除光阻層。所得的結(jié)構(gòu)如圖8A所示。導(dǎo)電 層200和阻擋層202可被構(gòu)圖為存儲器器件的軌形底部電極204。可替換地，電極204可另 外通過鑲嵌方法形成，其中通過淀積和后續(xù)平坦化，在絕緣層中的溝槽中形成至少導(dǎo)電層 200。接著，轉(zhuǎn)到圖8B，在電極204上和之間淀積絕緣層108。絕緣層108可以是任何電 絕緣材料，如氧化硅、氮化硅或氧氮化硅。絕緣層108可以在一步中淀積，然后在期望的時 間量內(nèi)通過CMP平坦化，以獲得平坦表面?？商鎿Q地，絕緣層108可被淀積為兩個分離的子 層，其中在電極204之間形成第一子層，并在第一子層上方和在電極204上方形成第二子 層?？墒褂米钃鯇?02作為拋光停止物，使用第一 CMP工序平坦化第一子層?？墒褂玫诙?CMP工序在期望的時間量內(nèi)平坦化第二子層以獲得平坦表面。然后，絕緣層108被光刻地構(gòu)圖以形成延伸到并暴露電極204的阻擋層202的上 表面的開口 110。開口 110應(yīng)該具有與下方的電極204大約相同的間距和大約相同的寬度，使得圖8C所示的每個半導(dǎo)體柱300在各個電極204的頂部上形成。可容忍一些錯開。圖 8B中示出所得的結(jié)構(gòu)。參照圖8C，在開口 110中在TiN阻擋層202上方選擇性地形成垂直半導(dǎo)體柱300。 該柱的半導(dǎo)體材料可以是鍺或富鍺的硅鍺。為了簡潔，該描述將半導(dǎo)體材料稱為鍺，但將理 解，本領(lǐng)域技術(shù)人員可另外選擇其他合適的材料。鍺柱300可通過低壓化學(xué)汽相淀積(LPCVD)而選擇性地在TiN阻擋層上方的薄Si 籽層上淀積，如圖8C所示。例如，可使用通過引用合并于此的在2005年6月22日提交的 美國申請?zhí)?1/159031 (被公開為美國公開申請2006/0292301A1)中描述的方法來淀積Ge 柱。優(yōu)選地，選擇性地淀積整個柱300。然而，在次優(yōu)實施例中，僅僅在籽層/TiN阻擋層上 淀積的大約首先20nm的柱300才需要具有與二氧化硅相比的高選擇性，以防止二極管的側(cè) 壁短接，而剩余的柱可以非選擇性地被淀積。例如，如圖9A所示，通過使得500sccm的SiH4在380°C和1托壓強下流動60分 鐘，而在TiN上淀積薄Si籽層。然后中斷硅烷流，并且lOOsccm的GeH4在相同的溫度和壓 強下流動以淀積Ge。Ge可以在低于380°C、例如340°C的溫度下淀積。圖9A中的SEM圖 像示出了在10分鐘的淀積之后，大約40nm的鍺被選擇性地淀積在TiN層上的Si籽層上。 如圖9B所示，當省略TiN層時，沒有觀察到在Si02表面上的鍺淀積。通過使用兩步淀積， 其中兩步都在380°C或更低的溫度下進行，Ge可選擇性地被淀積在TiN上，而不在鄰近的 Si02 表面上淀禾只。在 S. B. Herner 的 Electrochemical and Solid-State Letters,9(5) G161-G163(2006)中描述了平整Ge膜的兩步淀積的例子，其通過引用合并于此。優(yōu)選地，在 低于440°C的溫度下淀積硅籽層，并且在低于400°C的溫度下淀積鍺柱。在優(yōu)選實施例中，柱包括半導(dǎo)體結(jié)型二極管。這里使用術(shù)語結(jié)型二極管來表示如 下半導(dǎo)體器件，其具有非歐姆導(dǎo)電性質(zhì)，具有兩個端電極，并由一個電極處的P型和另一電 極處的n型的半導(dǎo)體材料制成。例子包括具有相接觸的P型半導(dǎo)體材料和n型半導(dǎo)體材料 的P_n 二極管和n-p 二極管、如Zener 二極管以及p-i-n 二極管，其中在p型半導(dǎo)體材料和 n型半導(dǎo)體材料之間置入本征(無摻雜)半導(dǎo)體材料。可通過選擇性的淀積和摻雜，形成二極管300的底部重度摻雜區(qū)域112。鍺可被淀 積然后摻雜，但優(yōu)選地通過在鍺的選擇性CVD期間使得提供n型摻雜劑原子、例如磷的含摻 雜劑氣體流動(即，以添加到鍺氣的磷化氫氣體的形式)，而現(xiàn)場淀積。優(yōu)選地，重度摻雜區(qū) 域112在大約10和大約80nm厚之間。然后通過選擇性CVD方法形成本征二極管區(qū)域114。可在分開的CVD工序期間或 通過在與區(qū)域112的淀積相同的CVD工序期間關(guān)閉摻雜劑氣體(如磷化氫)的流動來進行 本征區(qū)域114淀積。本征區(qū)域114可在大約llOnm和大約330nm之間，優(yōu)選為大約200nm 厚。然后可進行可選的CMP工藝，以去除絕緣層108頂部上的任何橋接的本征鍺，以及平坦 化為了后面的平版印刷工序而準備的表面。然后通過選擇性CVD方法形成p型頂部區(qū)域 116。可在與區(qū)域114淀積工序分開的CVD工序期間，或通過在與區(qū)域114淀積工序相同的 CVD工序期間，導(dǎo)通摻雜劑氣體、如三氯化硼的流動，進行p型頂部區(qū)域116淀積。p型區(qū)域 116可以是大約10和大約80nm厚之間。然后可進行可選的CMP工藝，以去除絕緣層108的 頂部上的任何橋接的P型鍺，并平坦化為了后面的平版印刷工序而準備的表面。可替換地， 可通過離子植入到本征區(qū)域114的上部區(qū)域中，形成p型區(qū)域116。p型摻雜劑優(yōu)選地是硼
22或BF2。p型區(qū)域116的形成完成了柱形二極管300的形成。圖8C中示出了所得的結(jié)構(gòu)。在所示例子中，底部區(qū)域112是N+(重度摻雜n型)，而頂部區(qū)域116是P+。然而， 垂直柱也可包括其他結(jié)構(gòu)。例如，底部區(qū)域112可以是P+，而頂部區(qū)域116是N+。此外，中 間區(qū)域可故意地較少摻雜，或者它可以是本征的，或者不故意摻雜。無摻雜區(qū)域?qū)⒂肋h不會 是完美電中性的，并且將始終有使得它作用為好像被輕微n摻雜或P摻雜的缺陷或雜質(zhì)。這 樣的二極管可考慮為p-i-n 二極管。由此，可形成P7n7N+、P7P7N+、N+/N7P+或N+/P—/P+ 二 極管。柱300的間距和寬度由開口 110限定，并可根據(jù)需要而改變。在一個優(yōu)選實施例 中，柱的間距(從一個柱的中心到下一個柱的中心的距離)是大約300nm，而柱的寬度在大 約100和大約150nm之間變化。在另一優(yōu)選實施例中，柱的間距是大約260nm，而柱的寬度 在大約90和130nm之間變化。通常，柱300優(yōu)選地具有基本圓柱形，具有250nm或更少的 直徑的圓形或大約圓形的橫截面。轉(zhuǎn)到圖8D，可按與底部電極204相同的方式，例如通過淀積為Ti (底部)/Al/ TiN (頂部)，或Ti/TiN/Al/TiN、或Ti/Al/TiW或這些層的任何組合，來形成上電極400。頂 部上的TiN或TiW層可用作構(gòu)圖導(dǎo)體的抗反射涂覆并用作絕緣層500的后續(xù)CMP的拋光 停止材料，如下所述。使用任何適當?shù)难谀：臀g刻技術(shù)來構(gòu)圖和蝕刻上述導(dǎo)電層，以形成 基本平行、基本共面的導(dǎo)體軌400，垂直于導(dǎo)體軌204而延伸。在優(yōu)選實施例中，光阻被淀 積，通過光刻地術(shù)構(gòu)圖，并且層被蝕刻，然后使用標準工藝技術(shù)去除光阻?？商鎿Q地，可在重 度摻雜區(qū)域116上形成可選的絕緣氧化物、氮化物或氧氮化物層，并通過鑲嵌工藝形成導(dǎo) 體400，如Radigan等在2006年5月31日提交的美國專利申請?zhí)?1/444936 "Conductive Hard Mask to Protect Patterned Features During Trench Etch，，中所述，其全文通過弓| 用合并于此。接著，在導(dǎo)體軌400上和之間淀積另一絕緣層500。層500材料可以是任何已知的 電絕緣材料，如氧化硅、氮化硅或氧氮化硅。在優(yōu)選實施例中，使用氧化硅作為該絕緣材料。 可通過CMP或回蝕將該絕緣層與導(dǎo)體軌400的上表面平坦化。圖8E中示出了所得器件的 三維視圖。在以上描述中，在淀積絕緣層108之前形成阻擋層202?？商鎿Q地，可更改制造工 序的次序。例如，可在選擇性地形成開口中的氮化鎢圖案之前首先在導(dǎo)體204上形成具有 開口的絕緣層108，從而在有助于以后的鍺或富鍺的硅鍺淀積。諸如二極管器件的柱形器件可包括一次可編程(OTP)或可重寫非易失性存儲器 器件。例如，每個二極管柱300可用作存儲器單元的操縱元件，并且在電極204和400之間 與二極管300串聯(lián)地提供用作電阻性開關(guān)材料(即，其存儲數(shù)據(jù))的另一材料或?qū)?18，如 圖8E所示。具體地，圖8E示出了一個非易失性存儲器單元，其包括與電阻性開關(guān)材料118 串聯(lián)的柱形二極管300，電阻性開關(guān)材料118例如反熔絲(即反熔絲電介質(zhì))、熔絲、多晶 硅存儲器效應(yīng)材料、金屬氧化物(如氧化鎳、鈣鈦礦材料等)、碳納米管、相變材料、可開關(guān) 復(fù)合金屬氧化物、導(dǎo)電橋接元件或可開關(guān)聚合物。可在二極管柱300上淀積電阻性開關(guān)材料 118，如薄氧化硅反熔絲介電層，然后在反熔絲介電層上淀積上電極400?？商鎿Q地，電阻性開 關(guān)材料118可位于二極管柱300下方，如在導(dǎo)電層200和202之間。在該實施例中，電阻性開 關(guān)材料118的電阻響應(yīng)于在電極204和400之間提供的前向和/或反向偏壓而增加或減少。
在另一實施例中，柱形二極管300本身可用作數(shù)據(jù)存儲器件。在該實施例中，柱 形二極管300的電阻通過在電極204和400之間提供的前向和/或反向偏壓的施加而改 變，如在2004年9月29日提交的美國專利申請?zhí)?0/955549(其對應(yīng)于美國公開申請 2005/0052915A1)和在2007年3月30日提交的美國專利申請?zhí)?1/693845 (其對應(yīng)于美 國公開申請2007/0164309A1)中所述，兩者全文通過引用合并于此。在該實施例中，如果需 要，可省略電阻性開關(guān)材料118。已經(jīng)描述了第一存儲器級的形成?？稍谠摰谝淮鎯ζ骷壣闲纬筛郊拥拇鎯ζ骷墸?以形成單片三維存儲器陣列。在一些實施例中，可在存儲器級之間共享導(dǎo)體；即，頂部導(dǎo)體 400將用作下一存儲器級的底部導(dǎo)體。在其他實施例中，在第一存儲器級上形成級間電介 質(zhì)(未示出)，其表面被平坦化，并且第二存儲器的構(gòu)造從該平坦化的級間電介質(zhì)上開始， 而沒有共享的導(dǎo)體。單片三維存儲器陣列是其中在沒有居間襯底的單個襯底、諸如晶圓上形成多個存 儲器級的單片三維存儲器陣列。直接在現(xiàn)有的一個或多個級的層上淀積或生長形成一個 存儲器級的層。相反，已經(jīng)通過在分離的襯底上形成存儲器級并在頂部彼此附著存儲器級 來構(gòu)造堆棧式存儲器，如在Leedy的美國專利號5915167 "Three dimensional structure memory”中那樣?？稍谡澈现跋鞅』驈拇鎯ζ骷壢コr底，但因為初始在分離的襯底上形 成存儲器級，所以這樣的存儲器不是真正的單片三維存儲器陣列。與Leedy中描述的工藝 相反，在本發(fā)明的實施例中，二極管共享兩個相鄰層之間的導(dǎo)電線或電極。在該配置中，“底 部”電極將“指向” “上”層中的二極管的相反方向(即，每個二極管的相同導(dǎo)電型層與位于 二極管之間的相同的線或電極電接觸)。利用該配置，兩個二極管可共享它們之間的線，并 且仍然不產(chǎn)生讀或?qū)懜蓴_問題。在襯底上形成的單片三維存儲器陣列至少包括在襯底上方的第一高度處形成的 第一存儲器級和在不同于第一高度的第二高度處形成的第二存儲器級。在這樣的多級陣列 中，可在襯底上形成三、四、八或事實上任何數(shù)目的存儲器級?？傊?，描述了通過將Ge或富Ge的SiGe選擇性淀積到絕緣層中蝕刻的開口中來制 作鍺柱形器件的方法。通過用半導(dǎo)體柱填充開口，克服了現(xiàn)有消減方法的一些困難，并且可 在四層器件中消除8個工藝工序。例如，省略了柱之間的高的寬高比的氧化物空隙填充，這 允許具有良好均勻性的簡單覆蓋氧化物膜的淀積。可在絕緣層的深開口中制造高度多達8 微米的更高的鍺柱。高的二極管減少了在垂直器件中的反向泄露。另外，不同層的對齊更 容易。所有層可對齊到主對齊標志，而無需中間的開放框架(open frame)蝕刻?；诒竟_的教導(dǎo)，預(yù)期本領(lǐng)域技術(shù)人員將能夠容易地實踐本發(fā)明。相信這里提 供的各種實施例的描述提供本發(fā)明的足夠的領(lǐng)悟和細節(jié)，以使得本領(lǐng)域技術(shù)人員能夠?qū)嵺` 本發(fā)明。盡管沒有具體描述某些支持電路和制造工序，但這樣的電路和協(xié)議是公知的，并且 在實踐本發(fā)明的情況下，這樣的工序的特定變化不會影響特定優(yōu)點。此外，相信本領(lǐng)域技術(shù) 人員根據(jù)本公開的教導(dǎo)將能夠執(zhí)行本發(fā)明而無需不必要的試驗。前述細節(jié)說明已經(jīng)描述了本發(fā)明的許多可能的實現(xiàn)方式中的僅僅一些。為此，意 圖該詳細描述是例示而限制性的。可基于這里闡述的說明，可對這里公開的實施例進行變 化和修改，而不脫離本發(fā)明的范圍和精神。僅僅意圖包括所有等價物的以下權(quán)利要求限定 本發(fā)明的范圍。
權(quán)利要求
一種制作半導(dǎo)體器件的方法，包括提供包含多個開口的絕緣層，其中所述絕緣層位于襯底上方；在所述絕緣層中的多個開口中以及在所述絕緣層上方形成第一半導(dǎo)體層；去除所述第一半導(dǎo)體層的第一部分，其中所述第一半導(dǎo)體層的第一導(dǎo)電型第二部分保留在所述絕緣層中的多個開口的下部中；以及所述絕緣層中的多個開口的上部保持未填充；在所述絕緣層中的多個開口的上部中以及在所述絕緣層上方形成第二半導(dǎo)體層；以及去除所述第二半導(dǎo)體層的位于所述絕緣層上方的第一部分；其中所述第二半導(dǎo)體層的第二導(dǎo)電型第二部分保留在所述絕緣層中的多個開口的上部中，以在所述多個開口中形成多個柱形二極管。
2.如權(quán)利要求1所述的方法，其中所述第一和第二半導(dǎo)體層包括多晶硅、鍺或硅-鍺或 在后續(xù)步驟中結(jié)晶化的非晶硅、鍺或硅-鍺。
3.如權(quán)利要求2所述的方法，其中 所述第一和第二半導(dǎo)體層包括多晶硅層； 所述第一半導(dǎo)體層包括現(xiàn)場n型摻雜多晶硅層； 所述絕緣層中的開口具有45nm或更少的半間距；以及通過在所述絕緣層上方形成正光阻、將所述光阻暴露給輻射同時使用削弱的相移掩 模、構(gòu)圖所暴露的光阻、以及使用所構(gòu)圖的光阻作為掩模來在所述絕緣層中蝕刻開口，來形 成所述開口。
4.如權(quán)利要求3所述的方法，其中所述輻射包括具有193nm波長的輻射。
5.如權(quán)利要求1所述的方法，其中去除所述第一半導(dǎo)體層的第一部分的步驟包括將所 述第一半導(dǎo)體層與所述絕緣層的上表面平坦化，之后選擇性地蝕刻保留在所述絕緣層中的 多個開口的上部中的所述第一半導(dǎo)體層。
6.如權(quán)利要求5所述的方法，其中形成所述第一半導(dǎo)體層的步驟包括形成本征半導(dǎo)體層和在平坦化所述第一半導(dǎo)體層 的步驟之前或之后將第一導(dǎo)電型的摻雜劑植入所述第一半導(dǎo)體層的預(yù)定深度，使得所述第 一半導(dǎo)體層的本征部分保留在所述多個開口的下部中；以及選擇性蝕刻所述第一半導(dǎo)體層的步驟包括蝕刻所述第一半導(dǎo)體層的被摻雜的部分，直 至到達所述第一半導(dǎo)體層的本征部分。
7.如權(quán)利要求6所述的方法，還包括在選擇性蝕刻的步驟期間檢測何時到達所述第一半導(dǎo)體層的本征部分；以及 在選擇性蝕刻的步驟之后利用所述第一導(dǎo)電型的摻雜劑摻雜所述第一半導(dǎo)體層的本 征部分。
8.如權(quán)利要求1所述的方法，其中形成所述第二半導(dǎo)體層的步驟包括在所述多個開口的上部中以及在所述絕緣層上方形成包括本征半導(dǎo)體材料的第二半 導(dǎo)體層；使用化學(xué)機械拋光或回蝕，至少將所述第二半導(dǎo)體層與所述絕緣層的上表面平坦化；以及將所述第二導(dǎo)電型的摻雜劑植入所述第二半導(dǎo)體層的第二部分的上部中，以形成 p-i-n柱形二極管。
9.如權(quán)利要求8所述的方法，還包括在每個二極管的n型區(qū)域和本征區(qū)域之間形成富 硅氧化物層或硅-鍺保護層。
10.如權(quán)利要求1所述的方法，其中去除所述第一半導(dǎo)體層的第一部分的步驟包括 通過光學(xué)結(jié)束點檢測，使用化學(xué)機械拋光或回蝕，將所述第一半導(dǎo)體層與所述絕緣層的上表面平坦化；以及在平坦化步驟之后，利用平整蝕刻端面來選擇性地各向異性地蝕刻保留在所述絕緣層 中的多個開口的上部中的所述第一半導(dǎo)體層，以凹刻所述絕緣層中的多個開口中的所述第 一半導(dǎo)體層，使得保留在所述多個開口中的所述第一半導(dǎo)體層的第二部分具有基本平坦的 上表面。
11.如權(quán)利要求1所述的方法，其中去除所述第一半導(dǎo)體層的第一部分的步驟包括 通過光學(xué)結(jié)束點檢測，使用化學(xué)機械拋光或回蝕，將所述第一半導(dǎo)體層與所述絕緣層的上表面平坦化；以及在平坦化步驟之后，選擇性地各向同性地蝕刻保留在所述絕緣層中的多個開口的上部 中的所述第一半導(dǎo)體層，以凹刻所述絕緣層中的多個開口中的所述第一半導(dǎo)體層，使得保 留在所述多個開口中的所述第一半導(dǎo)體層的第二部分具有中間有溝槽的環(huán)形。
12.如權(quán)利要求1所述的方法，其中 二極管的n型區(qū)域包含第一垂直縫；二極管的P型區(qū)域包含第二垂直縫；以及 第一和第二垂直縫彼此不接觸。
13.如權(quán)利要求1所述的方法，還包括在所述二極管之上或之下形成反熔絲電介質(zhì)。
14.如權(quán)利要求1所述的方法，還包括 在所述絕緣層之下形成鎢電極；以及氮化所述鎢電極以形成被暴露在所述絕緣層中的多個開口中的氮化鎢阻擋層。
15.一種制作半導(dǎo)體器件的方法，包括 形成多個鎢電極；氮化所述鎢電極以在所述多個鎢電極上形成氮化鎢阻擋層；形成包括多個開口的絕緣層，使得所述氮化鎢阻擋層被暴露在所述絕緣層中的多個開 口中；以及在所述絕緣層中的多個開口中的所述氮化鎢阻擋層上形成多個半導(dǎo)體器件。
16.如權(quán)利要求15所述的方法，其中所述多個半導(dǎo)體器件包括多個柱形二極管。
17.如權(quán)利要求16所述的方法，其中形成所述多個柱形二極管的步驟包括 在所述絕緣層中的多個開口中以及在所述絕緣層上方形成第一導(dǎo)電型的第一半導(dǎo)體層；去除所述第一半導(dǎo)體層的第一部分，使得所述第一半導(dǎo)體層的第二部分保留在所述絕 緣層中的多個開口的下部中并且所述絕緣層中的多個開口的上部保持未填充；以及 在所述絕緣層中的多個開口的上部中形成第二導(dǎo)電型的第二半導(dǎo)體層。
18.如權(quán)利要求15所述的方法，其中形成所述絕緣層的步驟包括在所述多個鎢電極上形成所述絕緣層，之后形成所述絕 緣層中的多個開口，以暴露所述多個鎢電極的上表面；以及在形成所述絕緣層中的多個開口的步驟之后進行氮化的步驟，使得通過所述絕緣層中 的多個開口來氮化所述多個鎢電極的上表面。
19.如權(quán)利要求18所述的方法，其中所述絕緣層中的多個開口與所述多個鎢電極部分錯開； 形成所述多個開口的步驟暴露所述鎢電極的側(cè)壁的至少部分；以及 氮化的步驟在所述多個鎢電極的上表面上以及在側(cè)壁的所暴露的部分上形成氮化鎢 阻擋層。
20.如權(quán)利要求15所述的方法，其中在形成所述絕緣層的步驟之前進行氮化的步驟；以及形成所述絕緣層的步驟包括在所述氮化鎢阻擋層上形成所述絕緣層，之后形成所述 絕緣層中的多個開口，以暴露所述氮化鎢阻擋層的上表面。
21.如權(quán)利要求20所述的方法，還包括在形成所述絕緣層中的多個開口之后執(zhí)行第 二氮化步驟，以增強所述氮化鎢阻擋層以及氮化所述絕緣層中的多個開口的至少一個側(cè)壁。
22.如權(quán)利要求20所述的方法，其中較低的絕緣層將相鄰的鎢電極彼此分開，且氮化 的步驟氮化所述較低的絕緣層的上表面。
23.如權(quán)利要求15所述的方法，其中氮化的步驟包括等離子體氮化步驟。
24.一種制作半導(dǎo)體器件的方法，包括 形成多個鎢電極；在所述鎢電極的暴露的上表面上選擇性地形成多個導(dǎo)電阻擋層； 形成包括多個開口的絕緣層，使得所述多個導(dǎo)電阻擋層被暴露在所述絕緣層中的多個 開口中；以及在所述多個開口中的導(dǎo)電阻擋層上形成多個半導(dǎo)體器件。
25.如權(quán)利要求24所述的方法，其中所述多個半導(dǎo)體器件包括多個柱形二極管。
26.如權(quán)利要求25所述的方法，其中形成所述多個柱形二極管的步驟包括 在所述絕緣層中的多個開口中以及在所述絕緣層上方形成第一導(dǎo)電型的第一半導(dǎo)體層；去除所述第一半導(dǎo)體層的第一部分，使得所述第一半導(dǎo)體層的第二部分保留在所述絕 緣層中的多個開口的下部中并且所述絕緣層中的多個開口的上部保持未填充；以及 在所述絕緣層中的多個開口的上部中形成第二導(dǎo)電型的第二半導(dǎo)體層。
27.如權(quán)利要求24所述的方法，其中形成所述多個導(dǎo)電阻擋層的步驟包括阻擋層金屬 或金屬合金在所述多個鎢電極上的選擇性原子層淀積。
28.如權(quán)利要求27所述的方法，其中所述阻擋層金屬或金屬合金包括鉭、鈮或其合金。
29.如權(quán)利要求24所述的方法，其中形成多個導(dǎo)電阻擋層的步驟包括在多個鎢電極 上選擇性地鍍覆阻擋層金屬或金屬合金。
30.如權(quán)利要求24所述的方法，其中形成所述絕緣層的步驟包括在所述多個鎢電極上形成所述絕緣層，之后形成所述絕緣層中的多個開口，以暴露所述多個鎢電極的上表面；以及在形成所述絕緣層中的多個開口的步驟之后進行選擇性地形成所述多個導(dǎo)電阻擋層 的步驟，使得通過所述絕緣層中的多個開口在所述多個鎢電極的上表面上選擇性地形成所 述多個導(dǎo)電阻擋層。
31.如權(quán)利要求30所述的方法，其中所述絕緣層中的多個開口與所述多個鎢電極部分錯開； 形成所述多個開口的步驟暴露所述鎢電極的側(cè)壁的至少部分；以及 選擇性地形成多個導(dǎo)電阻擋層的步驟在所述多個鎢電極的上表面上以及在側(cè)壁的所 暴露的部分上形成所述導(dǎo)電阻擋層。
32.如權(quán)利要求24所述的方法，其中在形成所述絕緣層的步驟之前進行選擇性地形成多個導(dǎo)電阻擋層的步驟；以及 形成所述絕緣層的步驟包括在所述多個導(dǎo)電阻擋層上形成所述絕緣層，之后形成所 述絕緣層中的多個開口，以暴露所述多個導(dǎo)電阻擋層的上表面。
33.一種制作半導(dǎo)體器件的方法，包括 在襯底上方形成多個下電極；形成包含具有第一寬度的多個第一開口的絕緣層，使得所述下電極被暴露在所述第一 開口中；在所述第一開口中形成第一導(dǎo)電型的第一半導(dǎo)體區(qū)域； 在所述第一半導(dǎo)體區(qū)域上方的多個第一開口中形成犧牲材料； 在所述絕緣層中形成多個第二開口以暴露所述犧牲材料，所述第二開口具有比所述第 一寬度更大的第二寬度；通過所述第二開口從所述第一開口中去除所述犧牲材料；在所述第一開口中形成第二導(dǎo)電型的第二半導(dǎo)體區(qū)域，其中所述第一和第二半導(dǎo)體區(qū) 域形成所述第一開口中的柱形二極管；以及在所述絕緣層中的第二開口中形成上電極，使得所述上電極接觸所述第二半導(dǎo)體區(qū)域。
34.如權(quán)利要求33所述的方法，還包括在所述第一和第二半導(dǎo)體區(qū)域之間形成本征第 三半導(dǎo)體區(qū)域，以形成p-i-n柱形二極管。
35.如權(quán)利要求34所述的方法，其中形成所述第一半導(dǎo)體區(qū)域的步驟包括在所述絕緣層中的多個第一開口中以及在所述 絕緣層上方形成第一半導(dǎo)體層，之后去除所述第一半導(dǎo)體層的一部分，使得所述第一半導(dǎo) 體區(qū)域保留在所述多個第一開口的下部中并且所述多個第一開口的上部保持未填充；以及 形成所述第二半導(dǎo)體區(qū)域的步驟包括在所述絕緣層中的多個第一開口的上部中以及 在所述絕緣層上方形成第二半導(dǎo)體層，之后去除位于所述絕緣層上方的所述第二半導(dǎo)體層 的一部分，使得所述第二半導(dǎo)體區(qū)域保留在所述絕緣層中的多個第一開口的上部中。
36.一種柱形半導(dǎo)體二極管，包括襯底、位于所述襯底上方的第一導(dǎo)電型區(qū)域和位于所 述第一導(dǎo)電型區(qū)域上方的第二導(dǎo)電型區(qū)域，其中a)所述二極管的第一導(dǎo)電型區(qū)域包含第一垂直縫，所述二極管的第二導(dǎo)電型區(qū)域包含 第二垂直縫，且第一和第二縫彼此不接觸；或者b)所述第一導(dǎo)電型區(qū)域的側(cè)壁具有與所述第二導(dǎo)電型區(qū)域的側(cè)壁不同的錐角，以及隔 斷位于所述二極管的側(cè)壁中。
37.如權(quán)利要求36所述的二極管，其中所述二極管的第一導(dǎo)電型區(qū)域包含第一垂直 縫，所述二極管的第二導(dǎo)電型區(qū)域包含第二垂直縫，第一和第二縫彼此不接觸。
38.如權(quán)利要求37所述的二極管，還包括位于所述第一導(dǎo)電型區(qū)域和第二導(dǎo)電型區(qū)域 之間的本征半導(dǎo)體區(qū)域。
39.如權(quán)利要求36所述的二極管，其中所述第一導(dǎo)電型區(qū)域的側(cè)壁具有與所述第二導(dǎo) 電型區(qū)域的側(cè)壁不同的錐角，且隔斷位于所述二極管的側(cè)壁中。
40.如權(quán)利要求39所述的二極管，其中所述第一導(dǎo)電型區(qū)域具有比所述第二導(dǎo)電型區(qū)域更窄的錐角； 本征半導(dǎo)體區(qū)域位于所述第一和第二導(dǎo)電型區(qū)域之間；以及所述隔斷包括在所述本征半導(dǎo)體區(qū)域和所述第一導(dǎo)電型區(qū)域之間的二極管的側(cè)壁中 的臺階。
41.如權(quán)利要求36所述的二極管，其中a)所述二極管的第一導(dǎo)電型區(qū)域包含第一垂直縫，所述二極管的第二導(dǎo)電型區(qū)域包含 第二垂直縫，且第一和第二縫彼此不接觸；以及b)所述第一導(dǎo)電型區(qū)域的側(cè)壁具有與所述第二導(dǎo)電型區(qū)域的側(cè)壁不同的錐角，且隔斷 位于所述二極管的側(cè)壁中。
42.一種半導(dǎo)體器件，包括 襯底；鎢電極；所述鎢電極上的氮化鎢阻擋層；位于所述氮化鎢阻擋層上的柱形二極管；以及位于所述柱形二極管上的上電極。
43.如權(quán)利要求42所述的器件，其中所述柱形二極管包括p-i-n二極管。
44.如權(quán)利要求43所述的器件，其中所述柱形二極管與所述鎢電極部分錯開，以及所 述氮化鎢阻擋層位于所述鎢電極的上表面上以及所述鎢電極的側(cè)壁的至少一部分上。
45.如權(quán)利要求43所述的器件，還包括在所述二極管周圍的第一氧化物絕緣層，其中 鄰近所述柱形二極管的至少一個側(cè)壁的所述第一氧化物絕緣層的部分被氮化。
46.如權(quán)利要求43所述的器件，還包括鄰近所述鎢電極的第二氧化物絕緣層，其中所 述第二氧化物絕緣層的上部被氮化。
47.一種制作柱形二極管的方法，包括 在襯底上形成氮化鈦圖案；以及在所述氮化鈦圖案上形成絕緣層； 在絕緣層中形成開口以暴露所述氮化鈦圖案； 在所述氮化鈦圖案上的所述開口中形成硅籽層；在所述開口中的硅籽層上選擇性地淀積第一導(dǎo)電型鍺或富鍺的硅鍺半導(dǎo)體材料； 在所述第一導(dǎo)電型鍺或富鍺的硅鍺半導(dǎo)體材料上選擇性地淀積本征鍺或富鍺的硅鍺 半導(dǎo)體材料；以及將第二導(dǎo)電型摻雜劑植入所述本征第一導(dǎo)電型鍺或富鍺的硅鍺半導(dǎo)體材料的上部中 以形成p-i-n 二極管。
48.如權(quán)利要求47所述的方法，其中所述半導(dǎo)體材料是鍺。
49.如權(quán)利要求47所述的方法，其中所述半導(dǎo)體材料是富鍺的硅鍺。
50.如權(quán)利要求47所述的方法，還包括在所述二極管上或所述二極管之下形成反熔絲 介電層。
51.一種制作柱形器件的方法，包括 提供具有開口的絕緣層；以及將鍺或富鍺的硅鍺半導(dǎo)體材料選擇性地淀積到所述開口中以形成所述柱形器件。
52.如權(quán)利要求51所述的方法，其中所述半導(dǎo)體材料是鍺。
53.如權(quán)利要求51所述的方法，其中所述半導(dǎo)體材料是富鍺的硅鍺。
54.如權(quán)利要求51所述的方法，其中在所述絕緣層中的開口中暴露氮化鈦、鈦鎢或氮 化鎢。
55.如權(quán)利要求54所述的方法，還包括在氮化鈦、鈦鎢或氮化鎢上淀積硅籽層。
56.如權(quán)利要求55所述的方法，其中通過低于440°C的溫度下的化學(xué)汽相淀積來淀積 所述硅籽層。
57.如權(quán)利要求55所述的方法，其中在籽層上選擇性地淀積半導(dǎo)體材料。
58.如權(quán)利要求57所述的方法，其中通過低于440°C的溫度下的化學(xué)汽相淀積來淀積 所述半導(dǎo)體層材料。
59.如權(quán)利要求54所述的方法，還包括 在襯底上形成氮化鈦、鈦鎢或氮化鎢圖案；在所述氮化鈦、鈦鎢或氮化鎢圖案上形成絕緣層；以及 在所述絕緣層中形成開口以暴露所述氮化鈦、鈦鎢或氮化鎢圖案。
60.如權(quán)利要求54所述的方法，還包括 在襯底上形成絕緣層；在絕緣層中形成開口 ；以及在開口中選擇性地形成氮化鈦、鈦鎢或氮化鎢圖案。
61.如權(quán)利要求51所述的方法，其中所述柱形器件包括二極管。
62.如權(quán)利要求61所述的方法，其中將鍺或富鍺的硅鍺半導(dǎo)體材料選擇性地淀積到開 口中的步驟包括選擇性地淀積第一導(dǎo)電型鍺或富鍺的硅鍺半導(dǎo)體材料。
63.如權(quán)利要求62所述的方法，還包括將本征鍺或富鍺的硅鍺半導(dǎo)體材料選擇性地淀積到第一導(dǎo)電型材料上的開口中；以及 將第二導(dǎo)電型摻雜劑植入所述本征鍺或富鍺的硅鍺半導(dǎo)體材料的上部中以形成P-i-n二極管。
64.如權(quán)利要求62所述的方法，還包括將本征鍺或富鍺的硅鍺半導(dǎo)體材料選擇性地淀積到第一導(dǎo)電型半導(dǎo)體材料上的開口 中；以及在所述本征鍺或富鍺的硅鍺半導(dǎo)體材料上的開口中選擇性地淀積第二導(dǎo)電型鍺或富 鍺的硅鍺半導(dǎo)體材料以形成P-i-n 二極管。
65.如權(quán)利要求61所述的方法，還包括在所述二極管上或所述二極管之下形成反熔絲 介電層。
66.如權(quán)利要求61所述的方法，其中所述柱形器件是非易失性存儲器器件。
全文摘要
制作半導(dǎo)體器件的方法包括提供包含多個開口的絕緣層，在絕緣層中的多個開口中以及在絕緣層上方形成第一半導(dǎo)體層，以及去除第一半導(dǎo)體層的第一部分，使得第一半導(dǎo)體層的第一導(dǎo)電型第二部分保留在絕緣層中的多個開口的下部中，并且絕緣層中的多個開口的上部保持未填充。該方法還包括在絕緣層中的多個開口的上部中以及在絕緣層上方形成第二半導(dǎo)體層，并且去除第二半導(dǎo)體層的位于絕緣層上方的第一部分。第二半導(dǎo)體層的第二導(dǎo)電型第二部分保留在絕緣層中的多個開口的上部中，以在多個開口中形成多個柱形二極管。
文檔編號H01L27/102GK101978497SQ200980108243
公開日2011年2月16日 申請日期2009年1月14日 優(yōu)先權(quán)日2008年1月15日
發(fā)明者萬斯·鄧頓, 保羅·W·K·普恩, 克里斯托弗·J·佩蒂, 尤沙·拉格拉姆, 布拉德·S·赫納, 潘傳斌, 邁克爾·科恩塞基, 邁克爾·陳 申請人:桑迪士克3D有限責(zé)任公司