專(zhuān)利名稱(chēng)：：具有集成場(chǎng)效應(yīng)整流器的mosfet的制作方法具有集成場(chǎng)效應(yīng)整流器的MOSFET相關(guān)申請(qǐng)本發(fā)明涉及并請(qǐng)求如下專(zhuān)利申請(qǐng)的優(yōu)先權(quán)2008年9月25日提交的標(biāo)題為"AdjustableFieldEffectRectifier”(附為附件A)、序列號(hào)為12/238，308的美國(guó)專(zhuān)利申請(qǐng)，以及通過(guò)它于2007年9月沈日提交的序列號(hào)為60/975，467的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)，以及2009年1月23日提交的標(biāo)題為"RegenerativeBuildingBlockandDiodeBridgeRectifier”、序列號(hào)為12/359,094的美國(guó)專(zhuān)利申請(qǐng)，以及通過(guò)它于2008年1月23日提交的序列號(hào)為61/022，968的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)，以及2008年4月觀日提交的標(biāo)題為“MOSFETwithIntegratedFieldEffectRectifier，，、序列號(hào)為61/048，336的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)，所有這些專(zhuān)利申請(qǐng)的發(fā)明人與本申請(qǐng)的發(fā)明人相同，并且為了所有目的以其整體通過(guò)引用并入此處。
技術(shù)領(lǐng)域：
本發(fā)明總體地涉及半導(dǎo)體晶體管，更具體地涉及將場(chǎng)效應(yīng)整流器集成到MOSFET結(jié)構(gòu)中以便改進(jìn)MOSFET的性能，以及用于此的方法。
背景技術(shù)：
：MOSFET通常用于電子電路中的快速切換。然而，在負(fù)載為電感性的情況下切換速度由于本身的體二極管的問(wèn)題而受到限制。當(dāng)柵極電壓用于將MOSFET從ON切換到OFF狀態(tài)時(shí)(反向恢復(fù))，本身的pn結(jié)二極管必須傳導(dǎo)電流，并且將注入載流子到器件的體內(nèi)。在注入的載流子消散之前，MOSFET將繼續(xù)停留在ON狀態(tài)。這引起MOSFET從ON到OFF狀態(tài)的緩慢切換，并且限制MOSFET工作的頻率。為了克服體二極管的緩慢切換，通常在MOSFET的源極與漏極之間添加外部續(xù)流二極管，以防止在反向恢復(fù)期間載流子的注入。然而，添加外部二極管可能導(dǎo)致增加的EMI，因?yàn)橹傲鬟^(guò)MOSFET的電流現(xiàn)在必須流過(guò)外部二極管和連接的引線。額外的EMI發(fā)射也會(huì)限制具有續(xù)流二極管的MOSFET的切換速度。盡管通常將續(xù)流二極管放置為盡可能接近MOSFET，但額外的EMI的問(wèn)題仍然存在。盡管將PN結(jié)二極管技術(shù)集成到MOSFET中初看似乎不錯(cuò)，但該技術(shù)對(duì)于改進(jìn)體二極管問(wèn)題只有有限的潛力，因?yàn)轶w二極管是與MOSFET結(jié)構(gòu)一體的PN結(jié)二極管。類(lèi)似地，肖特基二極管技術(shù)實(shí)際上與MOSFET技術(shù)并不兼容，因?yàn)槠湫枰⒉缓芎玫剡m合MOSFET制造的特別的金屬化。
發(fā)明內(nèi)容為了克服現(xiàn)有技術(shù)的限制，本發(fā)明將場(chǎng)效應(yīng)整流器(FER)集成到MOSFET中，以便改進(jìn)MOSFET在耦合到電感性負(fù)載時(shí)的切換特性，從而改進(jìn)切換速度而沒(méi)有EMI上的顯著不利影響。在該新的設(shè)計(jì)中，F(xiàn)ER并不替代體二極管，而是提供電流繞過(guò)體二極管的分流器或者旁路。FER技術(shù)與MOSFET技術(shù)兼容，基本上允許傳統(tǒng)工藝。取決于實(shí)施，通過(guò)例如調(diào)節(jié)外延層(印i)的尺寸和電阻率，柵極尺寸等等，本發(fā)明的器件既可配置用于高電壓工作(例如分立的高功率器件)，也可配置用于低電壓工作(例如在集成電路中)。此外，不同于PN結(jié)二極管，低電壓FER是多數(shù)載流子器件，并防止體二極管注入減慢MOSFET工作的少數(shù)載流子。由于特別的單側(cè)載流子注入機(jī)制(Rodov，Ankoudinov,Ghosh,Sol.St.Electronics51(2007)714-718)，高電壓FER將注入較少的載流子。圖IA至圖IB示出根據(jù)本發(fā)明的具有集成的場(chǎng)效應(yīng)整流器的M0SFET，其中圖IA示出DMOS結(jié)構(gòu)而圖IB示出UMOS結(jié)構(gòu)。源極和漏極之間的電流由柵極電極控制。在切換期間一旦柵極電壓不允許電流流過(guò)M0SFET，電流將流過(guò)FER。(可選的)調(diào)節(jié)區(qū)域提供對(duì)泄漏電流的控制。圖2示出常規(guī)MOSFET(紅色)和根據(jù)本發(fā)明的M0SFETR(綠色)的體二極管的前向電壓降相對(duì)于電流的圖形形式。在VG=+5V的情況下，每MOSFET占據(jù)區(qū)域的RDS，0N大致相同。深藍(lán)色曲線是M0SFETR的而淺藍(lán)色曲線是MOSFET的。圖3示出對(duì)于傳統(tǒng)MOSFET(紅色)，以及帶有(綠色)和不帶有(藍(lán)色)根據(jù)本發(fā)明的調(diào)節(jié)區(qū)域的M0SFETR的泄漏電流相對(duì)于反向電壓?？潭?lA=2je-7)圖4示出根據(jù)本發(fā)明的10A20VM0SFETR的瞬變。具體實(shí)施方式本發(fā)明包括在其中集成了場(chǎng)效應(yīng)整流器的新型MOSFET結(jié)構(gòu)(下文有時(shí)稱(chēng)為“M0SFETR”)。場(chǎng)效應(yīng)整流器在柵極電壓關(guān)斷通過(guò)MOSFET的電流時(shí)為電流提供替代的路徑。載流子從PN結(jié)的注入可以被減少或者完全消除，產(chǎn)生更快的MOSFET切換而沒(méi)有嚴(yán)重的EMI。首先參考圖1A，在100總體示出的DMOSM0SFETR結(jié)構(gòu)包括在左側(cè)的MOSFET100A和在右側(cè)的FERIOOB0在一些實(shí)施方式中，F(xiàn)ER器件可以是可調(diào)的，如2007年9月沈日提交的序列號(hào)為60/975，467的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)中描述的，然而在其他實(shí)施方式中也可以使用沒(méi)有可調(diào)節(jié)區(qū)域的FER。如圖1中示出，MOSFTR100具有三個(gè)電極源極105，柵極110和漏極115。主要電流通過(guò)外延N-層125在源極電極和漏極電極之間流動(dòng)。提供P-阱130以便在施加反向偏置時(shí)產(chǎn)生耗盡層。N++區(qū)域135提供電流的歐姆接觸。調(diào)節(jié)區(qū)域包括FER柵極中的窗口140和P++注入145。調(diào)節(jié)區(qū)域允許控制電流，因此在一些實(shí)施方式中可能是期望的，這取決于實(shí)施。柵氧化層厚度和摻雜等級(jí)控制FER柵極下的勢(shì)壘165的高度，因此在一些實(shí)施方式中，F(xiàn)ER柵極下的柵氧化層150可以具有與MOSFET柵極下的柵氧化層155不同的厚度。柵極電壓控制MOS柵極110下的窄溝道160的導(dǎo)電性，并將MOSFET在OFF和ON狀態(tài)之間切換。從ON到OFF狀態(tài)的轉(zhuǎn)變?cè)陂撝惦妷合掳l(fā)生，閾值電壓可以通過(guò)使用柵極下的摻雜分布或者通過(guò)改變柵氧化層155的厚度而調(diào)節(jié)。MOSFET側(cè)的柵氧化層巧5厚度和FER柵極側(cè)的柵氧化層150厚度可以相互獨(dú)立地變化，以確保兩個(gè)元件都正常工作。當(dāng)M0SFETR100處于ON狀態(tài)(例如VGS=+5V)時(shí)，電流流過(guò)MOSFET溝道160。圖2中示出根據(jù)本發(fā)明的M0SFETR的實(shí)施方式的正向特性，其中該器件能夠在20V時(shí)在IOA下工作。本領(lǐng)域技術(shù)人員可以理解該M0SFETR具有等于3.6毫歐姆的RDS，0N。如果器件的右側(cè)部分也是M0SFET，那么模擬的RDS，ON是2.0毫歐姆。注意，對(duì)于圖2中示出的特性，MOSFET的面積大約是MOSFTR的總面積的50%。因此M0SFETR每單位面積的RDS，ON小大約10%。這是因?yàn)槎O管下的外延層的一部分用于在MOSFET工作期間導(dǎo)電。將理解，對(duì)于一些實(shí)施方式，這種效應(yīng)針對(duì)更高電壓器件將增加。RDS，0N的增加對(duì)于高電壓器件通常較小，因?yàn)橥庋訉幼兊酶褚猿惺芨叩姆聪螂妷?。?duì)于一些實(shí)施方式，可以增加MOSFET覆蓋的區(qū)域以減少RDS，ON,而減少的FER面積對(duì)于減少存儲(chǔ)電荷仍有效。圖IB示出以與圖IA所示的基本相同的方式工作的UM0SM0SFTR結(jié)構(gòu)，并且相似的特征用相似的附圖標(biāo)記表示，但是最高有效位增加1。當(dāng)MOSFET被關(guān)斷時(shí)(VGS=-5V)，電流將在VF=0.76V下流過(guò)MOSFET的體二極管，或者在VF=0.58下流過(guò)MOSFTR的FER。在至少一些實(shí)施方式中，VF將優(yōu)選被保持在低于體二極管的膝處電壓(0.7V)之下，在該膝處電壓PN結(jié)開(kāi)始注入載流子。因此，傳統(tǒng)MOSFET在切換期間將注入載流子，而根據(jù)本發(fā)明的M0SFETR基本上消除了這種不期望的特性。在OFF狀態(tài)，小泄漏電流將流過(guò)AFER溝道165。在至少一些實(shí)施方式中，該泄漏由勢(shì)壘高度和夾斷效應(yīng)發(fā)生的速率控制。圖3展示了MOSFTR的泄漏在20V下為大約500μA,這與MOSFET的泄漏類(lèi)似。M0SFETR的調(diào)節(jié)區(qū)域起作用來(lái)將泄漏保持在控制之下，而不具有調(diào)節(jié)區(qū)域的M0SFETR的泄漏大約是兩倍那么多，或者1μA。在更高的電壓下，調(diào)節(jié)區(qū)域的效果可能下降。圖3示出在具有電感性負(fù)載的切換期間不存在注入的載流子。對(duì)于圖3的示例，VGS設(shè)定到5V，這將通過(guò)MOSFET溝道的電流關(guān)斷。對(duì)于IOA的正向電流，M0SFETR中的電子密度分布基本上與沒(méi)有電流時(shí)的電子密度分布相同，因此證實(shí)了沒(méi)有載流子密度調(diào)制發(fā)生?？梢钥吹酵庋覰-層的中間的電子濃度大約在2.9e6的量級(jí)上。相反，傳統(tǒng)MOSFET的工作顯示出在IOA電流下的顯著注入電子濃度變?yōu)?.Iel6，或者說(shuō)幾乎翻倍。這些注入的載流子顯著減慢了具有電感性負(fù)載的傳統(tǒng)MOSFET的工作。圖4示出具有集成二極管的MOSFET和沒(méi)有集成二極管的MOSFET的模擬的瞬態(tài)特性。對(duì)于M0SFETR瞬變時(shí)間和存儲(chǔ)電荷要小得多。M0SFETR的低的存儲(chǔ)電荷與小的dl/dt展示了本發(fā)明的器件非常適合于快速切換應(yīng)用。總而言之，M0SFETR的靜態(tài)特性非常類(lèi)似于常規(guī)MOSFET的靜態(tài)特性，而同時(shí)由于切換期間沒(méi)有注入的載流子而表現(xiàn)出更快的切換。集成的FER二極管結(jié)構(gòu)相對(duì)于分立的解決方案更為優(yōu)選，因?yàn)槠鋵⒔档虴MI的程度并允許在低EMI下的更快速切換。盡管基于N-外延層描述了本發(fā)明的實(shí)施方式，但本領(lǐng)域技術(shù)人員將理解可以使用多層外延或者超溝槽(supertrench)方法形成等同結(jié)構(gòu)，并且特別意圖是本發(fā)明包括這樣的替代。類(lèi)似地，將理解本結(jié)構(gòu)通常集成到較大的電路中，并且可以使用例如包括具有大約20nm的掩模對(duì)準(zhǔn)精度的0.25μm技術(shù)的標(biāo)準(zhǔn)方法來(lái)制造，也可使用其他方法。已詳細(xì)描述了本發(fā)明，包括各種替代和等同方案。因此將理解本發(fā)明不應(yīng)限于文中具體描述的實(shí)施方式，而僅由所附權(quán)利要求限定。權(quán)利要求1.在具有柵極、源極和漏極的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)結(jié)構(gòu)中，其中在所述源極和所述漏極之間流動(dòng)的電流由施加到所述柵極的電壓控制，改進(jìn)包括場(chǎng)效應(yīng)整流器，其連接在所述源極和所述漏極之間，并用于在MOSFET的切換期間通過(guò)其分流電流。2.根據(jù)權(quán)利要求1的MOSFET結(jié)構(gòu)，其中MOSFET是DMOS結(jié)構(gòu)。3.根據(jù)權(quán)利要求1的MOSFET結(jié)構(gòu)，其中MOSFET是UMOS結(jié)構(gòu)。4.根據(jù)權(quán)利要求1的MOSFET結(jié)構(gòu)，使用自對(duì)準(zhǔn)工藝形成。5.根據(jù)權(quán)利要求1的MOSFET結(jié)構(gòu)，使用不大于0.25μm的工藝形成。6.根據(jù)權(quán)利要求1的MOSFET結(jié)構(gòu)，使用N-外延工藝形成。7.根據(jù)權(quán)利要求1的MOSFET結(jié)構(gòu)，使用多層外延工藝形成。8.根據(jù)權(quán)利要求1的MOSFET結(jié)構(gòu)，使用超溝槽工藝形成。9.一種集成半導(dǎo)體結(jié)構(gòu)，包括M0SFET，其具有柵極、源極和漏極；以及場(chǎng)效應(yīng)整流器，其形成在與所述MOSFET相同的襯底中，并且連接在所述MOSFET的源極與漏極之間，用于在所述MOSFET的切換期間傳導(dǎo)電流。全文摘要一種修改的MOSFET結(jié)構(gòu)，包括集成的場(chǎng)效應(yīng)整流器，連接在MOSFET的源極與漏極之間，用于在MOSFET的切換期間分流電流。集成的FER提供MOSFET的更快切換，因?yàn)樵谇袚Q期間沒(méi)有注入的載流子，而同時(shí)還相對(duì)于分立的解決方案降低了EMI的程度。MOSFET和FER的集成結(jié)構(gòu)可以使用N-外延、多層外延和超溝槽技術(shù)包括0.25μm技術(shù)來(lái)制造。可以使用自對(duì)準(zhǔn)工藝。文檔編號(hào)H01L21/335GK102037548SQ200980115255公開(kāi)日2011年4月27日申請(qǐng)日期2009年4月28日優(yōu)先權(quán)日2008年4月28日發(fā)明者A·安考迪諾維,R·科德?tīng)?V·羅多維申請(qǐng)人:意法半導(dǎo)體有限公司