專利名稱：多電壓靜電放電保護(hù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及電子元件的靜電放電(ESD)保護(hù)，更具體地，涉及半導(dǎo)體組件 和集成電路的ESD保護(hù)。
背景技術(shù)：
目前的電子設(shè)備，尤其是半導(dǎo)體(SC)設(shè)備和集成電路(IC)存在由于靜電放電 (ESD)事件引起損害的危險(xiǎn)。眾所周知，通過(guò)人或機(jī)器或兩者同時(shí)由于操作SC設(shè)備和 IC產(chǎn)生的靜電放電會(huì)產(chǎn)生過(guò)電壓。因此，通常會(huì)在SC設(shè)備和IC的輸入/輸出(I/O)和 其他端子之間提供ESD箝位器(電壓限制設(shè)備)。圖1是電路20的簡(jiǎn)化的示意圖，其中ESD箝位器21設(shè)置在SC設(shè)備或IC的輸 入/輸出(I/O)端子22和地或公共端子23之間，以保護(hù)芯片上的其他設(shè)備，也就是說(shuō)， 保護(hù)同樣連接到I/O端子22和公共(例如，“GND” )端子23的電路核心24。I/O端 子22更加通常被稱為“第一端子” 22并且除了輸入和輸出之外還包括其他功能，GND 端子23更加通常被稱為“第二端子” 23并且除了連接到公共端子或參考電位或總線之外 還包括其他功能。ESD箝位器21中的穩(wěn)壓二極管符號(hào)21’象征性地表示ESD箝位器21 的功能為限制跨電路核心24的電壓，不考慮外部端子22、23上出現(xiàn)的電壓。ESD箝位 器21可以包括或不包括一個(gè)實(shí)際的穩(wěn)壓二極管。在此使用的縮寫“GND”指代特定電 路或電子元件的公共端子或參考端子，不考慮其是否實(shí)際連接到地回路，縮寫“I/O”意 在包括由ESD箝位器保護(hù)的SC設(shè)備或IC的任意端子。圖2是描述現(xiàn)有技術(shù)中的ESD箝位器31的內(nèi)部組件的簡(jiǎn)化的示意圖，ESD箝 位器31取代ESD箝位器21插入電路20中。ESD箝位器31包括場(chǎng)效應(yīng)晶體管25，該 晶體管25具有源極26、漏極27、柵極28和體觸點(diǎn)(body contact) 29和并聯(lián)的電阻30、 32。電阻30從柵極28連接到節(jié)點(diǎn)34，該節(jié)點(diǎn)34進(jìn)而連接到GND端子23和源極26。 電阻32從晶體管25的體觸點(diǎn)29連接到節(jié)點(diǎn)34，該節(jié)點(diǎn)34進(jìn)而連接到GND端子23和 源極26。當(dāng)端子22、23之間的電壓超過(guò)被稱為“觸發(fā)電壓Vtl”的預(yù)定限值時(shí)，晶體 管25導(dǎo)通，理想地將端子22、23之間的電壓箝位在比能夠損害電路核心24的電壓值低 的水平。選擇晶體管25的橫向尺寸以能夠減弱預(yù)期的ESD電流，同時(shí)不允許端子22、 23之間的電壓超過(guò)觸發(fā)電壓Vtl。這樣的ESD箝位器在現(xiàn)有技術(shù)中是熟知的。圖3是 ESD箝位器的典型的電流一電壓特性的示意圖，其中電壓Vtl被稱為觸發(fā)電壓，電壓Vh 被稱為保持電壓。


下面結(jié)合以下附圖對(duì)本發(fā)明進(jìn)行解釋，其中同樣的數(shù)字代表相類似的元件，其 中圖1是采用ESD箝位器來(lái)防止靜電放電(ESD)事件損壞電路核心的普通ESD保 護(hù)電路的簡(jiǎn)化示意圖。
圖2是示出現(xiàn)有技術(shù)ESD箝位器的內(nèi)部組件的簡(jiǎn)化示意圖。圖3是如圖2所示的ESD箝位器的典型的電流_電壓特性的示意圖。圖4是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的ESD箝位器的內(nèi)部組件的簡(jiǎn)化示意圖。圖5是示出根據(jù)本發(fā)明另一個(gè)實(shí)施例的ESD箝位器的內(nèi)部組件的簡(jiǎn)化示意圖。圖6是示出根據(jù)本發(fā)明又一個(gè)實(shí)施例的偏壓系統(tǒng)和ESD箝位器的內(nèi)部組件的簡(jiǎn) 化示意圖。圖7是對(duì)于如圖4-6所示電路在采取不同的偏置電壓Vb的情況下，作為ESD電 壓的函數(shù)的ESD電流的曲線圖，其中ESD電壓以伏特為單位，ESD電流以安培為單位。圖8是作為時(shí)間的函數(shù)的瞬態(tài)泄漏電流的曲線圖，其中電流以毫安為單位，時(shí) 間以微秒為單位。此曲線圖顯示了不同ESD箝位器對(duì)短數(shù)據(jù)脈沖的響應(yīng)。圖9-10是示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的采用圖4-6的ESD箝位器級(jí)聯(lián)配置 實(shí)施的更高電壓ESD箝位器的內(nèi)部組件的簡(jiǎn)化示意圖。圖11是示出根據(jù)本發(fā)明又一個(gè)實(shí)施例的雙向ESD箝位器的內(nèi)部組件的簡(jiǎn)化示意 圖。
具體實(shí)施例方式下面的具體描述本質(zhì)上僅作為示例，并不用于限定本發(fā)明或本發(fā)明的應(yīng)用和使 用。并且，在技術(shù)領(lǐng)域、背景技術(shù)或下面的具體描述中所給出的任何明示的或隱含的技 術(shù)內(nèi)容并不用于限定本發(fā)明的范圍。為了簡(jiǎn)單清楚地?cái)⑹觯綀D描述了結(jié)構(gòu)的一般構(gòu)造方法，省略了公知的特征和 技術(shù)的描述和具體細(xì)節(jié)，以避免對(duì)本發(fā)明不必要的模糊。另外，附圖所示元件并不一定 按比例繪制。例如，附圖所示的一些元件的尺寸或區(qū)域相對(duì)于其他元件或區(qū)域被擴(kuò)大， 以更好地理解本發(fā)明。術(shù)語(yǔ)“第一”，“第二”， “第三”，“第四”和在實(shí)施例和權(quán)利要求中的 類似的術(shù)語(yǔ)(如果有的話)用于區(qū)分相類似的元件，并不是描述特定的次序或者時(shí)間順 序?？梢岳斫?，在適當(dāng)條件下如此使用的術(shù)語(yǔ)是可互換的，以使得在此描述的本發(fā)明的 實(shí)施例，例如，可以按照與在本發(fā)明中的說(shuō)明或描述不同的次序?qū)嵤?。此外，術(shù)語(yǔ)“包 含”，“包括”，“具有”和任何類似的變形均涵蓋非排他的內(nèi)含物，以使得包含一系 列元件的過(guò)程、方法、產(chǎn)品或者設(shè)備不必僅限于那些元件，還可包括未明確列出的或這 些過(guò)程、方法、產(chǎn)品或者設(shè)備固有的其他元件。這里使用的術(shù)語(yǔ)“連接”被定義為直接 或者間接用一種電或者非電的方式連接。盡管圖2的電路可以非常有效地提供ESD保護(hù)，但這需要進(jìn)一步的改進(jìn)。因 此，需要繼續(xù)提供改進(jìn)的ESD箝位器電路，尤其是對(duì)于其要保護(hù)的核心電路具有減小的 寄生負(fù)載的ESD箝位器電路，在不同的條件下可以提供多個(gè)ESD觸發(fā)電壓的ESD箝位 器，和當(dāng)SC設(shè)備或者IC處于停用狀態(tài)(也就是沒(méi)有連接到它的正常電源)時(shí)可以提供更 有力保護(hù)的ESD箝位器。此外，結(jié)合附圖和本發(fā)明技術(shù)背景，本發(fā)明其他理想的特征和 特點(diǎn)可從隨后的本發(fā)明的詳細(xì)描述和所附權(quán)利要求中獲得。為了便于描述，這里假設(shè)ESD箝位器設(shè)備包含N溝道場(chǎng)效應(yīng)晶體管。但是這不 用于限制，本領(lǐng)域技術(shù)人員能夠理解通過(guò)將N和P半導(dǎo)體區(qū)域適當(dāng)互換以及施加電壓的極性的互換，P溝道設(shè)備可被利用。因此，這里描述的包括有多種場(chǎng)效應(yīng)晶體管(FET) 是為了應(yīng)用于具有對(duì)電源和信號(hào)極性的適當(dāng)更改的任一類型設(shè)備。類似地，NPN和PNP 晶體管可以被用來(lái)代替N和P溝道設(shè)備，并且對(duì)電路的操作或者調(diào)整產(chǎn)生的影響小。圖4是根據(jù)本發(fā)明的實(shí)施例的ESD箝位器41的內(nèi)部組件的簡(jiǎn)化示意圖。ESD 箝位器41取代ESD箝位器21用于普通保護(hù)電路20中，其中節(jié)點(diǎn)33被連接到I/O端子 22并且節(jié)點(diǎn)34被連接到GND端子23。ESD箝位器41與圖2的現(xiàn)有技術(shù)的ESD箝位 器31不同在于它進(jìn)一步包含分別具有源極36，36’、漏極37，37’和柵極38，38’的 晶體管35，35’。為了方便解釋，晶體管35，35’此后被稱為“控制晶體管”，可以 是單個(gè)或者多個(gè)，因?yàn)樗鼈兛梢杂脕?lái)調(diào)整或者控制觸發(fā)電壓Vtl，并且晶體管25被稱為
“ESD晶體管”，因?yàn)镋SD瞬態(tài)放電電流通過(guò)該晶體管?？刂凭w管35與電阻30并聯(lián) 連接，即從連接到電阻30的第一端和ESD晶體管25的柵極28的節(jié)點(diǎn)40到連接到電阻 30的另一端和節(jié)點(diǎn)34的節(jié)點(diǎn)42，節(jié)點(diǎn)34進(jìn)而連接到ESD晶體管25的源極26和ESD箝 位器41的GND端子23。控制晶體管35’與到電阻32并聯(lián)連接，即從連接到電阻32 的第一端和ESD晶體管25的體觸點(diǎn)29的節(jié)點(diǎn)40’到連接到電阻32的另一端和節(jié)點(diǎn)34 的節(jié)點(diǎn)42’，節(jié)點(diǎn)34進(jìn)而連接到ESD晶體管25的源極26和ESD箝位器41的GND端 子23。柵極38，38，通過(guò)柵極節(jié)點(diǎn)39，39，連接到位于偏壓電源端子46，46，的偏 壓電源Vb，Vb’。結(jié)合圖7可以更充分地解釋，改變Vb，Vb’的值能引起ESD電路 觸發(fā)電壓Vtl的改變，即Vb，Vb’的值越大Vtl的值越大。在優(yōu)選的實(shí)施例中，Vb和 Vb’從公共電源獲取并且基本上相同，但是在其他的實(shí)施例中分離的偏壓電源和/或者 不同的偏壓值可被使用。圖5是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的ESD箝位器51的內(nèi)部組件的簡(jiǎn)化示意圖。 ESD箝位器51代替ESD箝位器21用于普通保護(hù)電路20，其中節(jié)點(diǎn)33被連接到I/O端 子22并且節(jié)點(diǎn)34被連接到GND端子23。圖5中的ESD箝位器51與圖4中的ESD箝 位器41區(qū)別在于增加的RC濾波器50，50’，從而去除可能出現(xiàn)在Vb，Vb’上的或者 將節(jié)點(diǎn)39，39’連接到Vb，Vb，的引線上的任何高速瞬態(tài)。濾波器50，50’作為低 通濾波器，并且通常包含分別連接在控制晶體管35，35’的柵極節(jié)點(diǎn)39，39’和偏壓 端子46，46，之間的串聯(lián)電阻53，53，，和一個(gè)或者多個(gè)分路電容51，51，以及52， 52，，分路電容51，51，以及52，52，通過(guò)節(jié)點(diǎn)56，56，連接在節(jié)點(diǎn)54，54，以及 55，55，和公共節(jié)點(diǎn)42，42，之間，即經(jīng)由控制晶體管35，35，的節(jié)點(diǎn)39，39，和 42，42，跨接?xùn)艠O-源極端子38，36和38，，36，。R和C的期望值取決于核心電路 24(和ESD箝位器51)的操作頻率和出現(xiàn)在偏壓電源Vb，Vb’上的期望諧波或者瞬態(tài)。 當(dāng)操作頻率在大約800兆赫及其以上時(shí)，濾波器50，50’中R和C的合適的值為在大 約200《R《200k歐和0《C《2毫微法范圍之內(nèi)是有效的；在大約5k《R《40k歐和0《C《0.5毫 微法范圍之內(nèi)是合適的；優(yōu)選在大約5k^K20k歐和毫微法范圍之內(nèi)。R和C 的更大的或者更小的值也可被使用，這取決于特定電路或者設(shè)備的期望工作特性，和偏 壓電源和連接引線所暴露的瞬態(tài)。換一種表述，R和C應(yīng)該被選擇成使RC時(shí)間常數(shù)長(zhǎng) 于可能出現(xiàn)在節(jié)點(diǎn)55，55’上的預(yù)計(jì)的瞬態(tài)脈沖寬度或者周期。濾波器50被圖示成具 有兩個(gè)電容51，52，濾波器50’被圖示成具有兩個(gè)電容51’，52’，電容51，52與電 阻53被布置成“Ji”型結(jié)構(gòu)，電容51，，52’與電阻53，被布置成“ n ”型結(jié)構(gòu)。然而，在進(jìn)一步的實(shí)施例中濾波器50，50’可能省略電容51，52; 51’，52’的一個(gè)或 者其他，這樣濾波器50，50，將電容51，51，和電阻53，53，布置成“L”型結(jié)構(gòu)， 或者將電容52，52’和電阻53，53’布置成“L”型結(jié)構(gòu)。結(jié)合圖6可以更充分地說(shuō) 明。其他形式的低通濾波器也是有用的，并且包含在本發(fā)明的范圍內(nèi)。濾波器50，50’ 去除可能出現(xiàn)在偏壓電源Vb，Vb’和相關(guān)導(dǎo)體上的高速瞬態(tài)，或者當(dāng)端子46，46’被 連接到Vdd時(shí)可能出現(xiàn)在Vdd和相關(guān)導(dǎo)體上的高速瞬態(tài)。當(dāng)ESD箝位器51和電路核心 24通電時(shí)，電容51，51，和/或52，52，還協(xié)助維持控制晶體管35，35，處于ON狀 態(tài)。在優(yōu)選的實(shí)施例，濾波器50，50’以某種形式被包括在內(nèi)，并且節(jié)點(diǎn)54，54’通過(guò) 端子46，46’連接到至用于核心電路24的額定電源電壓(Vdd)總線，在這種情況下Vb = Vb’ = Vdd,這里Vdd是核心電路24的電源總線電壓。然而在其他的實(shí)施例中，不 同的偏壓源和/或不同的偏壓值仍然可以被使用。如上所述，Vb，Vb’可以從單獨(dú)的 電壓源或者公共電壓源獲得。此外，雖然單獨(dú)的濾波器50，50’如圖5所示，但其他的 結(jié)構(gòu)仍可以使用。如圖6所示，當(dāng)需要Vb = Vb’時(shí)，單個(gè)濾波器可以被連接到電壓源 Vb, Vb’并且濾波器的輸出連接到節(jié)點(diǎn)54，54’，這用于說(shuō)明并不試圖限制。圖6是根據(jù)本發(fā)明又一個(gè)實(shí)施例說(shuō)明ESD箝位器61和偏壓濾波器系統(tǒng)50”的內(nèi) 部組件和進(jìn)一步展示細(xì)節(jié)的簡(jiǎn)化示意圖。在圖4-5中假設(shè)到偏壓電源Vb，Vb’的返回 路徑是由GND提供的并且沒(méi)有明確顯示。在圖6中，這個(gè)返回路徑被示出。圖6示出 ESD箝位器61的多種濾波器501，502，503 (統(tǒng)稱50” )和DC電壓源Vb，具有能夠分 別連接到ESD箝位器61的偏壓端子46，46，和47，47，的輸出58，59。濾波器501， 502，503中的任何一個(gè)和相關(guān)的偏壓電源Vb可以結(jié)合ESD箝位器61使用，這樣濾波器 和相關(guān)的偏壓電源通過(guò)節(jié)點(diǎn)39，39’連接到控制晶體管35，35’的柵極38，38’。在 這個(gè)例子中，一個(gè)公共偏壓電源Vb和濾波器(501，502，或者503)連接到ESD箝位器 61，這樣兩個(gè)控制晶體管35，35’接收到相同的偏置電壓。這是簡(jiǎn)便的方法，但是根據(jù) 設(shè)計(jì)者的需求，在其他的實(shí)施例中控制晶體管35，35’可以分別被偏置。圖7顯示了當(dāng)在圖4-6的電路中施加到端子46，46，(和47，47，)的偏置電 壓Vb = Vb’取不同值時(shí)作為ESD電壓的函數(shù)的ESD電流的圖60，其中ESD電壓以伏 特為單位，ESD電流以安培為單位。這個(gè)測(cè)試中，連接到ESD晶體管25的柵極電阻30 大約為15千歐，連接到ESD晶體管25的體29的體電阻32大約為20千歐，ESD晶體管 25具有耗盡(drawn)通道，此耗盡通道長(zhǎng)度大約為0.13微米，寬度大約為2.7微米。如 箭頭62所示，Vtl的觀察值隨著偏置電壓Vb = Vb’的增加而增加。軌跡63代表Vtl =(Vtl-a)，對(duì)應(yīng)Vb = Vb，= Vdd = 0V，這就是說(shuō)ESD箝位器41，51，61和核心電 路24是未通電的，即它們是不作用的(OFF)。例如當(dāng)SC設(shè)備或者IC在被組裝到設(shè)備 電路板的過(guò)程中被技術(shù)人員或機(jī)器批量操作或者分別地操作，這是經(jīng)常存在的狀況。這 種情況出現(xiàn)于日常的航運(yùn)和設(shè)備制造操作期間單獨(dú)的SC設(shè)備或IC的運(yùn)輸，包裝和組裝。 在這些環(huán)境中對(duì)Vb = Vb’ = Vdd = 0的閾值電壓Vtl取最低值(Vtl-a)是有利的。當(dāng) 沒(méi)有操作電壓，即沒(méi)有Vdd施加到包含有ESD箝位器41，51或61的被保護(hù)設(shè)備或者IC 時(shí)，保證了提供最大的保護(hù)。因此，(Vtl-a)可以設(shè)置成低于SC設(shè)備或IC操作期間能 夠承受的值，因?yàn)闆](méi)有如下風(fēng)險(xiǎn)，即，ESD箝位器41，51，61可能被正常的電路操作例 如，被到達(dá)I/O端子的大的數(shù)據(jù)脈沖激活。軌跡64-66顯示了隨著Vb = Vb’的增加，ESD箝位器41，51，61的響應(yīng)。對(duì)于Vb = Vb，= 0V，(Vtl_a)正好在4V以下，對(duì) 于 Vb = Vb，= 1.5V，(Vtl-b)大約為 5V，并且對(duì)于 Vb = Vb，= 3.0V，(Vtl-c)大 約為6.3V，對(duì)于Vb = Vb，= 5V，(Vtl-d)大約為7.5V。雖然測(cè)試電路被設(shè)計(jì)成在相 對(duì)低的電壓下操作，如圖6所示，但本發(fā)明不限于此電壓范圍，通過(guò)調(diào)整電阻30，32和 偏置電壓Vb，Vb’，任何需要的Vtl的值或者范圍可以被提供，前提是偏置電壓不可以 超過(guò)控制晶體管35，35’的柵極38，38’的擊穿電壓。通過(guò)將圖4_6所示類型的電路 級(jí)聯(lián)能夠獲得更高的Vtl的值和范圍，例如圖9-10所示。圖8顯示了作為時(shí)間的函數(shù)的瞬態(tài)泄漏電流的曲線圖67，其中電流以毫安為單 位，時(shí)間以微秒為單位，此圖顯示了不同ESD箝位器對(duì)短數(shù)據(jù)脈沖的電流響應(yīng)。沒(méi)有 ESD瞬態(tài)出現(xiàn)。這模擬正常的電路操作，顯示了當(dāng)信號(hào)出現(xiàn)在I/O管腳上時(shí)，正常的操 作期間會(huì)產(chǎn)生不需要的負(fù)荷，和顯示了當(dāng)沒(méi)有ESD瞬態(tài)出現(xiàn)時(shí)在正常的電路操作期間， 現(xiàn)有技術(shù)ESD箝位器31會(huì)產(chǎn)生過(guò)度的能量消耗。它也顯示了通過(guò)使用ESD箝位器41， 51，61，可以避免產(chǎn)生不需要的電路負(fù)荷和過(guò)度的能量消耗。當(dāng)沒(méi)有ESD瞬態(tài)出現(xiàn)時(shí)在 正常電路操作期間，任何流過(guò)ESD箝位器的電流是浪費(fèi)能量的，這是對(duì)晶片或者IC的不 必要的焦耳熱量消耗和電源負(fù)荷的不利，對(duì)電路操作無(wú)益。為了確保在具有和不具有控 制晶體管35，35’的情況下利用相同的ESD晶體管進(jìn)行比較測(cè)試，通過(guò)使圖4-6中ESD 箝位器41，51，61的控制晶體管35，35’失效來(lái)模擬現(xiàn)有技術(shù)ESD箝位器31的操作。 軌跡68顯示了當(dāng)Vb，Vb’ =0時(shí)通過(guò)圖4-6的ESD箝位器的瞬態(tài)泄露電流，這樣控制 晶體管35，35’截止。當(dāng)控制晶體管35，35’截止時(shí)，在正常電路操作期間這些ESD 箝位器電氣特性等效于現(xiàn)有技術(shù)ESD箝位器31。當(dāng)控制晶體管35，35’截止時(shí)，在核 心電路24的正常操作期間這些電路的ESD晶體管25與圖2中現(xiàn)有技術(shù)ESD箝位器31 的ESD晶體管25表現(xiàn)相同，并有相同的寄生漏電。在這個(gè)測(cè)試中，核心電路24被加電 (例如，核心電路24的Vdd是ON狀態(tài))而Vb，Vb，=0，這樣控制晶體管35，35’ 有效地從ESD箝位器電路中去除。在軌跡68中可得出，當(dāng)配置成根據(jù)現(xiàn)有技術(shù)類型的 ESD箝位器31時(shí)，施加在I/O端子22的一個(gè)或者其他端子的到達(dá)數(shù)據(jù)脈沖會(huì)引起流過(guò) ESD晶體管25的相對(duì)長(zhǎng)的持續(xù)電流瞬態(tài)。此電流脈沖具有高于52毫安的峰值，大約20 毫安的平均值，需要大約20微秒來(lái)衰減。當(dāng)與圖2的ESD箝位器31電氣等效的現(xiàn)有技 術(shù)類型ESD箝位器用于ESD保護(hù)時(shí)，在核心電路24的正常操作期間，這顯著地增加了芯 片或者晶片的功率消耗。軌跡69顯示了對(duì)同一個(gè)ESD晶體管的瞬態(tài)泄露電流，但是通 過(guò)連接Vb，Vb’到Vdd，使得控制晶體管35，35’導(dǎo)通。在這些條件下，使用相同的 ESD晶體管25，流過(guò)ESD箝位器41，51，61的峰值泄露電流大約為9_10毫安，但是在 小于大約0.5微秒內(nèi)衰減至接近于0毫安的靜態(tài)值，平均值大約為0.1毫安。瞬態(tài)終止的 持續(xù)時(shí)間以大約20/0.5 = 40的因數(shù)減少，平均瞬態(tài)泄露電流以大約20/0.1 = 200的因數(shù) 減少。相比較于圖2的現(xiàn)有技術(shù)ESD箝位器31，通過(guò)圖4-6中改進(jìn)的ESD箝位器41， 51，61，在性能上這些是非常顯著的提高。圖9-10是示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例，采用圖4-6的ESD箝位器41，51， 61的級(jí)聯(lián)配置實(shí)施的更高電壓的ESD箝位器71，81的內(nèi)部組件的簡(jiǎn)化示意圖。為便于 描述，假設(shè)級(jí)聯(lián)ESD箝位器71，81包括兩個(gè)串聯(lián)配置的ESD箝位器41，即串聯(lián)連接下 ESD箝位器41-1和上ESD箝位器41-2，但是不局限于此，ESD箝位器51，61也可以被使用。相同的參考數(shù)字被用于圖9-10中的ESD箝位器41-1和41-2 (也可以用于圖11 中的ESD箝位器41-1’)中的相類似的元件，但是這僅為了描述方便并不打算限制或者 暗示ESD箝位器41-1，41-2(和41-1，)中的內(nèi)部相似元件(例如元件25-29，30-34， 35-42，35’ -42’等)是相同的。在一些實(shí)施例中，層疊或者級(jí)聯(lián)具有基本上相同的內(nèi) 部相似元件的ESD箝位器是方便的，在另一些實(shí)施例中，層疊或者級(jí)聯(lián)的ESD箝位器的 各種內(nèi)部相似元件盡管表現(xiàn)相似的功能，但是根據(jù)設(shè)計(jì)者的需求可以在尺寸，形狀，布 置或者其他特性上不同。參考圖9的級(jí)聯(lián)ESD箝位器71，下ESD箝位器41-1的節(jié)點(diǎn)34 連接到GND端子23，上ESD箝位器41-2的節(jié)點(diǎn)33連接到I/O端子22，下和上ESD箝 位器41-1和41-2的中間節(jié)點(diǎn)33，34結(jié)合在一起，即下ESD箝位器41_1的節(jié)點(diǎn)33連接 到上ESD箝位器41-2的節(jié)點(diǎn)34。將兩個(gè)級(jí)聯(lián)ESD箝位器形成ESD箝位器71的效果是 提供更高的Vtl值，這個(gè)值大約為單獨(dú)的ESD箝位器41-1和41-2的Vtl的值的和。下 和上ESD箝位器級(jí)41-1和41-2的柵極節(jié)點(diǎn)39，39，通過(guò)下ESD箝位器級(jí)41_1的端子 461，46-1，和上ESD箝位器級(jí)41-2的端子46-2，46_2，連接到適當(dāng)?shù)钠珘弘娫?。可?使用這里描述的任何偏壓布置，但是這并不意味著限定，根據(jù)ESD箝位器設(shè)計(jì)者的期望 和期望特性可以使用其他偏壓布置。例如，并且不意味著限定，獨(dú)立的偏壓電源Vbl， Vbl，Vb2, Vb2'可以被提供至下和上連接級(jí)的節(jié)點(diǎn)39，39，和34之間?？蛇x擇地， 并不意味著限定，偏壓端子46-1，46-1’可以結(jié)合并連接到任何電源和圖6所示的濾波 器配置50”，端46-2，46-2，可以結(jié)合并連接到任何電源和圖6所示的濾波器配置50” 或其他可提供更高電壓的偏壓電源，例如電荷泵或者其他升壓配置。相對(duì)于下級(jí)和上級(jí) ESD箝位器級(jí)41-1，41-2的公共節(jié)點(diǎn)34，可以使用任何合適的使柵極節(jié)點(diǎn)39，39’偏 壓的方法。應(yīng)用到控制晶體管35，35’的柵極端的偏置電壓的唯一限制是不要超過(guò)晶體 管35，35’的柵極電介質(zhì)的擊穿電壓，牢記Vtl隨著控制晶體管35，35’的柵極電壓的 增加而增加?，F(xiàn)在參考圖10的級(jí)聯(lián)ESD箝位器81，ESD箝位器41_1的節(jié)點(diǎn)34連接到GND 端子23，ESD箝位器41-2的節(jié)點(diǎn)33連接到I/O端子22，中間節(jié)點(diǎn)33，34通過(guò)節(jié)點(diǎn)82 連接在一起，即ESD箝位器41-1的節(jié)點(diǎn)33通過(guò)節(jié)點(diǎn)82連接到ESD箝位器41-2的節(jié)點(diǎn) 34。將兩個(gè)級(jí)聯(lián)ESD箝位器形成ESD箝位器81的作用是提供更高的Vtl值，這個(gè)值大 約為單獨(dú)的ESD箝位器41-1和41-2的Vtl的值的和。ESD箝位器81也舉例說(shuō)明了一 個(gè)單獨(dú)的偏壓電源用于使ESD箝位器41-1和41-2兩者的控制晶體管35，35’偏壓的情 形，但不打算限制，在其他實(shí)施例中，也可以使用這里描述的多種偏壓布置的任一個(gè)以 及其他偏壓布置。在級(jí)聯(lián)ESD箝位器81的例子中，ESD箝位器級(jí)41-1和41_2兩者的 柵極節(jié)點(diǎn)39，39’連接到公共偏壓輸入端子46，該輸入端子能夠連接到圖6所示的濾波 器布置50”和偏壓電源中任何一個(gè)的端子58。同樣地，ESD箝位器級(jí)41-1和41-2的 參考節(jié)點(diǎn)34連接到偏壓返回端子47，該端子能夠連接到圖6所示的濾波器布置50”和偏 壓電源中任何一個(gè)的端子59。在正常電路操作(沒(méi)有ESD瞬態(tài)出現(xiàn))期間，節(jié)點(diǎn)82是 浮置的，因?yàn)镋SD晶體管25是OFF狀態(tài)。因此，這需要提供電阻83，其將上ESD箝 位器級(jí)41-2的節(jié)點(diǎn)34連接到偏壓返回端子47，這樣出現(xiàn)在上ESD箝位器級(jí)41_2的柵極 節(jié)點(diǎn)39，39’的偏置電壓就被確定了。圖11是示出根據(jù)本發(fā)明另一個(gè)實(shí)施例的雙向ESD箝位器91的內(nèi)部組件的簡(jiǎn)化的示意圖。雙向ESD箝位器91包含串聯(lián)連接的ESD箝位器級(jí)41-1，和41_2，分別 類似于圖4中ESD箝位器41，但是也可以使用箝位器51，61。雙向ESD箝位器91與圖 9-10的級(jí)聯(lián)ESD箝位器71，81的不同點(diǎn)在于，下ESD箝位器41-1，相對(duì)于圖9_10的 箝位器級(jí)41-1被翻轉(zhuǎn)過(guò)來(lái)或者旋轉(zhuǎn)180度并且增加了旁路二極管。在雙向ESD箝位器 91中，下ESD箝位器級(jí)41-1，的節(jié)點(diǎn)33連接到GND端子23，下ESD箝位器級(jí)41_1， 的節(jié)點(diǎn)34通過(guò)節(jié)點(diǎn)92連接到上ESD箝位器41-2的節(jié)點(diǎn)34，上ESD箝位器級(jí)41_2的 節(jié)點(diǎn)33連接到I/O端子22。旁路二極管94從節(jié)點(diǎn)34 (通過(guò)節(jié)點(diǎn)92)連接到上ESD箝 位器級(jí)41-2的節(jié)點(diǎn)33，旁路二極管95從節(jié)點(diǎn)34 (通過(guò)節(jié)點(diǎn)92)連接到下ESD箝位器級(jí) 41-1’的節(jié)點(diǎn)33。旁路二極管94，95的功能是根據(jù)到達(dá)的ESD瞬態(tài)的極性來(lái)旁路繞過(guò) 與其相關(guān)的ESD箝位器級(jí)。例如，如果正ESD瞬態(tài)到達(dá)I/O端子22 (和/或如果負(fù)瞬 態(tài)到達(dá)GND端子23)，那么上ESD箝位器級(jí)41-2工作在正常的方式，下ESD箝位器級(jí) 41-1’被二極管95旁路。相反地，如果負(fù)ESD瞬態(tài)到達(dá)I/O端子22(正瞬態(tài)在GND端 子23)，那么下ESD箝位器級(jí)41-1，工作在正常的方式，上ESD箝位器級(jí)41-2被二極 管94旁路。以這種方式提供雙向ESD保護(hù)。 根據(jù)第一個(gè)實(shí)施例，提供了一種包括有靜電放電(ESD)箝位器(41，51，61， 71，81，91)的電子設(shè)備，該靜電放電箝位器連接在包括在電子設(shè)備內(nèi)的被保護(hù)的半導(dǎo)體 設(shè)備或者集成電路(24)的第一(22)和第二(23)端子之間，包含具有源極(26)，漏極 (27)，柵極(28)和體(29)的第一 ESD晶體管(25)，其中第一 ESD晶體管的源極(26) 連接到第二端子(23)并且第一 ESD晶體管的漏極(27)連接到第一端子(22)，連接在第 一 ESD晶體管(25)的柵極(28)和源極(26)之間的第一電阻(30)，連接在第一 ESD晶 體管(25)的體(29)和源極(26)之間的第二電阻(32)，以及具有源極(36，36’)，漏極 (37，37’)和柵極(38，38’)的第一和第二控制晶體管(35，35’)，其中第一控制晶 體管(35)的源極(36)和漏極(37)與第一電阻(30)并聯(lián)連接并且第一控制晶體管(35) 的柵極(38)用來(lái)連接到第一偏置電壓，第二控制晶體管(35’ )的源極(36’ )和漏極 (37’ )與第二電阻(32)并聯(lián)連接并且第二控制晶體管(35’ )的柵極(38’ )用來(lái)連接到 第二偏置電壓。根據(jù)另一個(gè)實(shí)施例，電子設(shè)備進(jìn)一步包含具有源極(26)，漏極(27)， 柵極(28)和體(29)的第二 ESD晶體管(25)，其中第二 ESD晶體管(25)的源極和漏極 串聯(lián)地連接在第一 ESD晶體管(25)的源極(26)和第二端子(23)之間，連接在第二 ESD 晶體管(25)的柵極(28)和源極(26)之間的第三電阻(30)，連接在第二ESD晶體管(25) 的體(29)和源極(26)之間的第四電阻(32)，具有源極(36，36’)，漏極(37，37’ ) 和柵極(38，38’ )的第三(35)和第四(35’ )控制晶體管，其中第三控制晶體管的源極 (36)和漏極(37)與第三電阻并聯(lián)連接并且第三控制晶體管(35)的柵極用于連接到第三偏 置電壓，第四控制晶體管(35’ )的源極(36’ )和漏極(37’ )與第四電阻并聯(lián)連接并且 第四控制晶體管(35’ )的柵極(38’ )用于連接到第四偏置電壓。根據(jù)又一個(gè)實(shí)施例， 第二 ESD晶體管(25)的漏極(27)連接到第一 ESD晶體管(25)的源極(26)。根據(jù)又一 個(gè)實(shí)施例，第二ESD晶體管(25)的源極(26)連接到第一ESD晶體管(25)的源極(26)。 根據(jù)又一個(gè)實(shí)施例，第一和第二偏置電壓從Vdd獲得，這里Vdd是被保護(hù)半導(dǎo)體設(shè)備或 者集成電路的主電源干線電壓。根據(jù)又一個(gè)實(shí)施例，電子設(shè)備進(jìn)一步包含在第一和第二 偏置電壓源與第一和第二控制晶體管(35，35’ )的柵極(38，38’ )之間一個(gè)或多個(gè)低通濾波器(501，502，503)。根據(jù)又一個(gè)實(shí)施例，第一和第二偏置電壓從公共電源獲得， 單個(gè)低通濾波器(501，502，503)設(shè)置在公共電源與第一(35)和第二(35’ )控制晶體 管的柵極(38，38’ )之間。根據(jù)另一個(gè)實(shí)施例，一個(gè)或多個(gè)低通濾波器(501，502，和 503)基本上使低于800MHz的信號(hào)通過(guò)，并且基本上衰減高于800MHz的信號(hào)。根據(jù)另 一個(gè)實(shí)施例，一個(gè)或多個(gè)低通濾波器(501)包含具有跨接濾波器(501)的輸入的第一和 第二端子的第一電容(52)，具有跨接濾波器(501)的輸出(58，59)的第一和第二端子的 第二電容(51)，連接在第一(52)和第二(51)電容的第一端子的另一個(gè)電阻(53)。根據(jù) 另一個(gè)實(shí)施例，一個(gè)或多個(gè)各自具有輸入端子、輸出端子和濾波器的低通濾波器(502， 503)包含具有第一和第二端子(55，57; 54，56)的電容(52，51)，這里電容的第一 或第二端子(55，57 ； 54，56)之一(55，54)連接到輸入或輸出(58)端子之一，另一個(gè) 電阻(53)，連接電容(52，51)的第一或第二端子(55，57； 54，56)的另一個(gè)(54，55) 到濾波器的輸入或輸出(58)端子的另一個(gè)。根據(jù)另一個(gè)實(shí)施例，第一偏置電壓應(yīng)小于第 一控制晶體管(35)的柵極擊穿電壓，第二偏置電壓應(yīng)小于第二控制晶體管(35’ )的柵極 擊穿電壓。 根據(jù)第二個(gè)實(shí)施例，提供了一種在其中具有級(jí)聯(lián)靜電放電(ESD)箝位器(71， 81，91)的電子組件，該級(jí)聯(lián)靜電放電箝位器連接在包括在電子組件內(nèi)的被保護(hù)的半導(dǎo)體 設(shè)備或者集成電路(24)的第一(22)和第二(23)端子之間，該電子組件包含至少第一 (41-1，41-1’)和第二(41-2)串聯(lián)連接的ESD箝位器級(jí)，每個(gè)ESD箝位器級(jí)(41-1， 41-1，； 41-2)包含:具有源極(26)，漏極(27)，柵極(28)和體(29)觸點(diǎn)的ESD晶體管 (25)，連接在ESD晶體管(25)的柵極(28)和源極(26)觸點(diǎn)之間的第一電阻(30)，連接 在ESD晶體管(25)的體(29)和源極(26)觸點(diǎn)之間的第二電阻(32)，具有源極(36)，漏 極(37)和柵極(38)觸點(diǎn)的第一控制晶體管(35)，這里第一控制晶體管(35)的源極(36) 和漏極(37)觸點(diǎn)跨第一電阻(30)而被連接并且第一控制晶體管(35)的柵極(38)觸點(diǎn)用 來(lái)連接到第一偏置電壓，具有源極(36’)，漏極(37’)和柵極(38’)觸點(diǎn)的第二控制 晶體管(35’)，這里第二控制晶體管(35’)的源極(36’)和漏極(37’)觸點(diǎn)跨第二 電阻(32)而被連接并且第二控制晶體管(35’ )的柵極(38’ )觸點(diǎn)用來(lái)連接到第二偏置 電壓，這里第一 ESD箝位器級(jí)(41-1，41-1’ )的ESD晶體管(25)的源極(26，34)或 漏極(27，33)觸點(diǎn)連接到第二端子(23)，第二 ESD箝位器級(jí)(41-2)的ESD晶體管(25) 的漏極(27，33)觸點(diǎn)連接到第一端子(22)，第一 ESD箝位器級(jí)(41_1，41-1')的ESD 晶體管(25)的漏極(27，33)或源極(26，34)觸點(diǎn)連接到第二 ESD箝位器級(jí)(41_2)的 ESD晶體管(25)的源極(26，34)觸點(diǎn)。根據(jù)另一個(gè)實(shí)施例，第一ESD箝位器級(jí)(41_1， 41-1’ )的控制晶體管(35，35’ )的柵極(38，38’ )觸點(diǎn)連接在一起并用來(lái)連接到第 一偏置電壓，第二 ESD箝位器級(jí)(41-2)的控制晶體管(35，35’ )的柵極(38，36’ ) 觸點(diǎn)連接在一起并用來(lái)連接到第二偏置電壓。根據(jù)另一個(gè)實(shí)施例，第一和第二偏置電壓 是不同的。根據(jù)另一個(gè)實(shí)施例，第一和第二偏置電壓是基本上相同的。根據(jù)另一個(gè)實(shí)施 例，第一和第二偏置電壓從第一和第二偏壓電源連接(58，59)獲得，這里第一(41-1， 41-1’)和第二(41-2) ESD箝位器級(jí)的控制晶體管(35，35’)的柵極(38，38’)用來(lái) 連接到第一偏壓電源連接(58)，并且級(jí)聯(lián)ESD箝位器(71，81，91)進(jìn)一步包含另一個(gè)電 阻(83)，該電阻的第一端連接到第一 ESD箝位器級(jí)(41-1，41-1’)的ESD晶體管(25)的漏極(27，33)或源極(26，34)和第二 ESD箝位器級(jí)(41_2)的ESD晶體管(25)的源 極(25，34)，第二端用來(lái)連接到第二偏壓電源連接(59)。根據(jù)第三個(gè)實(shí)施例，提供了一種在其中具有雙向靜電放電(ESD)箝位器(91) 的電子裝置，該雙向靜電放電箝位器連接在包括在裝置內(nèi)的被保護(hù)的半導(dǎo)體設(shè)備或者集 成電路(24)的第一(22)和第二(23)端子之間，電子裝置包含第一和第二串聯(lián)連接的 ESD箝位器級(jí)(41-1，，41-2)，每個(gè)ESD箝位器級(jí)(41-1，，41_2)包含具有由源極 (26)，漏極(27)，柵極(28)和體(29)的ESD晶體管(25)，連接在ESD晶體管(25)的柵 極(28)和源極(26)之間的第一電阻(30)，連接在ESD晶體管(25)的體(29)和源極(26) 之間的第二電阻(32)，具有源極(36)，漏極(37)和柵極(38)的第一控制晶體管(35)， 這里第一控制晶體管(35)的源極(36)和漏極(37)跨第一電阻(30)而被連接并且第一控 制晶體管(35)的柵極(38)用來(lái)連接到第一偏置電壓，具有源極(36’)，漏極(37’ ) 和柵極(38’)的第二控制晶體管(35’)，這里第二控制晶體管(35’)的源極(36’ ) 和漏極(37’ )跨第二電阻(32)而被連接并且第二控制晶體管(35’ )的柵極(38’ )用 來(lái)連接到第二偏置電壓，連接在第一 ESD箝位器級(jí)(41-1’ )的ESD晶體管(25)的源 極(26)和漏極(27)之間的第一旁路二極管(95)，連接在第二 ESD箝位器級(jí)(41_2)的 ESD晶體管(25)的源極(26)和漏極(27)之間的第二旁路二極管(94)，這里第一 ESD箝 位器級(jí)(41-1’ )的ESD晶體管(25)的漏極(27)連接到第二端子(23)，第二 ESD箝位 器級(jí)(41-2)的ESD晶體管(25)的漏極(27)連接到第一端子(22)，第一(41_1’ )和第 二(41-2)ESD箝位器級(jí)的ESD晶體管(25，25)的源極(26，26)連接在一起。根據(jù)另 一個(gè)實(shí)施例，連接在第一 ESD箝位器級(jí)(41-1’ )的ESD晶體管(25)的源極(26)和漏 極(27)之間的第一旁路二極管(95)是定向的，這樣當(dāng)?shù)竭_(dá)第一端子(22)的ESD瞬態(tài)相 對(duì)于第二端子(23)是正的時(shí)，第一旁路二極管(95)導(dǎo)通，因此使由ESD瞬態(tài)產(chǎn)生的電 流主要流過(guò)第一二極管(95)并且基本上旁路繞過(guò)第一 ESD箝位器級(jí)(41-1’ )的ESD晶 體管(25)，并且這里連接在第二 ESD箝位器級(jí)(41-2)的ESD晶體管(25)的源極(26) 和漏極(27)之間的第二旁路二極管(94)是定向的，這樣當(dāng)?shù)竭_(dá)第一端子(22)的ESD瞬 態(tài)相對(duì)于第二端子(23)是負(fù)的時(shí)，第二旁路二極管(94)導(dǎo)通，因此使由ESD瞬態(tài)產(chǎn)生 的電流主要流過(guò)第二二極管(94)并且基本上旁路繞過(guò)第二 ESD箝位器級(jí)(41-2)的ESD 晶體管(25)。根據(jù)另一個(gè)實(shí)施例，本裝置進(jìn)一步包含一個(gè)或者多個(gè)低通濾波器(501， 502，503)，該低通濾波器用于串聯(lián)連接在第一和第二偏置電壓中的一個(gè)或兩個(gè)與控制晶 體管(35，35’ )的柵極(38，38’ )之間。根據(jù)另一個(gè)實(shí)施例，一個(gè)或多個(gè)低通濾波器 (501，502，503)中的至少一些包含串聯(lián)電阻(53)和一個(gè)或多個(gè)分路電容(52，51)。盡管在本發(fā)明之前的詳細(xì)記載中已經(jīng)描述了至少一個(gè)實(shí)施例，但是仍然可以理 解本發(fā)明還具有很多變形。應(yīng)當(dāng)理解，一個(gè)示例性實(shí)施例或多個(gè)示例性實(shí)施例僅是實(shí) 例，并不用于以任何形式限定本發(fā)明的范圍、使用或結(jié)構(gòu)。另外，之前的詳細(xì)記載為本 領(lǐng)域技術(shù)人員提供了用于實(shí)施本發(fā)明的示例性實(shí)施例的便捷的途徑，應(yīng)當(dāng)理解，在示例 性實(shí)施例中描述的元件的功能和布置可以進(jìn)行很多變化，其并沒(méi)有脫離本發(fā)明的權(quán)利要 求及其等效所限定的范圍。
權(quán)利要求
1.一種包括有靜電放電(ESD)箝位器的電子設(shè)備，所述箝位器連接在被包括于所述 電子設(shè)備中的被保護(hù)的半導(dǎo)體設(shè)備或集成電路的第一和第二端子之間，所述電子設(shè)備包 括具有源極、漏極、柵極和體的第一 ESD晶體管，其中所述第一 ESD晶體管的所述源 極連接到所述第二端子并且所述第一 ESD晶體管的所述漏極連接到所述第一端子； 連接在所述第一 ESD晶體管的所述柵極和所述源極之間的第一電阻； 連接在所述第一 ESD晶體管的所述體和所述源極之間的第二電阻；和 具有源極、漏極和柵極的第一和第二控制晶體管，其中所述第一控制晶體管的所述 源極和所述漏極與所述第一電阻并聯(lián)連接并且所述第一控制晶體管的所述柵極用來(lái)連接 到第一偏置電壓，并且所述第二控制晶體管的所述源極和所述漏極與所述第二電阻并聯(lián) 連接并且所述第二控制晶體管的所述柵極用來(lái)連接到第二偏置電壓。
2.根據(jù)權(quán)利要求1的電子設(shè)備，進(jìn)一步包括具有源極、漏極、柵極和體的第二 ESD晶體管，其中所述第二 ESD晶體管的所述源 極和所述漏極串聯(lián)連接在所述第一 ESD晶體管的所述源極和所述第二端子之間； 連接在所述第二 ESD晶體管的所述柵極和所述源極之間的第三電阻； 連接在所述第二 ESD晶體管的所述體和所述源極之間的第四電阻； 具有源極、漏極和柵極的第三和第四控制晶體管，其中所述第三控制晶體管的所述 源極和所述漏極與所述第三電阻并聯(lián)連接并且所述第三控制晶體管的所述柵極用來(lái)連接 到第三偏置電壓，所述第四控制晶體管的所述源極和所述漏極與所述第四電阻并聯(lián)連接 并且所述第四控制晶體管的所述柵極用來(lái)連接到第四偏置電壓。
3.根據(jù)權(quán)利要求2的電子設(shè)備，其中所述第二ESD晶體管的所述漏極連接到所述第 一 ESD晶體管的所述源極。
4.根據(jù)權(quán)利要求2的電子設(shè)備，其中所述第二ESD晶體管的所述源極連接到所述第 一 ESD晶體管的所述源極。
5.根據(jù)權(quán)利要求1的電子設(shè)備，其中所述第一和所述第二偏置電壓由Vdd獲得，其中 Vdd是所述被保護(hù)的半導(dǎo)體設(shè)備或集成電路的主電源干線電壓。
6.根據(jù)權(quán)利要求1的電子設(shè)備，進(jìn)一步包括位于所述第一和第二偏置電壓的電源與所 述第一和第二控制晶體管的所述柵極之間的一個(gè)或多個(gè)低通濾波器。
7.根據(jù)權(quán)利要求6的電子設(shè)備，其中所述第一和第二偏置電壓由公共電源獲得，并且 在所述公共電源與所述第一和第二控制晶體管的所述柵極之間提供單個(gè)低通濾波器。
8.根據(jù)權(quán)利要求6的電子設(shè)備，其中所述一個(gè)或多個(gè)低通濾波器基本上使頻率低于大 約800兆赫的信號(hào)通過(guò)，并且基本上衰減高于大約800兆赫的信號(hào)。
9.根據(jù)權(quán)利要求6的電子設(shè)備，其中所述一個(gè)或多個(gè)低通濾波器包括 具有跨接所述濾波器的輸入的第一和第二端子的第一電容；具有跨接所述濾波器的輸出的第一和第二端子的第二電容； 連接所述第一和第二電容的所述第一端子的另一個(gè)電阻。
10.根據(jù)權(quán)利要求6的電子設(shè)備，其中所述一個(gè)或多個(gè)低通濾波器每一個(gè)均具有輸入 端子和輸出端子，并且所述濾波器包括具有第一和第二端子的電容，其中所述電容的所述第一或第二端子中的一個(gè)連接到所述濾波器的所述輸入或輸出端子中的一個(gè)；和另一個(gè)電阻，所述另一個(gè)電阻將所述電容的所述第一或第二端子中的另一個(gè)連接到 所述濾波器的所述輸入或輸出端子中的另一個(gè)。
11.根據(jù)權(quán)利要求1的電子設(shè)備，其中所述第一偏置電壓低于所述第一控制晶體管的 柵極擊穿電壓，所述第二偏置電壓低于所述第二控制晶體管的柵極擊穿電壓。
12.—種在其中具有級(jí)聯(lián)的靜電放電(ESD)箝位器的電子組件，所述箝位器連接在被 包括于所述電子組件中的被保護(hù)的半導(dǎo)體設(shè)備或集成電路的第一和第二端子之間，所述 電子組件包括至少第一和第二串聯(lián)連接的ESD箝位器級(jí)，每個(gè)ESD箝位器級(jí)包括 具有源極、漏極、柵極和體觸點(diǎn)的ESD晶體管；連接在所述ESD晶體管的所述柵極觸點(diǎn)和所述源極觸點(diǎn)之間的第一電阻； 連接在所述ESD晶體管的所述體觸點(diǎn)和所述源極觸點(diǎn)之間的第二電阻； 具有源極、漏極和柵極觸點(diǎn)的第一控制晶體管，其中所述第一控制晶體管的所述源 極觸點(diǎn)和所述漏極觸點(diǎn)跨所述第一電阻而連接，所述第一控制晶體管的所述柵極觸點(diǎn)用 來(lái)連接到第一偏置電壓；具有源極、漏極和柵極觸點(diǎn)的第二控制晶體管，其中所述第二控制晶體管的所述源 極觸點(diǎn)和所述漏極觸點(diǎn)跨所述第二電阻而連接，所述第二控制晶體管的所述柵極觸點(diǎn)用 來(lái)連接到第二偏置電壓；并且其中，所述第一 ESD箝位器級(jí)的所述ESD晶體管的所述源極觸點(diǎn)或所述漏極觸點(diǎn)連 接到所述第二端子，所述第二 ESD箝位器級(jí)的所述ESD晶體管的所述漏極觸點(diǎn)連接到所 述第一端子，所述第一 ESD箝位器級(jí)的所述ESD晶體管的所述漏極觸點(diǎn)或所述源極觸點(diǎn) 連接到所述第二 ESD箝位器級(jí)的所述ESD晶體管的所述源極觸點(diǎn)。
13.根據(jù)權(quán)利要求12的電子組件，其中所述第一ESD箝位器級(jí)的所述控制晶體管的 所述柵極觸點(diǎn)連接在一起，并用來(lái)連接到第一偏置電壓，所述第二 ESD箝位器級(jí)的所述 控制晶體管的所述柵極觸點(diǎn)連接在一起，并用來(lái)連接到第二偏置電壓。
14.根據(jù)權(quán)利要求13的電子組件，其中所述第一和第二偏置電壓是不同的。
15.根據(jù)權(quán)利要求13的電子組件，其中所述第一和第二偏置電壓基本上相同。
16.根據(jù)權(quán)利要求12的電子組件，其中所述第一和第二偏置電壓從第一和第二偏壓電 源連接獲得，并且其中所述第一和第二 ESD箝位器級(jí)的所述控制晶體管的所述柵極用來(lái) 連接到所述第一偏壓電源連接，所述級(jí)聯(lián)的ESD箝位器進(jìn)一步包括另一個(gè)電阻，所述另 一個(gè)電阻具有連接到所述第一 ESD箝位器級(jí)的所述ESD晶體管的所述漏極或所述源極和 所述第二 ESD箝位器級(jí)的所述ESD晶體管的所述源極的第一端，以及用來(lái)連接到所述第 二偏壓電源連接的第二端。
17.—種在其中具有雙向靜電放電(ESD)箝位器的電子裝置，所述箝位器連接在所述 裝置中的被保護(hù)的半導(dǎo)體設(shè)備或集成電路的第一和第二端子之間，所述電子裝置包括第一和第二串聯(lián)連接的ESD箝位器級(jí)，每個(gè)ESD箝位器級(jí)包括 具有源極、漏極、柵極和體的ESD晶體管； 連接在所述ESD晶體管的所述柵極和所述源極之間的第一電阻； 連接在所述ESD晶體管的所述體和所述源極之間的第二電阻；具有源極、漏極和柵極的第一控制晶體管，其中所述第一控制晶體管的所述源極和 所述漏極跨所述第一電阻而連接，所述第一控制晶體管的所述柵極用來(lái)連接到第一偏置 電壓；具有源極、漏極和柵極的第二控制晶體管，其中所述第二控制晶體管的所述源極和 所述漏極跨所述第二電阻而連接，所述第二控制晶體管的柵極觸點(diǎn)用來(lái)連接到第二偏置 電壓；連接在所述第一 ESD箝位器級(jí)的所述ESD晶體管的所述源極和所述漏極之間的第一旁路二極管；連接在所述第二 ESD箝位器級(jí)的所述ESD晶體管的所述源極和所述漏極之間的第二旁路二極管；其中，所述第一 ESD箝位器級(jí)的所述ESD晶體管的所述漏極連接到所述第二端子， 所述第二 ESD箝位器級(jí)的所述ESD晶體管的所述漏極連接到所述第一端子，所述第一和 第二 ESD箝位器級(jí)的所述ESD晶體管的所述源極連接在一起。
18.根據(jù)權(quán)利要求17的電子裝置，其中連接在所述第一ESD箝位器級(jí)的所述ESD晶 體管的所述源極和所述漏極之間的所述第一旁路二極管是定向的，這樣當(dāng)?shù)竭_(dá)所述第一 端子的ESD瞬態(tài)相對(duì)于所述第二端子為正時(shí)，所述第一旁路二極管導(dǎo)通，由此使得由所 述ESD瞬態(tài)引起的電流主要流動(dòng)通過(guò)所述第一二極管并基本上旁路繞過(guò)所述第一 ESD箝 位器級(jí)的所述ESD晶體管，并且其中連接在所述第二ESD箝位器級(jí)的所述ESD晶體管的 所述源極和所述漏極之間的所述第二旁路二極管是定向的，這樣當(dāng)?shù)竭_(dá)所述第一端子的 ESD瞬態(tài)相對(duì)于所述第二端子為負(fù)時(shí)，所述第二旁路二極管導(dǎo)通，由此使得由所述ESD 瞬態(tài)引起的電流主要流動(dòng)通過(guò)所述第二二極管并基本上旁路繞過(guò)所述第二 ESD箝位器級(jí) 的所述ESD晶體管。
19.根據(jù)權(quán)利要求17的電子裝置，進(jìn)一步包括一個(gè)或多個(gè)低通濾波器，所述一個(gè)或多 個(gè)低通濾波器用來(lái)串聯(lián)連接在所述第一和第二偏置電壓中的一個(gè)或兩個(gè)與所述控制晶體 管的所述柵極之間。
20.根據(jù)權(quán)利要求19的電子裝置，其中所述一個(gè)或多個(gè)低通濾波器中的至少一些包括 串聯(lián)電阻和一個(gè)或多個(gè)分路電容。
全文摘要
本發(fā)明涉及一種靜電放電(ESD)箝位器(41，51，61，71，81，91)，其跨接在被保護(hù)的半導(dǎo)體SC設(shè)備或IC(24)的輸入-輸出(I/O)端子(22)和公共(GND)(23)端子之間，包括具有源極-漏極(26，27)的ESD晶體管(ESDT)(25)，其連接在GND(23)和I/O(22)之間，連接在柵極(28)和源極(26)之間的第一電阻(30)，以及連接在ESDT體(29)和源極(26)之間的第二電阻(32)。與電阻(30，32)并聯(lián)的是控制晶體管(35，35’)，其柵極(38，38’)連接到一個(gè)或多個(gè)偏壓電源Vb，Vb’。設(shè)備或IC(24)的主電源干線(Vdd)為用于Vb，Vb’的便利電壓源。當(dāng)在運(yùn)輸、操作、設(shè)備組裝等期間Vdd關(guān)斷時(shí)，ESD觸發(fā)電壓Vt1為低，從而在高ESD危險(xiǎn)的情況下提供最大的ESD保護(hù)。當(dāng)Vdd被激活，Vt1升高到一個(gè)足夠大的值以能夠避免干擾正常電路操作同時(shí)仍然執(zhí)行ESD事件保護(hù)。在正常操作期間通過(guò)ESDT(25)的寄生漏電大幅減小。
文檔編號(hào)H01L27/04GK102017144SQ200980115772
公開日2011年4月13日 申請(qǐng)日期2009年2月20日 優(yōu)先權(quán)日2008年4月30日
發(fā)明者蔡·伊安·吉爾, 詹姆斯·D·惠特菲爾德, 詹柔英, 阿比亞特·戈亞爾 申請(qǐng)人:飛思卡爾半導(dǎo)體公司