專利名稱：：制造半導體結構或使用具有選擇或受控晶格參數的半導體材料層的器件的方法
技術領域：
：本發(fā)明主要涉及制造半導體結構或使用工程(engineered)襯底的器件，涉及在制造半導體結構或器件的期間形成的中間結構，以及涉及用于制造半導體結構或器件的工程襯底。
背景技術：
：包括一個或多個半導體材料層的襯底用于形成多種多樣的半導體結構和器件，例如包括集成電路(IC)器件(例如邏輯處理器和存儲器件)，輻射發(fā)光器件(例如發(fā)光二極管(LED))，諧振腔發(fā)光二極管(RCLED)，和垂直腔體表面發(fā)射激光器(VCSEL)，以及輻射感應器件(例如，光學傳感器)。這樣的半導體器件通常以一層一層的方式(即光刻方式)形成在半導體襯底的表面上和/或表面中。在歷史上，這樣的半導體襯底主要用于半導體器件制造工業(yè)，其包括硅材料的薄盤或“晶片”。以如下方式制造這樣的硅材料的晶片，首先形成大的通常是圓柱體的硅單晶錠，以及隨后垂直于其縱軸對單晶錠切片以形成多個硅晶片。這樣的硅晶片可以具有大約三十厘米(30cm)或者更大(大約十二英寸(30.48cm)或更大)的直徑。雖然硅晶片通常具有幾百微米(例如大約700微米)或者更厚的厚度，在硅晶片的主要表面上僅非常薄的(例如小于大約三百納米(300nm))半導體材料層實際上用于形成硅晶片上的有源器件。已經發(fā)現，通過將半導體襯底上的實際用于形成半導體器件的半導體材料部分與襯底的剩余體半導體材料之間電絕緣，可以提升半導體器件的速度和功率效率。結果是，開發(fā)出所謂的“工程襯底”，其包括置于介電材料層(例如二氧化硅(SiO2),氮化硅(Si3N4),或氧化鋁(Al2O3))上的相對薄的半導體材料層(例如厚度小于大約三百納米(300nm)的層)?？蛇x的，介電材料層可以相對較薄(例如薄到不能通過傳統(tǒng)的半導體器件制造設備處理)，以及半導體材料和介電材料層可以置于相對較大的基(host)或基底襯底上，以通過制造設備促進整體工程襯底的處理。結果是，在本領域中基底襯底經常被稱為“處理”或“處理中”襯底?；滓r底還可以包括半導體材料。本領域中已知各種工程襯底，以及所述工程襯底可以包括諸如硅(Si)、鍺(Ge)、m-V型半導體材料和n-VI型半導體材料的半導體材料。例如，工程襯底可以包括形成在基底襯底表面上的諸如氧化鋁(Al2O3)(其可以被稱為藍寶石)的III-V型半導體材料的外延層。使用這樣的工程襯底，可以在III-V型半導體材料的外延層上形成和處理(例如圖案化)額外的材料層，以在工程襯底上形成一個或多個器件。當在高溫下半導體材料層形成(例如外延生長)在另一材料層(例如介電材料的下層或不同半導體材料的下層)上時，在生成的結構被冷卻到室溫時，各相鄰材料顯現出的熱膨脹系數(CTE)的任何差異都可能在半導體材料層的晶體晶格中引入晶格應變。如果下層材料顯現出的熱膨脹系數高于半導體材料顯現出的熱膨脹系數，在冷卻生成的結構時半導體材料可能處于壓縮應變的狀態(tài)。反過來，如果下層材料顯現出的熱膨脹系數低于半導體材料顯現出的熱膨脹系數，在冷卻生成的結構時半導體材料可能處于拉伸應變的狀態(tài)。在各種半導體器件和工藝中，這樣的晶格應變都制約了可能制造的器件。例如，通過生長一個或多個外延器件層，可以在工程襯底上形成銦鎵氮(InxGa1^xN)器件，所述外延器件層的每一個都包括在工程襯底上形成的III-氮材料(例如氮化鎵，銦鎵氮)的籽晶層上的銦鎵氮(InxGi^xN)(其共同形成“器件結構堆疊”)。III-氮材料的相鄰層的晶體晶格中的任何不匹配都可能引起一個或多個III-氮器件層的晶體晶格中的應變，其可能有效的限制III-氮器件層的厚度和/或銦鎵氮器件層中的銦的濃度。有許多理由可以證明并不希望在半導體材料層中出現這樣的晶格應變。例如，在半導體材料層中出現這樣的晶格應變可能導致半導體材料層中缺陷(例如晶格位錯)的密度增加，在半導體材料層表面的不期望的形態(tài)，甚至還可能導致半導體材料層中的裂痕的形成。此外，半導體材料層中的晶格應變的出現可以促進半導體材料層中的材料相位發(fā)生不期望的分離。難以通過銦鎵氮籽晶層的晶格參數匹配形成于其上的銦鎵氮器件層的晶格參數的方式在工程襯底的表面上形成銦鎵氮籽晶層。結果是，當使用銦鎵氮的下層籽晶層形成銦鎵氮的上覆器件層時，銦鎵氮的上覆器件層的晶體晶格將被應變。以上述觀點，在半導體結構和器件中，例如工程襯底、集成電路(IC)器件、輻射發(fā)光器件、以及輻射傳感器器件中，需要用于降低相鄰層之間的晶格參數不匹配以及其中得到的晶格應變的方法。2007年9月18日發(fā)表的Mxler的美國專利No.7，271，416公開了半導體結構和制造降低相鄰材料層中的應變的半導體結構的方法。正如其中所公開的，半導體結構可以包括襯底，所述襯底上的半導體材料的第一層以及可變不匹配層，所述襯底具有第一面內未應變(in-planeimstrained)晶格參數，所述半導體材料的第一層具有和第一面內未應變晶格參數不同的第二面內未應變晶格參數，以及所述可變不匹配層包括置于所述襯底和所述半導體材料的第一層之間的第二半導體材料。可變不匹配層被配置為將第一層的應力降低到低于在襯底上直接生長第一層得到的應力水平?？勺儾黄ヅ鋵涌梢允沁@樣的層，其應變面內晶格參數基本上匹配第一層的未應變晶格常數。Krames等人在2005年9月27日提交的美國專利申請序列號No.11/237，164(美國專利申請公開No.2007/0072324A1，出版于2007年3月四日)公開了用于生長發(fā)光器件的工程襯底，其包括基襯底和鍵合到基襯底的籽晶層。在籽晶層上生長包括發(fā)光層的半導體結構，所述發(fā)光層置于η型區(qū)域和ρ型區(qū)域之間。鍵合層可用于鍵合基襯底和籽晶層。籽晶層可以比半導體結構中應變松弛的臨界厚度還薄，從而半導體結構中的應變被籽晶層中形成的位錯、或者籽晶層和鍵合層之間的滑動所釋放(relieve)。通過蝕刻掉鍵合層，可以將基襯底和半導體結構以及籽晶層分隔開。形成在工程襯底上的半導體材料層通常在高溫中形成。在該工程襯底從高溫冷卻到室溫時，襯底中相鄰的材料層之間的熱膨脹系數的任何不匹配都可以導致襯底冷卻時一個或兩個相鄰的材料層中的晶格應變。這樣，希望當材料層的溫度隨后改變時(例如降低到室溫)，盡可能的保持在給定溫度(例如高溫)下形成的材料層的晶體晶格的晶格常數。
發(fā)明內容在一些實施例中，本發(fā)明包括制造半導體結構或器件的方法。所述方法可以包括將半導體材料層的溫度從第一溫度改變到第二溫度，以及在半導體材料層的溫度從第一溫度改變到第二溫度時使半導體材料層的晶格參數從第一值改變到第二值。半導體材料層可以被鍵合到另一材料層，同時半導體材料層在第二溫度。在將半導體材料層鍵合到另一材料層之后，半導體材料層的溫度可以返回到第一溫度，以及可以在半導體材料層的溫度返回到第一溫度時防止半導體材料層的晶格參數返回到第一值。本發(fā)明包括制造半導體結構或器件的方法的另外的實施例。例如，可以在第一襯底上形成III-V型半導體材料層?？梢赃x擇第一襯底以包括具有第一熱膨脹系數的材料?？梢栽诘谝粶囟认绿峁㊣II-V型半導體材料層和第一襯底，選擇所述第一溫度從而將平均晶格參數賦予III-V型半導體材料層，該平均晶格參數可選的可以是預定的平均晶格參數。當III-V型半導體材料層在第一溫度時，可以在III-V型半導體材料層上與第一襯底相反的一側貼附第二襯底。所述第二襯底可以被選擇為包括具有第二熱膨脹系數的材料，所述第二熱膨脹系數低于第一熱膨脹系數。在將第二襯底貼附到III-V型半導體材料層上之后，可以將III-V型半導體材料層從第一襯底上去除，以及III-V型半導體材料層和第二襯底可以從第一溫度冷卻到第二溫度。在又一個實施例中，本發(fā)明包括形成工程襯底的方法。例如，可以在第一襯底上生長或者形成銦鎵氮層，所述第一襯底包括具有第一熱膨脹系數的基底襯底?？梢栽阢熸壍獙由吓c第一襯底相對的一側貼附第二襯底，可以在大約一百攝氏度(100°c)以上的溫度將第二襯底貼附在銦鎵氮層上。第二襯底可以被選擇為包括具有第二熱膨脹系數的另一基底材料，所述第二熱膨脹系數小于第一熱膨脹系數。例如，第二熱膨脹系數可以小于第一熱膨脹系數的大約百分之八十(80%)。第一襯底可以在大約一百攝氏度(100°C)以上的溫度從銦鎵氮層上去除，以及可以在從銦鎵氮層去除第一襯底之后冷卻銦鎵氮層。本發(fā)明另外的實施例包括如本文所述的在制造半導體結構或器件的方法期間形成的中間結構。例如，本發(fā)明的實施例包括這樣的結構，其包含在基底襯底上生長并貼附在基底襯底上的III-V型半導體材料的外延層，所述基底襯底包括具有第一熱膨脹系數的基底材料，以及貼附到III-V型半導體材料的外延層與基底襯底相對的一側的鍵合襯底。鍵合襯底可以包括具有第二熱膨脹系數的基底材料，所述第二熱膨脹系數小于所述第一熱膨脹系數。本發(fā)明的實施例還包括工程襯底，所述工程襯底包括在室溫下具有平均晶格參數的半導體材料層，所述室溫下的平均晶格參數至少接近之前在高溫下得到的半導體材料層的平均晶格參數。雖然說明書和權利要求一起特別指出以及清楚地聲明了本發(fā)明的保護范圍，當參考附圖閱讀本發(fā)明的說明書時，還是能夠更清楚的確定本發(fā)明的優(yōu)點，其中圖1是在本發(fā)明的方法的實施例中形成的中間結構的簡化的截面圖，該中間結構包括貼附在基底襯底上的半導體材料層；圖2是在本發(fā)明的方法的實施例中形成的另一中間結構的簡化的截面圖，該另一中間結構包括貼附在基底襯底和鍵合襯底兩者上的半導體材料層；圖3是說明圖2中的中間結構的分層的簡化的截面圖；圖4是在本發(fā)明的方法的實施例中形成的另一中間結構的簡化的截面圖，該另一中間結構包括在從半導體材料層去除基底襯底之后，貼附在鍵合襯底上的半導體材料層，如圖3所示；圖5是在本發(fā)明的方法的實施例中形成的另一中間結構的簡化的截面圖，該另一中間結構包括貼附在鍵合襯底和接收襯底兩者上的半導體材料層；圖6是在本發(fā)明的方法的實施例中形成的另一中間結構的簡化的截面圖，該另一中間結構包括在從半導體材料層去除鍵合襯底之后，貼附在接收襯底上的半導體材料層；以及圖7是半導體結構或器件的簡化的截面圖，所述半導體結構或器件包括置于如圖6所示的中間結構上的器件層的堆疊。具體實施例方式此處的說明并不實際針對任何特別的材料、設備、系統(tǒng)或方法，而僅僅是用于理想地描述本發(fā)明。另外，附圖中的相同元件以相同的附圖標記表示。在此使用的術語“III-V型半導體材料”意指并包括任何這樣的材料，其主要由元素周期表中的IIIB族(B、Al、Ga、In、和Ti)中的一種或多種元素以及元素周期表中的VB族(N、P、As、Sb、和Bi)中的一種或多種元素構成。在此使用的術語“II-VI型半導體材料”意指并包括任何這樣的材料，其主要由元素周期表中的IIB族(Zn、Cd、和Hg)中的一種或多種元素以及元素周期表中的VIB族(0、S、％、TeJPPo)中的一種或多種元素構成。這里使用的術語“熱膨脹系數”當用于材料或結構時，是指材料或結構在室溫中的平均線性熱膨脹系數。這里使用的術語“工程襯底”，在其最廣泛的含義中意指并包括任何這樣的襯底，其包括兩個或更多個材料層，并被設計用作在其上制造一個或多個半導體器件的襯底。工程襯底包括例如絕緣體上半導體型襯底。在這里使用的術語“材料外延層”是指至少實質上是單晶材料以及形成為單晶表現出已知的晶體取向的材料層。這里使用的術語“生長晶格參數”當用于半導體材料的外延層時，是指當半導體材料層在高溫下外延生長時半導體材料層所表現出的平均晶格參數。這里使用的術語“晶格應變”當用于材料層時，是指在至少基本上平行于材料層的平面的方向中的晶體晶格的應變。類似的，術語“平均晶格參數”當用于材料層時，是指在至少基本上平行于材料層的平面的維度中的平均晶格參數。本發(fā)明的實施例包括促進制造半導體材料層(例如，在工程襯底上的III-V性半導體材料的外延層)的方法和結構，所述半導體材料層具有受控和/或選擇的晶格應變的程度以及受控和/或選擇的平均晶格參數。制造半導體結構或器件的方法的實施例的示例包括以下參考圖1到7描述的半導體材料層。參考圖1，第一中間結構100可以被制造為包括貼附到基底襯底102上的半導體材料層104。半導體材料層104包括希望控制和/或選擇晶格應變的程度和平均晶格參數以及可以被最終用作例如籽晶層的層，所述籽晶層用于在其上形成一個或多個半導體材料的附加層，作為制造有源半導體器件的一部分。在一些實施例中，半導體材料層104可以包括半導體材料的外延層。此外，在一些實施例中，半導體材料層104可以包括III-V型半導體材料的外延層。如一個特別的非限制性示例，半導體材料層104可以包括銦鎵氮(InxGi^xN)的外延層。在一些實施例中，銦鎵氮的外延層的銦濃度可以小于大約百分之十二點五的原子百分比(12.5at%)。在其他實施例中，銦鎵氮的外延層中銦的濃度可以小于大約百分之七點五的原子百分比(7.5at%)0如圖1所示，基底襯底102包括基底材料103以及可選的一個或多個半導體材料的中間層106，所述半導體材料的中間層106最終置于半導體材料層104和基底材料103之間。當難以或不能在基底襯底102的基底材料103上直接形成半導體材料層104時，這樣的材料的中間層106可以被用作例如在其上形成半導體材料層104的籽晶層。附圖并非是成比例繪制，實際上，半導體材料的中間層106和半導體材料層104相對于基底襯底102的基底材料103的厚度而言可以較薄。通過示例以及非限制性的方式，中間結構100可以包括形成在基底襯底102的基底材料103上的單獨的半導體材料的中間層106，以及半導體材料層104可以形成在單獨的半導體材料的中間層106上。作為一個特別的非限制性示例，半導體材料的中間層106可以包括氮化鎵(GaN)的外延層，以及半導體材料層104可以包括銦鎵氮(Inx(;ai_xN)的外延層。為了形成如圖1所示的中間結構100，在基底材料103的主要表面上可以外延生長或以其它方式形成一個或多個半導體材料的中間層106，此后可以在一個或多個半導體材料的中間層106上外延生長或以其它方式形成半導體材料層104。在其他實施例中，可以在基底材料103上直接外延生長或以其它方式形成半導體材料層，而不包括任何半導體材料的中間層106。在形成半導體材料的中間層106(其可以包括例如氮化鎵層)中，可以使用本領域已知的各種方法來降低其中位錯的密度。這樣的方法包括例如橫向外延過生長(ELO)，懸空夕卜延(Pendeoepitaxy),原位掩膜(in-situmasking)等等?？梢酝ㄟ^選擇基底襯底102控制和/或選擇半導體材料層104的晶體結構中的應變程度，以及由此的半導體材料層104的平均晶格參數，從而包括具有第一已知熱膨脹系數的基底材料103，所述第一已知熱膨脹系數不同于半導體材料層104的第二已知熱膨脹系數，以及加熱如圖1中所示的中間結構100至預選擇的溫度，該預選擇的溫度使半導體材料層104顯示被選擇的晶格應變和平均晶格參數。例如，如果基底襯底102包括這樣的基底材料103，即所述基底材料103的熱膨脹系數低于半導體材料層104的熱膨脹系數，當將中間結構100加熱到高溫時，半導體材料層104的晶體晶格可能處于壓縮晶格應變的狀態(tài)，因為對于給定的高溫，基底襯底102和半導體材料層104之間的原子鍵合可以防止半導體材料層104的晶體晶格膨脹到平衡尺寸。平衡尺寸是指如果半導體材料層104不貼附到基底襯底102，半導體材料層104在給定溫度和壓力下顯示的尺寸。如果基底材料103顯現的熱膨脹系數高于半導體材料層104顯現的熱膨脹系數，在將中間結構100加熱到高溫時半導體材料層104的晶體晶格可能處于拉伸晶格應變的狀態(tài)，因為對于給定的高溫，基底襯底102和半導體材料層104之間的原子鍵合可以將半導體材料層104的晶體晶格“伸長”到超過平衡尺寸。換言之，半導體材料層104和基底材料103可以被選擇為包括具有已知但是不同熱膨脹系數的材料。然后可以將半導體材料層104(以及包括基底襯底102的整個中間結構100)的溫度從第一溫度(例如室溫)改變到選擇的第二高溫。當半導體材料層104的溫度從第一溫度改變到第二溫度時，半導體材料層104的平均晶格參數可以從初始的第一值改變?yōu)檫x擇的、不同的第二值。在本發(fā)明的一些實施例中，半導體材料層104(和包括基底襯底102的整個中間結構100)可以被加熱到高于大約五百攝氏度(500°C)的溫度，以賦予半導體材料層104選擇的晶格參數。另外，在半導體材料層104被加熱到將選擇的晶格參數賦予半導體材料層104時，晶格參數可以增加大于大約百分之零點五(0.5%)，大于百分之一(1.0%)，或者甚至是大于百分之一點五(1.5%)。在其它的實施例中，半導體材料層104可以在高溫下(例如大于大約五百攝氏度(5000C)的溫度)生長，所選擇的高溫使半導體材料層104在高溫下生長或者以其它方式形成時顯現預定的平均晶格參數。換言之，可以在選擇條件下形成半導體材料層104以賦予半導體材料層104選擇的和預定的晶格參數。參考圖2，當半導體材料層104在預先選擇的溫度下，以及當半導體材料層的晶體結構具有選擇的平均晶格參數時，可以在半導體材料層104的與基底襯底102相反的一側鍵合或者貼附具有相對低的熱膨脹系數的另一個鍵合襯底112。如圖2所示，鍵合襯底112可以包括基底材料113以及可選的介電材料層114，所述介電材料層114最終置于基底材料113和半導體材料層104之間?？蛇x的介電材料層114可被用于促進鍵合襯底112和半導體材料層104之間的鍵合。可以通過將鍵合襯底112和半導體材料層104彼此緊靠，以及將它們保持在高溫中(選擇所述高溫以將選擇的晶格參數賦予半導體材料層104)(例如至少高于一百攝氏度(100°C))并在足夠長的時間中施加壓力，而將鍵合襯底112和半導體材料層104鍵合到一起。通過示例以及非限制性的方式，在半導體材料層104包括銦鎵氮(InxGi^xN)的外延層以及半導體材料的中間層106包括氮化鎵(GaN)的實施例中，鍵合襯底112可以在例如大約八百攝氏度(800°C)的溫度下被鍵合到銦鎵氮層，從而引起偽形態(tài)(pseudomorphically)應變的銦鎵氮層被伸長，從而其平均晶格參數至少基本上等于其未應變的平均晶格參數。在從中間結構110上去除基底襯底102之后當半導體材料層104被冷卻到低溫(例如室溫)時，鍵合襯底112可以被用于防止半導體材料層104的平均晶格參數顯著的改變，如下文詳細的說明。在另外的實施例中，在將半導體材料層104冷卻到低溫(例如室溫)時，鍵合襯底112可以用于允許或者引起半導體材料層104的平均晶格參數改變到平均晶格參數的第一值和平均晶格參數的第二值之間的值，其中在加熱并將半導體材料層104鍵合到鍵合襯底112之前在低溫(例如室溫)下得到所述平均晶格參數的第一值，以及在鍵合溫度或接近鍵合溫度的情況下得到所述平均晶格參數的第二值。鍵合襯底112可以被選擇為包括具有相對于基底襯底102而言比較低的熱膨脹系數的材料。在一些實施例中，鍵合襯底112可以被選擇為包括熱膨脹系數比基底襯底的熱膨脹系數的大約百分之八十(80%)還低的材料。在另外的實施例中，鍵合襯底112可以被選擇為包括熱膨脹系數比基底襯底的熱膨脹系數的大約百分之四十(40%)還低的材料。通過示例以及非限制性的方式，基底襯底102可以被選擇為包括熱膨脹系數大于大約5.50xIO-6oC1的材料，以及鍵合襯底112可以被選擇為包括熱膨脹系數小于大約2.5xIO-6oC的材料。在特別的非限制性實施例中，基底襯底102可以至少基本上由氧化鋁(Al2O3)、氧化鋅(ZnO)、氧化釔鋁(Y3Al5O12)、或氧化鎂(MgO)構成。在另外的實施例中，基底襯底102可以包括金屬襯底，該金屬襯底能夠經受半導體材料層104(以及任何可選的半導體材料的中間層106)在其上生長或者以其它形式提供的條件。例如，基底襯底102可以基本上至少包括例如以商品名HAYNES合金214或者HAYNES合金230出售的金屬合金。在基底襯底102包括金屬或金屬合金的實施例中，基底襯底102可以具有高至大約20.OOx10_6°C―1的熱膨脹系數。通過實例以及非限制性的方式，鍵合襯底112可以基本上至少由石英(SiO2)、熔融石英(SiO2)玻璃、玻璃-陶瓷復合材料(例如，賓夕法尼亞州Duryea的SchottNorthAmerica公司出售的商標為ZERODUR的產品)、或熔融石英玻璃復合材料(例如SiO2-TiO2或Cu2-Al2O3-SiO2)構成。這樣的鍵合襯底112可以具有小于大約5.KT6TT1的熱膨脹系數，小于大約2.KT6TT1的熱膨脹系數，小于大約0.10_6°C―1的熱膨脹系數，甚至小于大約0.10_6°C―1的熱膨脹系數。在一些實施例中，半導體材料層104的熱膨脹系數可以在基底襯底102和鍵合襯底112的熱膨脹系數之間。例如，基底襯底102可以被選擇為包括熱膨脹系數大于半導體材料層104的熱膨脹系數的大約百分之一百一十(110%)的材料，以及鍵合襯底112可以被選擇為包括熱膨脹系數小于半導體材料層104的熱膨脹系數的大約百分之九十(90%)的材料。通過實例以及非限制性的方式，半導體材料層104的熱膨脹系數可以小于大約5.OOxIO-6oC<，以及大于大約2.80x10"60CΛ但是，在本發(fā)明的其它的實施例中，半導體材料層104的熱膨脹系數可以大于基底襯底102的熱膨脹系數，或者小于鍵合襯底112的熱膨脹系數。參考圖3，在將鍵合襯底112鍵合到半導體材料層104之后，可以將半導體材料層104和鍵合襯底112—起從基底襯底102去除(或者可以將基底襯底102從半導體材料層104去除)，從而形成第三中間結構120。通過示例以及非限制性的方式，可以使用業(yè)界已知的SMART-⑶T工藝將基底襯底102和半導體材料層104分開。在例如Bruel的美國專利No.RE39,484，Aspar等的美國專利No.6，303,468，Aspar等的美國專利No.6，335，258，Moriceau等的美國專利6，756，286,Aspar等的美國專利6，809,044和Aspar等的美國專利6，946，365中詳細描述了這樣的工藝。簡而言之，再次參考圖1，多個離子(例如氫、氦或惰性氣體離子)可以被注入到中間結構100。例如，可以從位于中間結構100的鄰近半導體材料層104的一側的離子源(未顯示)將離子注入中間結構100。如圖1所示的方向箭頭108所指示，可以沿著基本上垂直于半導體材料層104的方向將離子注入中間結構100。如本領域已知，離子注入中間結構100的深度至少部分的是注入中間結構100的離子能量的函數。一般而言，注入能量較低的離子注入深度相對較淺，而注入能量較高的離子的注入深度相對較深。可以以預定能量將離子注入中間結構，該預定能量被選擇為在中間結構100中的理想深度D處注入離子。如本領域已知，不可避免的至少一些離子會注入到理想注入深度以外的深度，以及作為從半導體材料層104的暴露表面距離中間結構100的深度的函數的離子濃度的圖形一般而言可以是鐘形(對稱的或非對稱的)的曲線，該曲線在理想注入深度具有最大值。在注入中間結構100時，可以在中間結構100中由離子確定離子注入層109。離子注入層109可以包括和中間結構100中的離子濃度最大值的平面對齊(例如以其為中心)的中間結構100中的層或區(qū)域。離子注入層109可以確定中間結構100中的弱區(qū)，如下文詳細描述的，中間結構100在后續(xù)過程中沿所述弱區(qū)劈開或者斷裂。在本發(fā)明的一些實施例中，離子注入層109可以置于半導體材料層104和半導體材料的中間層106的一個和兩者中。換言之，離子注入層109可以完全置于半導體材料層104中，完全置于半導體材料的中間層106中，或部分的置于半導體材料層104中并部分的置于半導體材料的中間層106中。如一個特別的非限制性示例所示，在一些實施例中，離子注入層109可以位于半導體材料層104以下的大約一百納米(IOOnm)和大約三百納米(300nm)之間的深度，置于鄰近半導體材料層104的半導體材料的中間層106中。在將鍵合襯底112貼附到半導體材料層104上與基底襯底102相對的一側以形成中間結構110之后，參考圖2如前文所述，中間結構110可以經受熱處理過程，以引起中間結構110沿離子注入層109劈開或斷裂，從而形成如圖3所示的中間結構120。換言之，在中間結構110經受熱處理時，半導體材料層104和可選的半導體材料的中間層106下的部分106’可以與半導體材料的中間層106和下面的基底襯底102的剩余部分分層。通過示例和非限制性的方式，在將鍵合襯底112貼附到半導體材料層104以形成中間結構110之后，以及在冷卻中間結構110之前，中間結構110的溫度可以保持在高溫(即，大約100°c以上)中足夠長的時間，以引起離子注入層109中的注入離子聚結(coalesce)以及形成多個微腔和/或夾雜物(inclusion)。執(zhí)行該熱處理過程的高溫可以是鍵合襯底112貼附到半導體材料層104的溫度，或比該溫度低或比該溫度高。此外，可以調整用于形成離子注入層109的離子注入過程的劑量(以及相應的離子注入層109中的離子濃度)，從而引起中間結構110沿離子注入層109斷裂所需的熱預算(即熱輸入)大于鍵合所述鍵合襯底112和半導體材料層104所需的熱預算，從而確保在鍵合襯底112貼附到半導體材料層104之前，中間結構110不沿離子注入層109斷裂。在本發(fā)明的一些實施例中，在對中間結構110(圖2)熱處理以結構性的弱化離子注入層109之后，可以通過改變中間結構110的溫度而開始沿離子注入層109分開中間結構110。在中間結構110的溫度改變時，基底襯底102和鍵合襯底112之間的熱膨脹系數的差可以導致在中間結構110中產生應力(stress)，由此最終導致中間結構110沿熱處理過的離子注入層109斷裂。作為非限制性的示例，沿著離子注入層109分開中間結構110可以隨著熱處理中間結構110以結構性的弱化離子注入層109之后的中間結構110的冷卻(例如至室溫)而開始。參考圖3，留在中間結構120上的半導體材料的中間層106的任何剩余部分106’都可以被去除，以暴露半導體材料層104與鍵合襯底112相反的一側上的主表面，以提供另外的如圖4所示的中間結構130。通過示例以及非限制性的方式，中間結構120可以經歷蝕刻過程，以去除半導體材料的中間層106的任何剩余部分106’，以及形成圖4的中間結構130?？蛇x的，在制造如圖1所示的中間結構100的過程中，可以在半導體材料的中間層106和半導體材料層104之間提供蝕刻停止層(未示出)，以促進后面在中間結構120上去除半導體材料的中間層106的任何剩余部分106’。換言之，在制造如圖1所示的中間結構100的過程中，可以在半導體材料的中間層106和半導體材料層104之間提供另外的材料層，在使用蝕刻劑去除半導體材料的中間層106的剩余部分106’時該另外的材料層不通過蝕刻劑被去除，以及該另外的材料層可以隨后從中間結構120(圖3)中去除而不引起半導體材料層104的任何實質性的損壞。如一個特定的非限制性示例所示，在半導體材料層104包括銦鎵氮(InxGai_xN)層以及半導體材料的中間層106包括氮化鎵(GaN)層的實施例中，可以在半導體材料層104和半導體材料的中間層106之間提供包括鋁鎵氮(AlxGai_xN)(例如Ala^a9N)的蝕刻停止層。在這樣的實施例中，可以使用例如感應耦合等離子體(ICP)蝕刻過程，利用從包括氯氣(Cl2)、氬氣(Ar)和可選的氧氣0)2)的氣體混合物中產生的氣態(tài)的等離子體，從中間結構120上將半導體材料的中間層106的任何剩余部分106’蝕刻掉。通過示例和非限制性的方式，氯氣(Cl2)的流動速率是大約每分鐘三十標準立方厘米(30sCCm)，氬氣(Ar)的流動速率是大約每分鐘十標準立方厘米(IOsccm)，氧氣(O2)的流動速率是大約每分鐘零到八標準立方厘米之間(O-Ssccm)，上述流動速率可以用于在等離子體腔中提供等離子體。腔的壓力可以保持在大約十毫托爾(IOmTorr)，以及工作臺溫度(tabletemperature)可以保持在大約二十攝氏度(20°C)。在上述條件下，可以使用功率為大約一千瓦(1000W)的感應耦合等離子體(ICP)以及功率在大約一百瓦(100W)到大約二百五十瓦Q50W)之間的射頻(RF)來產生等離子體。在蝕刻掉半導體材料的中間層106的剩余部分106’之后，可以例如使用濕化學蝕刻過程去除鋁鎵氮(Alx^vxN)蝕刻停止層(未示出)。通過示例和非限制性的方式，可以在大約八十五攝氏度(85°C)的溫度下通過使用包括氫氧化鉀(KOH)的溶液蝕刻掉鋁鎵氮(Alx^vxN)蝕刻停止層。本發(fā)明不限于使用SMART-⑶T工藝來分離基底襯底102和半導體材料層104(和鍵合襯底112—起)，以及本發(fā)明的方法的實施例可以包括任何其它的分離基底襯底102和半導體材料層104的方法，或者簡單的從半導體材料層104上去除基底襯底102的方法。例如，根據本發(fā)明的實施例，蝕刻過程、研磨過程，激光剝離過程可以用于從半導體材料層104去除基底襯底102。圖4所示的中間結構130可選的可以被用作工程襯底，以及可以通過例如使用半導體材料層104作為籽晶層而在中間結構130上制造有源器件。換言之，可以在半導體材料層104的暴露的主表面105A上形成器件結構的外延層，如圖4所示。但是，在另外的實施例中，在半導體材料層104的相對主表面105A、105B可能具有不同的極性的情況下，可能需要使用半導體材料層104的相對的主表面105B(未暴露的)。這樣，半導體材料層104可以被轉移到另外的襯底以暴露主表面105B，如下文詳細的描述。圖4的中間結構130可以被鍵合到接收襯底142，以形成圖5所示的另一個中間結構140。更特別的是，中間結構130中的半導體材料層104可以被鍵合到接收襯底142，從而接收襯底142被貼附到半導體材料層104上與鍵合襯底112相對的一側。如圖5所示，接收襯底142可以包括基底材料143以及置于基底材料143上的可選介電材料層144?？蛇x介電材料144可以被用于促進接收襯底142的基底材料143和半導體材料層104之間的鍵合。接收襯底142和半導體材料層104可以保持通過彼此緊靠(abut)以及在高溫(例如至少在高于一百攝氏度(100°C))下對其壓緊足夠長的時間而鍵合在一起。通過示例以及非限制性的方式，接收襯底142的基底材料143可以包括熱膨脹系數大于鍵合襯底112的熱膨脹系數的材料。例如，接收襯底142的基底材料143可以包括熱膨脹系數大于大約5.50xIO-6TT1的材料。作為特別的非限制性示例，接收襯底142的基底材料143可以至少基本上由氧化鋁(Al2O3)、氧化鋅(SiO)、氧化釔鋁(Y3Al5O12)、或者氧化鎂(MgO)構成。在另外的實施例中，接收襯底142的基底材料143可以包括金屬材料，例如以商品名HAYNES合金214或者HAYNES合金230出售的金屬材料。在一些實施例中，接收襯底142可以至少基本上對特定波長的電磁輻射(例如可見光)是透明的，從而能夠在后續(xù)的在半導體材料層104上制造器件的操作過程中使上述輻射穿過接收襯底142?？蛇x的，在本發(fā)明的一些實施例中，接收襯底142可以至少基本上與上述的基底襯底102相同。在另外的實施例中，基底襯底102和接收襯底142都可以是單獨的襯底。在形成如圖5所示的中間結構140之后，可以從中間結構140上去除鍵合襯底112，從而形成圖6所示的中間結構150。通過示例以及非限制性的方式，可以使用蝕刻過程(例如干等離子體蝕刻過程或者濕等離子體蝕刻過程)去除鍵合襯底112。但是，在另外的實施例中，可以使用激光剝離過程以去除鍵合襯底112。在例如2003年5月6日發(fā)表的Kelly等人的美國專利No.6，559，075,2004年5月25口發(fā)表的Kelly等人的美國專利No.6，740，604，以及2008年3月11日發(fā)表的Kelly等人的美國專利No.7，341，925中公開了該激光剝離過程。通過使用激光剝離過程可以保護并重新使用鍵合襯底112。如上文所述，鍵合襯底112具有相對較低的熱膨脹系數。從而，在鍵合半導體材料層104和鍵合襯底112之后，在半導體材料層104的溫度改變時，鍵合襯底112將半導體材料層104的晶體晶格的平均晶格參數約束(constrain)或者保持為接近或者至少基本上等于之前在高溫下(例如至少高于一百攝氏度(100°C))得到的半導體材料104的平均晶格參數。例如，鍵合襯底112將半導體材料層104的晶體晶格的平均晶格參數約束或者保持為接近或者基本上等于之前在半導體材料層104鍵合到鍵合襯底112的溫度下獲得的半導體材料層104的晶體晶格的平均晶格參數。結果是，圖6所示的中間結構150中的半導體材料層104的晶體晶格的平均晶格參數可以接近或者至少基本上等于半導體材料層104鍵合到鍵合襯底112時的半導體材料層104的晶體晶格的平均晶格參數。如上文所述，在本發(fā)明的一些實施例中，在將半導體材料層104貼附到鍵合襯底112上之前將半導體材料層104加熱以賦予半導體材料層104選擇的晶格參數時，半導體材料層104的晶格參數可能增加大于大約百分之零點五(0.5%)，大于百分之一(1.0%)，或者甚至大于百分之一點五(1.5%)。在將鍵合襯底112貼附到半導體材料層104以及從半導體材料層104上去除基底襯底102之后，在本發(fā)明的一些實施例中，在半導體材料層104的溫度下降時，半導體材料層104的晶格參數可以保持在半導體材料層104的初始生長晶格參數以上，超過初始生長晶格參數至少大約百分之零點二五(0.25%)?？蛇x的，圖4所示的中間結構130可以被用作工程襯底。參考圖7，在本發(fā)明的一些實施例中，可以在中間結構150(圖6)的半導體材料層104上形成器件結構162，以形成半導體器件160。在一些實施例中，半導體材料層104可以包括用于初始化半導體材料的上覆層的生長以共同形成器件結構162的籽晶層。器件結構162的特定性質并不是本發(fā)明的中心，本發(fā)明的實施例可以用于形成任何器件結構162以及半導體器件160。通過非限制性示例的方式，器件結構162可以至少包括集成電路(IC)器件(例如邏輯處理器或存儲器件)，輻射發(fā)光器件(例如發(fā)光二極管(LED))，諧振腔發(fā)光二極管(RCLED)，或垂直腔體表面發(fā)射激光器(VCSEL)，或輻射感應器件(例如，光學傳感器)的一部分。如上文所述，中間結構150(在本發(fā)明的范圍內包括工程襯底的實施例)的半導體材料層104可以被制造為包括具有受控的和/或選擇的晶格參數以及降低的晶格應變的晶體晶格。此外，通過選擇性的調整半導體材料層104的晶格參數，半導體材料層104和形成器件結構162的一部分的半導體材料的上覆層之間的晶格不匹配將降低或者消除。結果是，本發(fā)明的實施例可以允許在器件結構162中制造半導體材料層，相對已知器件，其更不容易受到半導體材料層的不期望的材料相的分離的影響。例如，根據本發(fā)明的一些實施例，半導體材料層104可以包括銦鎵氮(Inx^vxN)層?？梢栽谄渖闲纬善骷Y構162的另一個銦鎵氮的外延層。通過消除或者降低相鄰銦鎵氮層的晶格參數中的不匹配，可以形成器件結構162中的銦鎵氮層以包括層厚度和銦濃度的結合，同時保持材料的單相，而以前用本領域已知的制造方法是無法得到的。通過示例以及非限制性的方式，例如可以使用包括銦鎵氮(InxGi^xN)的半導體材料層104，以在其上生長另一銦鎵氮anxGai_xN)的外延層，該另一銦鎵氮的外延層為單相材料，且具有大于大約百分之五的原子百分比(5at%)的銦含量以及大于大約五百納米(500nm)的厚度。例如，使用上述的本發(fā)明的方法的實施例，可以形成工程襯底(例如圖4所示的中間結構130或圖6所示的中間結構150)以包括半導體材料層104的暴露的籽晶層，其包括銦鎵氮Μα。+、』以及具有大約3.21埃的平均晶格參數。可以(如參考圖1所述的方法)形成半導體材料的籽晶層104以具有低于引發(fā)應變松弛與缺陷形成的臨界厚度的厚度(例如對于InaC17Giia93N厚度低于大約五十納米(50nm))。半導體材料的籽晶層104可以被用于在其上生長另一個銦鎵氮C17G^193N的外延層，其厚度例如大于大約五百納米(500nm)，如前文參考圖7所述。如另一示例所示，可以形成工程襯底(例如圖4所示的中間結構130或者圖6所示的中間結構150)以包括暴露的半導體材料的籽晶層104，其包括銦鎵氮Inai5Giia85N以及具有大約3.24埃的平均晶格參數?？梢?如前文參考圖1所述)形成半導體材料的籽晶層104以具有低于引發(fā)應變松弛與缺陷形成的臨界厚度的厚度(例如厚度低于大約兩百納米OOOnm)，或者甚至對于^iaUG^185N厚度低于大約二十納米QOnm))。半導體材料的籽晶層104可以被用于在其上生長另一個銦鎵氮Mai5G^l85N的外延層，其具有例如大于大約五百納米(500nm)的厚度，如前文參考圖7所述。在又一個示例中，可以形成工程襯底(例如圖4所示的中間結構130或者圖6所示的中間結構150)以包括暴露的半導體材料的籽晶層104，其包括銦鎵氮La25Giia75N以及具有大約3.26埃的平均晶格參數?？梢?如前文參考圖1所述)形成半導體材料的籽晶層104以具有低于引發(fā)應變松弛與缺陷形成的臨界厚度的厚度(例如厚度低于大約一百納米(IOOnm)，或者甚至對于Ina25G^75N厚度低于大約五納米(5nm))。半導體材料的籽晶層104可以被用于在其上生長另一個銦鎵氮Ma25Giia75N的外延層，其具有例如大于大約五百納米(500nm)的厚度，如前文參考圖7所述。雖然本發(fā)明的實施例主要參考包括銦鎵氮的半導體材料層104進行了描述，但是本發(fā)明并不限于此，以及本發(fā)明的實施例也可以用于提供包括其他III-氮材料的半導體材料層，其它III-V型半導體材料層，或者其它的半導體材料層(例如II-VI型半導體材料層，硅層，和鍺層)。雖然在此參考特定優(yōu)選實施例描述了本發(fā)明，但是本領域普通技術人員將認識并理解本發(fā)明并不限于此。而是可以在不背離本發(fā)明權利要求保護范圍的情況下對優(yōu)選實施例作出很多的補充、刪除和修改。另外，一個實施例中的特征可以和另一個實施例中的特征組合，同樣也處于發(fā)明人構思的本發(fā)明的范圍之內。權利要求1.一種制造半導體結構或器件的方法，該方法包括將半導體材料層的溫度從第一溫度改變到第二溫度；當所述半導體材料層的溫度從所述第一溫度改變到所述第二溫度時，使所述半導體材料層的晶格參數從第一值改變到第二值；當所述半導體材料層在所述第二溫度時，將所述半導體材料層鍵合到另一材料層；在將所述半導體材料鍵合到所述另一材料層之后，使所述半導體材料層的溫度返回到所述第一溫度；以及當所述半導體材料層的溫度返回到所述第一溫度時，防止所述半導體材料層的晶格參數返回到所述第一值。2.根據權利要求1所述的方法，其中當所述半導體材料層的溫度返回到所述第一溫度時防止所述半導體材料層的晶格參數返回到所述第一值包括當所述半導體材料層的溫度返回到所述第一溫度時允許所述半導體材料層的晶格參數改變?yōu)樗龅谝恢岛退龅诙抵g的第三值。3.根據權利要求1所述的方法，進一步包括選擇基底襯底以包括熱膨脹系數大于所述半導體材料層的熱膨脹系數的基底材料。4.根據權利要求1所述的方法，進一步包括選擇所述另一材料層以包括熱膨脹系數小于所述半導體材料層的熱膨脹系數的材料。5.根據權利要求1所述的方法，進一步包括選擇所述半導體材料層以包括銦鎵氮。6.根據權利要求5所述的方法，進一步包括生長另一銦鎵氮層；以及形成所述另一銦鎵氮層使其具有大于大約五百納米(500nm)的厚度以及大于大約百分之五的原子百分比(5at%)的銦濃度。7.根據權利要求1所述的方法，進一步包括將半導體材料的第三層貼附到所述半導體材料層上與所述另一半導體材料層相對的一側；以及在將所述半導體材料的第三層貼附到所述半導體材料層之后，從所述半導體材料層去除所述另一材料層。8.根據權利要求7所述的方法，進一步包括在所述半導體材料層與所述半導體材料的第三層相對的一側上形成多個半導體材料附加層；以及將所述多個半導體材料附加層配置為包括發(fā)光器件。9.一種工程襯底，包括鍵合到襯底的半導體材料的外延層，其中所述半導體材料的外延層在室溫下的平均晶格參數在所述半導體材料的外延層的平均生長晶格參數的大約百分之零點二五(0.25%)以內。10.如權利要求9所述的工程襯底，其中所述半導體材料的外延層在室溫下的平均晶格參數至少基本上等于所述半導體材料的外延層的平均生長晶格參數。11.如權利要求9所述的工程襯底，其中所述半導體材料的外延層包括銦鎵氮的外延層。12.如權利要求11所述的工程襯底，其中所述銦鎵氮的外延層的平均厚度小于大約二百納米QOOnm)。13.如權利要求11所述的工程襯底，其中所述銦鎵氮的外延層的銦濃度小于大約百分之十二點五的原子百分比(12.5at%)014.如權利要求11所述的工程襯底，進一步包括在所述銦鎵氮的外延層和所述襯底之間的氮化鎵層。15.如權利要求11所述的工程襯底，進一步包括形成在所述銦鎵氮的外延層上的銦鎵氮的附加外延層，所述銦鎵氮的附加外延層具有大于大約五百納米(500nm)的厚度以及大于大約百分之五的原子百分比(5at%)的銦濃度。全文摘要一種制造半導體器件或結構的方法，包括在一溫度下將半導體材料層鍵合到另一材料，以及隨后改變半導體材料層的溫度。另一材料可以被選擇為具有如下的熱膨脹系數，即在半導體材料層的溫度改變時，受控的和/或選擇的晶格參數被賦予或保持在半導體材料層中。在一些實施例中，半導體材料層可以包括III-V型半導體材料，例如銦鎵氮。在這樣的方法中形成新的中間結構。工程襯底包括半導體材料層，該半導體材料層在室溫下具有的平均晶格參數接近之前在高溫下得到的半導體材料層的平均晶格參數。文檔編號H01L21/18GK102099894SQ200980128003公開日2011年6月15日申請日期2009年7月23日優(yōu)先權日2008年8月27日發(fā)明者C·阿雷納申請人:S.O.I.Tec絕緣體上硅技術公司