專利名稱：用于soi射頻開關的偏壓生成電路的制作方法
技術領域：
本發(fā)明涉及半導體電路，并且更具體地涉及如下半導體電路，其包括在絕緣體上半導體(SOI)襯底上的射頻開關和用于射頻開關的偏壓生成電路，以及涉及操作該半導體電路的方法。
背景技術：
諸如場效應晶體管之類的半導體器件被用作模擬和射頻(RF)應用中RF信號的切換設備。絕緣體上半導體(SOI)襯底通常用于這種應用，這是因為器件之間通過襯底的寄生耦合會由于絕緣埋層的低介電常數(shù)而減小。例如，硅(包括體硅襯底的整個襯底)的介電常數(shù)，大約在11. 9GHz范圍中。作為對比，將包含器件的頂部半導體層與操作襯底隔離開的氧化硅的介電常數(shù)大約為3. 9。通過提供介電常數(shù)小于體襯底中半導體材料的介電常數(shù)的絕緣埋層，SOI襯底減小了各自半導體器件與襯底之間的電容性耦合，并且因此減小了半導體器件之間通過襯底的次級電容性耦合。然而，即使使用SOI襯底，半導體器件之間電信號的次級電容性耦合也會由于在射頻應用中所采用的高頻范圍而變得顯著，該范圍可以是例如從大約900MHz到大約 1.8GHz，并且可以包括甚至更高的頻率范圍。這是因為電部件之間的電容性耦合隨著頻率線性增加的緣故。對于SOI襯底上形成的射頻(RF)開關，包括RF開關以及頂部半導體層中信號處理單元的半導體器件通過絕緣埋層電容性耦合到底部半導體層。即使頂部半導體層中的半導體器件采用從大約3V至大約9V的電源電壓，天線電路中的瞬態(tài)信號與信號反射也會將頂部半導體層中的實際電壓增加至大約30V。這種電壓情況在經(jīng)受這種高電壓信號的半導體器件與底部半導體層上部內(nèi)感應電荷層之間感應出顯著的電容性耦合，該感應電荷層隨著頂部半導體層中半導體器件中的RF信號的頻率而改變厚度和電荷極性。該感應電荷層與頂部半導體層中的其他半導體器件電容性耦合，其他半導體器件包括假定與RF開關電隔離的半導體器件。底部半導體層中的感應電荷層與其他半導體器件之間的假性電容性耦合提供次級電容性耦合，該次級電容性耦合為降低RF開關有效性的寄生耦合。在此情況下，雖然RF開關已經(jīng)關斷，但RF信號還是被通過次級電容性耦合施加到其他半導體器件。參考圖1，現(xiàn)有技術射頻開關包括在絕緣體上半導體(SOI)襯底8上形成的一組串聯(lián)連接的場效應晶體管。SOI襯底8包括底部半導體層10、絕緣埋層20和頂部半導體層 30。頂部半導體層30包括頂部半導體部分32以及在相鄰頂部半導體部分32之間提供電隔離的淺溝槽隔離結構33。每個場效應晶體管包括柵極電極42、柵極電介質40、柵極間隔物44以及頂部半導體部分32中形成的源極區(qū)域和漏極區(qū)域(未示出)。場效應晶體管經(jīng)由一組接觸通孔88和金屬線98串聯(lián)連接。接觸通孔88嵌入在線中央(MOL)介電層80中， 并且金屬線98形成于互連級介電層90中。電壓擺幅大約高達+/-30V的高壓信號通過電容性耦合在底部半導體層10的上部部分中感應出電荷層11，電容性耦合由半導體器件與底部半導體層10之間的一組電容器22示意性地指示。在頂部半導體層30中的半導體器件中的電壓具有負電壓時感應電荷層 11包含正電荷，而在頂部半導體層30中的半導體器件中的電壓具有正電壓時感應電荷層 11包含負電荷。半導體器件中的RF信號的高頻在與RF信號頻率相同的頻率上引起感應電荷層11的厚度以及感應電荷層中電荷的極性的變化。在累積模式中，將驅散感應電荷層11中的電荷所需的時間由RC時間常數(shù)表征， RC時間常數(shù)由一組電容器22的電容與襯底電阻所決定。襯底電阻為感應電荷層11與電接地之間的電阻，這通常由半導體芯片邊界上的邊緣密封所提供。襯底電阻利用感應電荷層11與電接地之間的電阻器12象征性地表示。因為底部半導體層10通常采用具有大約 50hmS-cm的電阻率以最小化渦電流的高電阻率半導體材料，所以這種襯底電阻可能會極其高。進一步，到邊緣接縫的橫向距離可以高達半導體芯片橫向尺寸的一半，例如在大約Icm 的量級上。在反型模式中，生成并驅散感應電荷所需的時間由體半導體中的生成與復合率來表征。這種較大的襯底電阻12將用于驅散感應電荷層11中的電荷的RC時間常數(shù)增加為超出RF信號周期的時間尺度。因為感應電荷層11中電荷的驅散由于長RC時間常數(shù)而有效受阻，所以即使在RF開關關斷狀態(tài)期間，頂部半導體層30中的半導體器件與底部半導體層10之間的電容性耦合還是會導致信號耗損。進一步，從RF信號通過半導體器件的次級電容性耦合通過感應電荷層11，將假性RF信號導入由RF開關斷開的半導體器件。在RF信號每一頻率周期的一半期間，直接位于絕緣埋層20之下的底部半導體層 10的頂部部分在累積情況下，其中底部半導體層10中的電荷載流子靠近絕緣埋層20的底部表面而累積。具體地，當?shù)撞堪雽w層10的導電類型為P型并且頂部半導體部分32的電壓相對于底部半導體層10處的電壓為負時，或者當?shù)撞堪雽w層10的導電類型為η型并且頂部半導體部分32的電壓相對于底部半導體層10處的電壓為正時，多數(shù)電荷載流子 (即如果底部半導體層10為ρ型時為空穴或者如果底部半導體層10為η型時為電子)在底部半導體層10的上部部分中累積，以形成感應電荷層11。然后感應電荷層11的厚度和頂部半導體部分32與底部半導體層10之間的電壓差的平方根成比例。感應電荷層11的厚度的改變以及感應電荷層中電荷量生成RF頻率的附加諧波信號，其耦合到頂部半導體部分32中的半導體器件，由此即使當RF開關關斷時也提供假性信號。進一步，在RF信號每一頻率周期的另一半期間，直接位于絕緣埋層20之下的底部半導體層10的上部在耗盡情況下，其中底部半導體層10中的多數(shù)電荷載流子被從絕緣埋層20的底部表面排斥。具體地，當?shù)撞堪雽w層10的導電類型為P型并且頂部半導體部分32的電壓相對于底部半導體層10處的電壓為正時，或者當?shù)撞堪雽w層10的導電類型為η型并且頂部半導體部分32的電壓相對于底部半導體層10處的電壓為負時，多數(shù)電荷載流子(即如果底部半導體層10為ρ型時為空穴或者如果底部半導體層10為η型時為電子)被從底部半導體層10的上部排斥，以形成感應電荷層11，其耗盡多數(shù)電荷。進一步，當頂部半導體部分32與底部半導體層10之間電壓差的幅度足夠大時，在感應電荷層11中形成包括少數(shù)電荷(即如果底部半導體層10為ρ型時為電子或者如果底部半導體層10為η 型時為空穴)的反型區(qū)域。耗盡區(qū)的厚度以及感應電荷層11中反型電荷的數(shù)量取決于頂部半導體部分32與底部半導體層10之間的電壓差的幅度。感應電荷層11的厚度的改變以及感應電荷層中電荷量在RF信號頻率周期的這一相位中生成RF頻率的附加諧波信號，其耦合到頂部半導體部分32中的半導體器件，由此即使當RF開關關斷時也能提供假性信號?？紤]到上述情況，存在如下需要，即需要一種針對絕緣體上半導體(SOI)襯底中射頻開關來增強信號隔離并且減少渦電流與諧波生成的半導體電路以及操作該半導體電路的方法。

發(fā)明內(nèi)容
為了解決上述需求，本發(fā)明提供一種包括在絕緣體上半導體(SOI)襯底上的射頻 (RF)開關的半導體電路，其中該開關具有在底部半導體層中至少一個電偏壓區(qū)域以及從該 RF開關中的射頻信號生成偏壓的偏壓生成電路，以及操作該半導體電路的方法。在本發(fā)明中，位于絕緣體上半導體(SOI)襯底上的射頻(RF)開關包括底部半導體層中的至少一個電偏壓區(qū)域。該RF開關接收來自功率放大器的RF信號，并將該RF信號傳送到天線。該電偏壓區(qū)域可以被偏置以消除或減少累積區(qū)域、穩(wěn)定耗盡區(qū)域和/或防止在該底部半導體層中形成反型區(qū)域，由此減少由于該RF信號而造成的寄生耦合與諧波生成。 分壓器電路將該RF信號分支(tap)，并將少量該RF信號提供為到整流器電路的輸入信號。 該整流器電路生成至少一個偏壓，該至少一個偏壓的幅度隨著該RF信號的幅度而變化。將該至少一個偏壓施加到該至少一個電偏壓區(qū)域以維持該底部半導體層的適當偏壓，以便將寄生耦合、信號耗損以及諧波生成最小化。根據(jù)本發(fā)明，提供一種操作半導體電路的方法，該方法包括提供半導體電路，該半導體電路包括射頻(RF)開關，包括位于絕緣體上半導體(SOI)襯底上的至少一個場效應晶體管；用于傳送射頻(RF)信號的射頻(RF)信號線，其中該RF信號線連接到該RF開關； 以及從該RF信號生成至少一個偏壓的電路；以及將該至少一個偏壓供應到該SOI襯底的底部半導體層。在一個實施例中，該半導體電路進一步包括分壓器，連接在該RF信號線與電接地之間；整流電路，連接到該分壓器并從該RF信號生成至少一個偏壓。在另一實施例中，該半導體電路進一步包括至少一個偏壓饋線，該偏壓饋線將該至少一個偏壓供應給該SOI襯底的該底部半導體層。在又一實施例中，該半導體結構進一步包括至少一個導電通孔，該導電通孔電阻性地連接到該底部半導體層，并且其中通過該至少一個導電通孔將該至少一個偏壓提供給該底部半導體層。在又一實施例中，該至少一個偏壓包括正偏壓，該正偏壓所具有的幅度大于RF信號周期內(nèi)該RF信號的最大正擺動幅度，并且其中該至少一個偏壓包括負偏壓，該負偏壓所具有的幅度大于RF信號周期中該RF信號的最大負擺動幅度。在又一實施例中，該半導體電路進一步包括功率放大器，該功率放大器連接到該 RF信號線并提供該RF信號至該RF信號線。
在又一實施例中，根據(jù)權利要求10所述的半導體電路，進一步包括用于傳送該RF 信號的天線以及連接到該RF開關和該天線的另一 RF信號線。在又一實施例中，該分壓器包括具有第一阻抗的第一組至少一個阻抗元件和具有第二阻抗的第二組至少一個阻抗元件的串聯(lián)連接，其中該第一組至少一個阻抗元件的一端直接連接到該RF信號線，并且其中該第二組至少一個阻抗元件的一端直接連接到電接地。在又一實施例中，該半導體電路進一步包括至少一個第一摻雜半導體區(qū)域，嵌入在該底部半導體層中并且具有ρ型摻雜；以及至少一個第二摻雜半導體區(qū)域，嵌入在該底部半導體層中并且具有η型摻雜。在又一實施例中，該方法進一步包括將該整流電路從該RF信號所生成的負偏壓施加到該至少一個第一摻雜半導體區(qū)域；以及將該整流電路從該RF信號所生成的正偏壓施加到該至少一個第二摻雜半導體區(qū)域。在又一實施例中，該方法進一步包括使用該負偏壓和該正偏壓中的一個抑制累積區(qū)域的形成，在該累積區(qū)域中，多數(shù)電荷載流子累積在該底部半導體層中；以及使用該負偏壓和該正偏壓中的另一個抑制反型區(qū)域的形成，在該反型區(qū)域中，少數(shù)電荷載流子累積在該底部半導體層中。在又一實施例中，該方法進一步包括通過電阻性地連接到該底部半導體層的至少一個導電通孔排放該底部半導體層中的少數(shù)電荷載流子。根據(jù)本發(fā)明的另一方面，提供一種半導體電路，其包括射頻(RF)開關，包括位于絕緣體上半導體(SOI)襯底上的至少一個場效應晶體管；射頻(RF)信號線，用于傳送射頻(RF)信號，其中該RF信號線連接到該RF開關；分壓器，連接在該RF信號線與電接地之間；整流電路，連接到該分壓器并且從該RF信號生成至少一個偏壓，其中該至少一個偏壓隨著大于RF信號周期的時間常數(shù)而變化；以及至少一個偏壓饋線，其將該至少一個偏壓提供給該SOI襯底的底部半導體層。在一個實施例中，該半導體電路進一步包括至少一個導電通孔，該導電通孔電阻性地連接到該底部半導體層，其中通過該至少一個導電通孔將該至少一個偏壓提供給該底部半導體層。在另一實施例中，該至少一個偏壓包括正偏壓，該正偏壓所具有的幅度大于該襯底中所感應的RF信號周期中該RF信號的最大正擺動幅度，并且其中該至少一個偏壓包括負偏壓，該負偏壓所具有的幅度大于該襯底中所感應的RF信號周期中該RF信號的最大負擺動幅度。在又一實施例中，該半導體電路進一步包括功率放大器，該功率放大器連接到該 RF信號線并提供該RF信號至該RF信號線。在又一實施例中，該半導體電路進一步包括
天線，用于傳送該RF信號；以及另一 RF信號線，連接到該RF開關和該天線。在又一實施例中，該分壓器包括具有第一阻抗的第一組至少一個阻抗元件和具有第二阻抗的第二組至少一個阻抗元件的串聯(lián)連接，其中該第一組至少一個阻抗元件的一端直接連接到該RF信號線，并且其中該第二組至少一個阻抗元件的一端直接連接到電接地， 并且其中該第一組與該第二組之間的共用節(jié)點直接連接到該整流電路的輸入節(jié)點。在又一實施例中，該整流電路包括直接連接到電接地的至少一個電阻器、直接連接到電接地的至少一個電容器、直接連接到電接地的至少一個二極管以及直接連接到該整流電路的該輸入節(jié)點的至少另一二極管。在又一實施例中，該半導體電路進一步包括至少一個第一摻雜半導體區(qū)域，嵌入在該底部半導體層中并且具有ρ型摻雜，其中將該整流電路從該RF信號所生成的負偏壓施加到該至少一個第一摻雜半導體區(qū)域；以及至少一個第二摻雜半導體區(qū)域，嵌入在該底部半導體層中并且具有η型摻雜，其中將該整流電路從該RF信號所生成的正偏壓施加到該至少一個第二摻雜半導體區(qū)域。根據(jù)本發(fā)明的又一方面，提供一種體現(xiàn)在機器可讀介質中的設計結構，用于設計、 制造或測試用于半導體結構的設計。該設計結構包括第一數(shù)據(jù)，代表射頻(RF)開關，該RF開關包括位于絕緣體上半導體(SOI)襯底上的至少一個場效應晶體管；第二數(shù)據(jù)，代表射頻(RF)信號線，該RF信號線用于傳送射頻(RF)信號，其中該RF 信號線連接到該RF開關；第三數(shù)據(jù)，代表分壓器，該分壓器連接在該RF信號線與電接地之間；第四數(shù)據(jù)，代表整流電路，該整流電路連接到該分壓器并從該RF信號生成至少一個偏壓，該偏壓隨著大于RF信號周期的時間常數(shù)而變化；以及第五數(shù)據(jù)，代表至少一個偏壓饋線，該偏壓饋線將該至少一個偏壓提供給所述SOI 襯底的底部半導體層。在一個實施例中，該設計結構進一步包括代表至少一個導電通孔的附加數(shù)據(jù)，該導電通孔電阻性地連接到該底部半導體層，其中通過該至少一個導電通孔將該至少一個偏壓提供給該底部半導體層。在另一實施例中，該設計結構進一步包括代表功率放大器的附加數(shù)據(jù)，該功率放大器連接到該RF信號線并提供該RF信號至該RF信號線。在又一實施例中，該設計結構進一步包括第六數(shù)據(jù)，代表用于傳送該RF信號的天線；以及第七數(shù)據(jù)，代表連接到該RF開關和該天線的另一 RF信號線。在又一實施例中，該第三數(shù)據(jù)包括第八數(shù)據(jù)、第九數(shù)據(jù)和第十數(shù)據(jù)，該第八數(shù)據(jù)代表具有第一阻抗的第一組至少一個阻抗元件，該第九數(shù)據(jù)代表具有第二阻抗的第二組至少一個阻抗元件，該第十數(shù)據(jù)代表該第一組至少一個阻抗元件與該第二組至少一個阻抗元件之間的串聯(lián)連接，其中該第一組至少一個阻抗元件的一端直接連接到該RF信號線，并且其中該第二組至少一個阻抗元件的一端直接連接到電接地，并且其中該第一組與該第二組之間的共用節(jié)點直接連接到該整流電路的輸入節(jié)點。在又一實施例中，該第八數(shù)據(jù)與該第九數(shù)據(jù)中的每一個代表電阻器、電容器和電感器中的至少一個。在又一實施例中，該第四數(shù)據(jù)包括第十一數(shù)據(jù)、第十二數(shù)據(jù)、第十三數(shù)據(jù)以及第十四數(shù)據(jù)，該第十一代表直接連接到電接地的至少一個電阻器，該第十二數(shù)據(jù)代表直接連接到電接地的至少一個電容器，該第十三數(shù)據(jù)代表直接連接到電接地的至少一個二極管， 該第十四數(shù)據(jù)代表直接連接到該整流電路的該輸入節(jié)點的至少另一二極管。在又一實施例中，該設計結構進一步包括第一附加數(shù)據(jù)，代表至少一個第一摻雜半導體區(qū)域，該至少一個第一摻雜半導體區(qū)域嵌入在該底部半導體層中并且具有P型摻雜；第二附加數(shù)據(jù)，代表第一電布線結構，該第一電布線結構用于將該整流電路從該 RF信號所生成的負偏壓供應到該至少一個第一摻雜半導體區(qū)域；第三附加數(shù)據(jù)，代表至少一個第二摻雜半導體區(qū)域，該至少一個第二摻雜半導體區(qū)域嵌入在該底部半導體層中并且具有η型摻雜；以及第四附加數(shù)據(jù)，代表第二電布線結構，該第二電布線結構用于將該整流電路從該 RF信號所生成的正偏壓供應到該至少一個第二摻雜半導體區(qū)域。


圖1為現(xiàn)有技術射頻開關結構的垂直截面視圖。圖2為用作本發(fā)明的半導體電路的一部分的物理實現(xiàn)的示例性半導體結構的垂直截面視圖。圖3為本發(fā)明的示例性半導體電路。圖4Α、圖4Β和圖4C分別為本發(fā)明分壓器的第一、第二和第三實施例。圖5Α、圖5Β和圖5C分別為本發(fā)明整流電路的第一、第二和第三實施例。圖6為示出射頻(RF)信號、供應到射頻(RF)開關的正偏壓以及供應到RF開關的負偏壓的時間關系圖。圖7為在根據(jù)本發(fā)明的半導體結構的半導體設計與制造中使用的設計處理的流程圖。
具體實施例方式如上所述，本發(fā)明系涉及包括絕緣體上半導體(SOI)襯底上的射頻開關的半導體結構及其設計結構，在此將結合附圖來描述。附圖并非一定按比例繪制。如此處所使用，射頻(RF)表示范圍為3Hz至300GHz的電磁波頻率。射頻與用于產(chǎn)生與檢測無線電波的電磁波頻率相對應。射頻包括甚高頻(VHF)、超高頻(UHF)、超級高頻(SHF)以及極高頻(EHF)。如此處所使用，甚高頻(VHF)是指范圍從30MHz至300MHz的頻率。除其他以外， VHF用于調(diào)頻(FM)廣播等。超高頻(UHF)是指范圍從300MHz至3GHz的頻率。除其他以夕卜，UHF用于移動電話、無線網(wǎng)絡以及微波爐等。超級高頻(SHF)是指范圍從3GHz至30GHz 的頻率。除其他以外，SHF用于無線聯(lián)網(wǎng)、雷達以及衛(wèi)星鏈路等。極高頻(EHF)是指范圍從30GHz至300GHz的頻率。EHF產(chǎn)生具有波長從Imm到IOmm的毫米波，并且除其他以外，用
于數(shù)據(jù)鏈路與遙感等。術語“累積區(qū)域”是指其中由于外部電壓偏置而累積多數(shù)電荷載流子的摻雜半導體區(qū)域。如果過多空穴(其是P摻雜半導體區(qū)域中的多數(shù)電荷載流子)由于外部負電壓而累積在P摻雜半導體區(qū)域中，則P摻雜半導體區(qū)域處于累積模式中，從而使得P摻雜半導體區(qū)域具有凈正電荷。如果過多電子(其是η摻雜半導體區(qū)域中的多數(shù)電荷載流子)因為外部正電壓而累積在η摻雜半導體區(qū)域中，則η摻雜半導體區(qū)域處于累積模式中，從而使得η 摻雜半導體區(qū)域具有凈負電荷。術語“耗盡區(qū)域”是指由于外部電壓偏置而排斥多數(shù)電荷載流子并且少數(shù)電荷載流子不累積的摻雜半導體區(qū)域，從而使得從摻雜半導體區(qū)域耗盡多數(shù)電荷載流子與少數(shù)電荷載流子。如果空穴(其是P摻雜半導體區(qū)域中的多數(shù)電荷載流子)由弱外部正電壓在P 摻雜半導體區(qū)域中耗盡則P摻雜半導體區(qū)域處于耗盡模式中，從而使得P摻雜半導體區(qū)域具有凈負電荷。如果電子(其是η摻雜半導體區(qū)域中的多數(shù)電荷載流子)由弱外部負電壓在η摻雜半導體區(qū)域中耗盡則η摻雜半導體區(qū)域處于耗盡模式中，從而使得η摻雜半導體區(qū)域具有凈正電荷。術語“反型區(qū)域”是指其中累積少數(shù)電荷載流子的摻雜半導體區(qū)域。通常，在半導體表面上靠近強外部電壓的地方形成反型區(qū)域。如果電子(其是P摻雜半導體區(qū)域中的少數(shù)電荷載流子)由強外部正電壓累積在P摻雜半導體區(qū)域中則P摻雜半導體區(qū)域處于反型模式中，從而使得P摻雜半導體區(qū)域具有凈負電荷。如果空穴(其是η摻雜半導體區(qū)域中的少數(shù)電荷載流子)由強外部負電壓累積在η摻雜半導體區(qū)域中則η摻雜半導體區(qū)域處于反型模式中，從而使得η摻雜半導體區(qū)域具有凈正電荷。參考圖2，示出了操作期間示例性半導體結構的垂直截面視圖。示例性半導體結構可以用作本發(fā)明的半導體電路的部分的物理實現(xiàn)。示例性半導體結構包括射頻(RF)開關，其包括直接位于絕緣體上半導體襯底8的頂部半導體層30的至少一個頂部半導體部分 32上的至少一個場效應晶體管。該至少一個場效應晶體管之間的電布線由第三上部導電通孔88和第三互連級金屬線98提供。該至少一個場效應晶體管中的每一個包括柵極電介質 40、柵極電極42和柵極間隔物44。該至少一個頂部半導體部分32中的每一個中都存在針對每個場效應晶體管的源極區(qū)域(未示出)和漏極區(qū)域(未示出)。絕緣埋層20、淺溝槽隔離結構33和線中央(MOL)介電層80的組合提供了該至少一個場效應晶體管(其包括在 RF開關中)與其他半導體器件和底部半導體層10的電隔離。在操作期間，在底部半導體層 10的上部部分中形成感應電荷層13。感應電荷層13是底部半導體層10的充電部分。底部半導體層10和至少一個頂部半導體部分32中的每個包括半導體材料，諸如硅、硅鍺合金區(qū)域、硅、鍺、硅-鍺合金區(qū)域、硅碳合金區(qū)域、硅-鍺-碳合金區(qū)域、砷化鎵、砷化銦、砷化銦鎵、磷化銦、硫化鉛、其他III-V族化合物半導體材料以及II-VI族化合物半導體材料。底部半導體層10以及至少一個頂部半導體部分32的半導體材料可以相同或不同。 通常，底部半導體層10與至少一個頂部半導體部分32的每個包括單晶半導體材料。例如， 單晶半導體材料可以為硅。底部半導體層10通常具有大于500hmS-cm的電阻率，其包括例如具有原子濃度低于大約2. OX IO1Vcm3的ρ型雜質的輕度ρ摻雜單晶硅，或具有原子濃度低于大約1.0X IO1Vcm3的η型雜質的η摻雜單晶硅。優(yōu)選地，底部半導體層10具有大于500hmS-cm 的電阻率，其包括例如具有原子濃度低于大約2. 0 X IO1Vcm3的ρ型雜質的ρ摻雜單晶硅，或具有原子濃度低于大約1. OX IO1Vcm3的η型雜質的η摻雜單晶硅。更優(yōu)選地，底部半導體層10具有大于IkOhms-cm的電阻率，其包括例如具有原子濃度低于大約1. OX 1013/Cm3的ρ 型雜質的P摻雜單晶硅，或具有原子濃度低于大約5. 0 X IO1Vcm3的η型雜質的η摻雜單晶硅。底部半導體層10的導電類型在此稱為第一導電類型，其可以是ρ型或η型。底部半導體層10的高電阻率降低渦電流，由此減少利用底部半導體層10在頂部半導體層30中所生成或傳播的射頻信號的寄生耦合。雖然在此使用了硅來說明底部半導體層10的每個閾值電阻率值所需的雜質水平，然而由于每一種類型的半導體材料都具有雜質濃度與半導體材料的電阻率之間的完好建立的關系，所以可以迅速獲得用于其他半導體材料的目標雜質濃度。底部半導體層10的厚度通常從大約400微米到大約1，000微米，在此步驟中通常從大約500微米到大約900微米。如果底部半導體層10隨后變薄了，則底部半導體層10 的厚度可以從大約50微米到大約800微米。絕緣埋層20包括介電材料，諸如氧化硅、氮化硅、氮氧化硅或其組合。絕緣埋層20 的厚度可以從大約50nm到大約2000nm，通常從大約IOOnm到大約500nm，然而在此還考慮
更小和更大的厚度。淺溝槽隔離結構33包括介電材料，諸如氧化硅、氮化硅、氮氧化硅或其組合?？梢酝ㄟ^形成延伸到頂部半導體層30內(nèi)的絕緣埋層20的頂部表面的至少一個溝槽，使用諸如氧化硅、氮化硅和/或氮氧化硅之類的介電材料填入該至少一個溝槽，以及采用例如化學機械平坦化(CMP)和/或凹槽刻蝕之類的平坦化處理來去除頂部半導體層30頂部表面之上的介電材料部分，從而形成淺溝槽隔離結構33。在該至少一個溝槽連續(xù)的情況下，淺溝槽隔離結構33可以為單一構造，即是單片的。淺溝槽隔離結構33可以橫向相鄰并包圍該至少一個頂部半導體部分32中的每一個。頂部半導體層30的厚度可以從大約20nm到大約200nm，通常從大約40nm到大約 lOOnm，然而在此還考慮更小和更大的厚度。該至少一個頂部半導體部分32中可以用ρ型或η型的雜質注入。通常，該至少一個頂部半導體部分32的雜質濃度從大約1. 0 X IO1Vcm3 到大約1.0 X 1018/cm3，這與場效應晶體管體區(qū)域的雜質濃度相對應，然而在此還考慮更小和更大的濃度。另外，示例性半導體結構包括至少一個第一摻雜半導體區(qū)域18和至少一個第二摻雜半導體區(qū)域28。第一摻雜半導體區(qū)域18包括底部半導體層10的半導體材料，并且具有第二導電類型的摻雜。第二導電類型與第一導電類型相反。例如，如果第一導電類型為P 型，則第二導電類型為η型，并且反之亦然。第二摻雜半導體區(qū)域觀包括底部半導體層10 的半導體材料，并且具有第一導電類型的摻雜。該至少一個第一摻雜半導體區(qū)域18以及該至少一個第二摻雜半導體區(qū)域觀的厚度可以從大約IOnm到大約600nm，通常從大約50nm到大約300nm，然而在此還考慮更小和更大的厚度。該至少一個第一摻雜半導體區(qū)域18通常為重度摻雜，以便降低電阻率。該至少一個第一摻雜半導體區(qū)域18和該至少一個第二摻雜半導體區(qū)域觀中的每一個的雜質濃度可以從大約1. OX 1019/cm3到大約1. OX 1021/cm3，然而在此還考慮更小和更大的雜質濃度。示例性半導體結構進一步包括提供電偏壓到該至少一個第一摻雜半導體區(qū)域18 的至少一個第一導電通孔79和至少一個第一互連級金屬線94、提供電偏壓到至少一個第二摻雜半導體區(qū)域觀的至少一個第二導電通孔89和至少一個第二互連級金屬線99以及第三上部導電通孔88和第三互連級金屬線98。該至少一個第一互連級金屬線94、該至少一個第二互連級金屬線99以及該第三互連級金屬線98都嵌入在互連級介電層90中。該至少一個第一導電通孔79從MOL介電層80的頂部表面延伸到該至少一個第一摻雜半導體區(qū)域18的頂部表面。該至少一個第一導電通孔79中的每一個可以為整體構造， 或可以包括至少一個第一下部導電通孔47中的一個和至少一個第一上部導電通孔77中的一個。該至少一個第二導電通孔89從MOL介電層80的頂部表面延伸到該至少一個第一摻雜半導體區(qū)域18的頂部表面。該至少一個第二導電通孔89中的每一個可以為整體構造， 或可以包括至少一個第二下部導電通孔37中的一個和至少一個第二上部導電通孔87中的一個。MOL介電層80可以包括氧化硅、氮化硅、氮氧化硅、有機硅酸鹽玻璃(OSG)、低 k(low-k)化學汽相沉積(CVD)氧化物、諸如旋涂玻璃(SOG)之類的的自平坦材料和/或諸如SiLK 之類的旋涂低k介電材料。示例性氧化硅包括無摻雜的硅酸鹽玻璃(USG)、硼硅酸鹽玻璃(BSG)、磷硅酸鹽玻璃(PSG)、氟硅酸鹽玻璃(FSG)、硼磷硅酸鹽玻璃(BPSG)或其合。MOL介電層80的總厚度(從淺溝槽隔離結構33的頂部表面開始測量)可以從大約 IOOnm到大約10，OOOnm，通常從大約200nm到大約5，OOOnm。MOL介電層80的頂部表面可以通如化學機械平坦化來進行平坦化?；ミB級介電層90的介電材料包括可以如上所述用于MOL介電層80的任何介電材料?；ミB級介電層90的厚度可以從大約75nm到大約1，OOOnm，通常從大約150nm到大約 500nm，然而在此還考慮更小和更大的厚度。該至少一個第一互連級金屬線94、該至少一個第二互連級金屬線99以及第三互連級金屬線98可以包括例如Cu、Al、W、Ta、Ti、WN、TaN, TiN或其組合。該至少一個第一互連級金屬線94、該至少一個第二互連級金屬線99以及第三互連級金屬線98可以包括相同金屬材料。該至少一個場效應晶體管構成頻率從大約3Hz到大約300GHz的信號的射頻開關。 具體地，該至少一個場效應晶體管可以構成可以在VHF、UHF、SHF和EHF上操作的射頻開關。在這種高頻上，該至少一個場效應晶體管與底部半導體層10之間的電容性耦合會因為電容性耦合隨著頻率線性增加而變得顯著。該至少一個場效應晶體管中的射頻信號導致在底部半導體層10上部部分中形成感應電荷層13。在未將電偏壓施加到底部半導體層10時，感應電荷層13直接形成在絕緣埋層11之下，并且包括正電荷或負電荷。具體地，在無電偏壓供應到底部半導體層10的情況下，感應電荷層13中的電荷隨著該至少一個場效應晶體管中射頻信號的信號頻率改變極性。當該至少一個場效應晶體管中的電壓相對于底部半導體層10為正時，電子累積在感應電荷層13中。當該至少一個場效應晶體管中的電壓相對于底部半導體層10為負時，空穴累積在感應電荷層13中。在現(xiàn)有技術中，根據(jù)底部半導體層10中的多數(shù)電荷載流子的類型(其由底部半導體層10的導電性決定)，感應電荷層13可以處于具有與底部半導體層10的導電性的類型相反的凈電荷的耗盡模式中，或可以處于具有與底部半導體層10的導電性的類型相同的凈電荷的反型模式中。進一步，感應電荷層13的厚度隨著該至少一個場效應晶體管中的信號頻率而隨時間變化。換言之，感應電荷層13的厚度改變頻率為該至少一個場效應晶體管中信號的射頻。根據(jù)本發(fā)明，將電偏壓施加到該至少一個第二摻雜半導體區(qū)域28，以穩(wěn)定在該至少一個場效應晶體管操作期間感應電荷層13的屬性，該場效應晶體管可以作為RF開關。該至少一個第二導電通孔89提供電路徑以便施加電偏壓到該至少一個第二摻雜半導體區(qū)域 28，以穩(wěn)定感應電荷層13。選擇施加到該至少一個第二摻雜半導體區(qū)域觀的電壓偏置的幅度與極性，以將感應電荷層13保持在耗盡模式中，而同時防止在底部半導體層10中形成任何處于累積模式中的區(qū)域。換言之，感應電荷層13在RF信號的整個周期當中都不處于累積模式中。在底部半導體層10和至少一個第二摻雜半導體區(qū)域觀都具有ρ型摻雜的情況下，施加到至少一個第二摻雜半導體區(qū)域觀和至少一個第一導電通孔89的偏壓為恒定或緩慢改變的負電壓。優(yōu)選地，負電壓的幅度大約等于或大于耦合進入底部半導體層10頂部的RF信號的最大負擺動幅度。換言之，恒定負電壓比在任何相位處耦合的RF信號負得還要多。在此情況下，整個感應電荷層13用固定負電荷充電。感應電荷層13構成耗盡區(qū)域， 從中耗盡空穴。在底部半導體層10和至少一個第二摻雜半導體區(qū)域觀具有n型摻雜的情況下， 施加到至少一個第二摻雜半導體區(qū)域觀和至少一個第一導電通孔89的偏壓為恒定或緩慢改變的正電壓。優(yōu)選地，正電壓的幅度大約等于或大于RF信號正擺動期間耦合進入底部半導體層10的頂部表面的最大電勢的幅度。換言之，正電壓比在任何相位處在層10中來自 RF信號的電勢的正值還要大。在此情況下，整個感應電荷層13用正電荷充電。感應電荷層 13構成耗盡區(qū)域，從中耗盡電子。感應電荷層13的厚度隨著至少一個場效應晶體管中RF信號的信號頻率而隨時間變化。然而，感應電荷層13在RF信號的整個周期當中都不處于累積模式中。取而代之，整個感應電荷層13保留在耗盡模式中。由于電偏壓而引起的感應電荷層13中減少的變化通過減少感應電荷層13中的非線性來減少諧波生成，這在沒有至少一個第二摻雜半導體區(qū)域觀和至少一個導電通孔89或者所施加的電偏壓的情況下可能存在。進一步，電偏壓增加感應電荷層13中耗盡區(qū)域的平均厚度。因為耗盡區(qū)域中并不存在移動電荷，所以也減少了底部半導體層10和由RF信號所生成并嵌入在底部半導體層10中的感應電荷層13中的渦電流的生成。雖然耗盡區(qū)域中的電荷不會移動并且不會促成至少一個場效應晶體管在射頻上操作期間的渦電流、信號耗損和諧波生成，但在反型區(qū)域(如果如同現(xiàn)有技術中那樣形成) 中的少數(shù)電荷載流子是移動的，由此導致渦電流、信號耗損和諧波生成。根據(jù)本發(fā)明，將電偏壓施加到至少一個第一摻雜半導體區(qū)域18，以便一旦熱生成少數(shù)電荷載流子就立刻排放，以防止形成反型區(qū)域。至少一個第一導電通孔79提供電路徑以便施加電偏壓到至少一個第一摻雜半導體區(qū)域18。在底部半導體層10為ρ摻雜的情況下，少數(shù)電荷載流子為電子。在底部半導體層10為η摻雜的情況下，少數(shù)電荷載流子為空穴。將施加到至少一個第一摻雜半導體區(qū)域18的電壓偏置的幅度和極性選擇為可以緊接在熱生成之后高效地排放少數(shù)電荷載流子，從而使得防止在至少一個場效應晶體管中射頻信號的所有相位處形成反型區(qū)域。由此，本發(fā)明的結構消除了任何反型區(qū)域，從而將由于移動電荷而生成的渦電流和諧波生成最小化。如果底部半導體層10為ρ型摻雜，則至少一個第一摻雜半導體區(qū)域18具有η型摻雜并且至少一個第二摻雜半導體區(qū)域觀具有P型摻雜。施加到至少一個第一摻雜半導體區(qū)域18和至少一個第一導電通孔79的第一偏壓為正電壓，并且施加到至少一個第二摻雜半導體區(qū)域觀和至少一個第二導電通孔87的第二偏壓為負電壓。在一種情況下，正電壓的幅度可以大約等于或大于底部半導體層10中所感應的RF信號的最大正擺動的幅度。 負電壓的幅度可以大約等于或大于底部半導體層10中所感應的RF信號的最大負擺動的幅度。如果底部半導體層10具有η型摻雜，則至少一個第一摻雜半導體區(qū)域18具有ρ 型摻雜并且至少一個第二摻雜半導體區(qū)域觀具有η型摻雜。施加到至少一個第一摻雜半導體區(qū)域18和至少一個第一導電通孔79的第一偏壓為恒定負電壓，并且施加到至少一個第二摻雜半導體區(qū)域觀和至少一個第二導電通孔87的第二偏壓為恒定正電壓。在一種情況下，正電壓的幅度可以大約等于或大于底部半導體層10中所感應的RF信號的最大正擺動的幅度。負電壓的幅度可以大約等于或大于底部半導體層10中所感應的RF信號的最大負擺動的幅度。參考圖3，示意性地圖示了本發(fā)明的半導體電路。該半導體電路包括功率放大器、 第一射頻(RF)信號線、射頻開關、第二射頻信號線、天線以及用于從該第一 RF信號線中的射頻信號生成至少一個偏壓的偏壓生成電路。RF開關可以包括例如上述的圖2的示例性半導體結構。RF開關包括至少一個場效應晶體管和至少一個布線結構，該至少一個布線結構與至少一個場效應晶體管位于其上的SOI襯底的底部半導體層接觸。偏壓生成電路包括分壓器，該分壓器連接在該第一 RF信號線與電接地之間并且從該RF信號生成至少一個偏壓。將該至少一個偏壓供應到該SOI襯底的底部半導體層，以通過減少次級電容性耦合(即通過防止在底部半導體層中形成累積區(qū)域和/或反型區(qū)域來減少底部半導體層中的移動電荷載流子)來提供RF開關的性能。在采用片上系統(tǒng)(SoC)半導體芯片的情況下，在同一 SoC半導體芯片上形成功率放大器、RF開關、分壓器以及整流電路?？蛇x地，天線與第二 RF信號線可以集成在SoC半導體芯片中。功率放大器生成射頻(RF)信號，該RF信號可以具有從大約3Hz到大約300GHz的頻率。具體地，功率放大器可以在VHF、UHF、SHF或EHF范圍中生成RF信號。RF信號的頻率越高，次級電容性耦合就越大，并且本發(fā)明在減輕次級電容性耦合效應的益處就越大。由此，當RF信號具有從大約3GHz到大約300GHz的頻率時，本發(fā)明具有最大益處。在此還明確考慮了將本發(fā)明擴展到超過300GHz的頻率。該第一 RF信號線將來自功率放大器的RF信號傳送到RF開關。通常，第一 RF信號線物理地實現(xiàn)為互連級金屬線，該互連級金屬線連接功率放大器的物理結構與RF開關的物理結構，該RF開關包括至少一個場效應晶體管。RF開關可以配置為使第一 RF信號線與第二 RF信號線電連接或電斷開。可選地，可以在RF開關中提供至少另一輸入端口，以使得能夠從第一 RF信號線與至少一個其他輸入端口之間選擇輸入。通過第二 RF信號線將RF開關所選的信號路由至天線，該天線生成RF信號頻率上的電磁波。作為替代，天線可以用來接收電磁波形式的射頻信號。在此情況下，電磁信號由天線捕獲，并通過第二 RF信號線傳送到RF開關，并且路由至RF開關中提供的至少另一輸出端口。在RF開關包括用于接收或傳送來自天線的RF信號的至少另一端口的情況下，第二 RF信號線可以與從RF信號線和至少另一端口選擇的節(jié)點電連接。RF信號的幅度可以從大約0. IV到大約30V。通常，當將由功率放大器生成的信號通過第一 RF信號線、RF開關和第二 RF信號線傳送到天線時，RF信號的幅度可以例如從大約3V到大約12V。在某些情況下，RF信號線、RF開關和天線中的信號反射可以將幅度增加至大約30V。這種高電壓在構成該RF開關的該至少一個場效應晶體管位于其中的SOI襯底的絕緣埋層中感應出移動電荷載流子。為了將至少一個偏壓施加到SOI襯底的底部半導體層，將分壓器連接到第一 RF信號線。該分壓器包括具有第一阻抗Zl的第一組至少一個阻抗元件與具有第二阻抗Z2的第二組至少一個阻抗元件的串聯(lián)連接。第一組至少一個阻抗元件的一端直接連接到第一 RF 信號線，并且第二組至少一個阻抗元件的一端直接連接到電接地。具有第一阻抗Zl的第一組和具有第二阻抗的第二組之間的共用節(jié)點直接連接到整流電路的輸入節(jié)點。因為第一組至少一個阻抗元件與第二組至少一個阻抗元件是串聯(lián)連接的，所以可以將總阻抗的幅度(或絕對值)(即IZ1+Z2I)選擇為大于第二阻抗Z2的幅度。第二阻抗 Z2的幅度(即|Z2|)與第一阻抗和第二阻抗總和的幅度(即|Z1+Z2|)的比率在RF信號頻率上可以從大約0. 01到1. 0，并且優(yōu)選地在RF信號頻率上從大約0. 20到1。在復數(shù)阻抗的情況下，涉及諸如電容器和/或電感器之類的電抗性部件，Zl與(Z1+Z2)的比率的絕對值，S卩|Z1/(Z1+Z2) |，代表分壓器輸出電壓相對于分壓器輸入電壓的幅度。參考圖4A、圖4B和圖4C，分別示出了本發(fā)明的第一、第二和第三示例性分壓器。第一組阻抗元件與第二組阻抗元件中的每一個包括電阻器、電容器和電感器的至少一個。第一組阻抗元件與第二組阻抗元件中的每一個可以包括電阻器、電容器和電感器之中的多個元件。在圖4A的第一示例性分壓器中，第一組至少一個阻抗元件包括具有第一電阻性阻抗Rl的第一電阻器，并且第二組至少一個阻抗元件包括具有第二電阻性阻抗R2的第二電阻器。在此情況下，第一阻抗Zl與第一電阻性阻抗Rl相同，并且第二阻抗Z2與第二電阻性阻抗R2相同。在圖4B的第二示例性分壓器中，第一組至少一個阻抗元件包括具有第一電阻性阻抗Rl的第一電阻器，并且第二組至少一個阻抗元件包括具有第二電阻性阻抗R2的第二電阻器與具有電容C3的電容器的并聯(lián)連接，并且阻抗Z3等于輻射頻率與電容乘積的倒數(shù)的-j倍，其中‘j’代表負一的主平方根。在此情況下，第一阻抗Zl與第一電阻性阻抗Rl 相同，并且第二阻抗Z2由第二電阻性阻抗R2的倒數(shù)和第三電容性阻抗的倒數(shù)的總和的倒數(shù)給出。在此可以認識到，傳統(tǒng)上使用復數(shù)來代表電壓和電流的幅度和相位，由此使用復數(shù)來代表電阻器、電容器與電感器的阻抗。
在圖4C的第三示例性分壓器中，第一組至少一個阻抗元件包括具有第一電感Ll 的第一電阻器，其中阻抗ZL等于輻射頻率與電感的乘積的j倍，并且第二組至少一個阻抗元件包括具有第二電阻性阻抗R2的第二電阻器與具有第三電容性阻抗ZC的電容器的并聯(lián)連接，該第三電容性阻抗等于電容C3與輻射頻率的乘積的倒數(shù)的_j倍。在此情況下，第一阻抗Zl與第一感應阻抗ZL相同，并且第二阻抗Z2由第二電阻性阻抗R2的倒數(shù)和第三電容性阻抗Z3的倒數(shù)的總和的倒數(shù)給出。在此明確考慮分壓器的其他變型，其中考慮了第一組至少一個阻抗元件與第二組至少一個阻抗元件中的每一個以及阻抗元件的任意其他組合。雖然針對分壓器直接連接在第一 RF信號線與電接地之間的配置而描述了本發(fā)明，但是在此還明確考慮了分壓器直接連接在第二 RF信號線與電接地之間的實施例。在分壓器的輸出節(jié)點(其是第一組至少一個阻抗元件與第二組至少一個部件之間的共用節(jié)點)處，從第一 RF信號線中的RF信號生成另一 RF信號。在分壓器輸出節(jié)點處的RF信號具有比第一 RF信號線中的RF信號小的幅度，并且具有相同頻率。將分壓器輸出節(jié)點處的RF信號傳送到整流電路的輸入節(jié)點。在整流電路輸入節(jié)點處的RF信號的幅度為第一 RF信號線處的RF信號的幅度與第二阻抗Z2除以第一阻抗和第二阻抗總和的比率的幅度(絕對值)的乘積。整流電路生成至少一個偏壓，其隨著大于RF信號周期的時間常數(shù)(即RF信號頻率的倒數(shù))而變化。通常，時間常數(shù)至少大出RF信號周期一個數(shù)量級，并且通常大出RF信號周期兩個或更多個數(shù)量級。例如，在諸如蜂窩電話之類的應用中，RF信號可以為900MHz 到超過2(ihZ，而整流電路的時間常數(shù)可以在0. Ims的量級上。對于頻率從大約3GHz到大約 300GHz的RF信號而言，至少一個偏壓的時間常數(shù)可以從大約30微微秒(picosecond)到大約1毫秒，并且通常從大約300微微秒到大約10微秒。因此在RF信號周期的時間尺度上，該至少一個偏壓可以視為顯示出直流電(DC)行為的基本上恒定的電壓。在此方面，此處將該至少一個偏壓稱為至少一個直流電(DC)輸出電壓，其幅度在如下時間尺度上利用第一 RF信號線中的RF信號的振幅來進行調(diào)制，該時間尺度大于RF信號周期至少一個數(shù)量級，通常大于少量或若干數(shù)量級。在一個實施例中，該至少一個偏壓可以包括正直流電(DC)輸出電壓，該電壓具有小于傳送到RF開關的RF信號的振幅的幅度。在另一實施例中，該至少一個偏壓可以包括正直流電(DC)輸出電壓，該電壓具有等于或大于傳送到RF開關的RF信號的振幅的幅度。 換言之，正偏壓的幅度可以大于RF開關中RF信號周期內(nèi)的RF信號的最大正擺動的幅度。 在又一實施例中，該至少一個偏壓可以包括負直流電(DC)輸出電壓，該電壓具有小于傳送到RF開關的RF信號的振幅的幅度。在又一實施例中，該至少一個偏壓可以包括負直流電 (DC)輸出電壓，該電壓具有等于或大于傳送到RF開關的RF信號的振幅的幅度。換言之，負偏壓的幅度可以大于RF開關中RF信號周期內(nèi)的RF信號的最大負擺動的幅度。參考圖5A、圖5B和圖5C，分別示出了本發(fā)明的第一、第二和第三示例性整流電路。 第一到第三示例性整流電路中的每一個包括直接連接到電接地的至少一個電阻器、直接連接到電接地的至少一個電容器、直接連接到電接地的至少一個二極管以及直接連接到該整流電路的輸入節(jié)點的至少另一二極管。在圖5A的第一示例性整流電路中，將RF信號施加到其上連結了兩個二極管的第一示例性整流電路的輸入節(jié)點。由下式可以得出第一示例性整流電路的輸入節(jié)點處的時間依賴輸入電壓 Vi (t) =Vi (t) = Vm(t) Xsin(2 3ifXt) XZ2/(Z1+Z2)其中Vm(t)為第一 RF信號線中RF信號的時間依賴幅度，并且其隨著大于RF信號周期至少一個數(shù)量級的時間尺度緩慢改變，f為RF信號的頻率，t為時間，Zl為第一阻抗并且Z2為第二阻抗。注意到，Zl和Z2可以為復數(shù)。在此情況下，第一示例性整流電路中輸出節(jié)點處的時間依賴輸出電壓VQ(t)為用Vm(t)(即RF信號的時間依賴幅度)調(diào)制的正直流電(DC)電壓，并且由下式獲得V0(t) = 2x Vra(t)X|Z2/(Z 1 + Z2)|其中Z2/(Z1+Z2) |為Z2/(Z1+Z2)的幅度。時間依賴輸出電壓V。(t)不包括任何射頻分量。在|Z2/(Z1+Z2) I從大約0. 1到1的情況下，時間依賴輸出電壓Vo (t)可以具有等于或大于Vm(t)(即第一 RF信號線中RF信號的時間依賴幅度)的幅度。在圖5B的第二示例性整流電路中，將RF信號施加到其上連結了兩個二極管的第二示例性整流電路的輸入節(jié)點。由下式可以得出第二示例性整流電路的輸入節(jié)點處的時間依賴輸入電壓Vi⑴Vi (t) = Vm (t) X sin (2 π fXt) XZ2/(Z1+Z2)與在第一示例性整流電路中一樣。第二示例性整流電路中第一輸出節(jié)點處的第一時間依賴正輸出電壓VI。(t)為用Vm(t)(即RF信號的時間依賴幅度)調(diào)制的正直流電(DC) 電壓，并且由下式獲得Vl0(t) = Vm ⑴ χ |Z2/(Z1 + Z2)|其中Z2/(Z1+Z2) |為Z2/(Z1+Z2)的幅度。第一時間依賴輸出電壓VI。⑴不包括任何射頻分量。第一時間依賴輸出電壓V。(t)具有小于乂^丨)(即第一 RF信號線中RF信號的時間依賴幅度)的幅度。第二示例性整流電路中第二輸出節(jié)點處的第二時間依賴正輸出電壓V2。(t)為用Vm (t)(即RF信號的時間依賴幅度)調(diào)制過的負直流電(DC)電壓，并且由下式獲得V20 (t) = -V111 (t) X |Z2/(Z1 + Z2)|其中Z2/(Z1+Z2) |為Z2/(Z1+Z2)的幅度。第二時間依賴輸出電壓V2。(t)不包括任何射頻分量。第二時間依賴輸出電壓V。(t)具有小于乂^丨)(即第一 RF信號線中RF信號的時間依賴幅度)的幅度。在圖5C的第三示例性整流電路中，將RF信號施加到第三示例性整流電路的輸入節(jié)點，其上連結了兩對兩個相連二極管。由下式可以得出第三示例性整流電路的輸入節(jié)點處的時間依賴輸入電壓Vi (t)Vi (t) = Vm (t) X sin (2 π fXt) XZ2/(Z1+Z2)與在第一示例性整流電路中一樣。第三示例性整流電路中第一輸出節(jié)點處的第一時間依賴正輸出電壓VI。(t)為用Vm(t)(即RF信號的時間依賴幅度)調(diào)制的正直流電(DC) 電壓，并且由下式獲得Vl0(t) = 2x vm(t)x|Z2/(Z1 + Z2)|其中Z2/(Z1+Z2) I為Z2/(Z1+Z2)的幅度。第一時間依賴輸出電壓VI。(t)不包括任何射頻分量。在|Z2/(Z1+Z2)|從大約0.5到1的情況下，第一時間依賴輸出電壓VI。(t) 可以具有等于或大于Vm(t)(即第一 RF信號線中RF信號的時間依賴幅度)的幅度。第三示例性整流電路中第二輸出節(jié)點處的第二時間依賴正輸出電壓V2。(t)為用Vm(t)(即RF信號的時間依賴幅度)調(diào)制的負直流電(DC)電壓，并且由下式獲得
V20 (t) = -2 X Vm (t) X |Z2/(Z 1 + Z2)|其中Z2/(Z1+Z2) |為Z2/(Z1+Z2)的幅度。第二時間依賴輸出電壓V2。(t)不包括任何射頻分量。在|Z2/(Z1+Z2)|從大約0.5到1的情況下，第二時間依賴輸出電壓V2。(t) 可以具有等于或大于Vm(t)(即第一 RF信號線中RF信號的時間依賴幅度)的幅度。一般而言，可以采用其他整流電路取代第一、第二或第三示例性整流電路。還可以采用提供直流電輸出電壓的整流電路，該輸出電壓超過提供給整流電路輸入節(jié)點的輸入RF 信號的幅度的二倍，其中如果Z2/(Z1+Z2) I小于0.5則其特別有用。回頭參考圖3，通過至少一個偏壓饋線將該至少一個輸出偏壓施加到RF開關，該至少一個偏壓饋線提供至少一個偏壓給SOI襯底的底部半導體層。該至少一個偏壓饋線可以包括第一電布線結構，該結構用于將該整流電路從該RF信號所生成的負偏壓供應到該底部半導體層中的至少一個第一摻雜半導體區(qū)域。該至少一個偏壓饋線可以進一步包括第二電布線結構，該結構用于將該整流電路從該RF信號所生成的正偏壓供應到至少一個第二摻雜半導體區(qū)域。該至少一個第一摻雜半導體區(qū)域可以為例如圖2中的至少一個第一摻雜半導體區(qū)域18。該至少一個第二摻雜半導體區(qū)域可以為例如圖2中的至少一個第二摻雜半導體區(qū)域觀。如圖2所示，第一電布線結構可以包括例如電阻性地連接到至少一個第一摻雜半導體區(qū)域18的至少一個第一導電通孔79，以及與至少一個第一導電通孔79垂直相鄰的至少一個第一互連級金屬線94。如圖2所示，第二電布線結構可以包括例如電阻性地連接到至少一個第二摻雜半導體區(qū)域觀的至少一個第二導電通孔89，以及與至少一個第二導電通孔89垂直相鄰的至少一個第二互連級金屬線99。通過至少一個導電通孔(79、89)中的一個將至少一個偏壓中的每一個提供給底部半導體層10。例如，通過至少一個第一導電通孔79將整流電路從RF信號所生成的負偏壓供應到至少一個第一摻雜半導體區(qū)域18，并且通過至少一個第二導電通孔89將整流電路從RF信號所生成的正偏壓供應到至少一個第二摻雜半導體區(qū)域觀。至少一個第一摻雜半導體區(qū)域18嵌入在底部半導體層10中，并且具有P型摻雜，并且至少部分在至少一個場效應晶體管之下。至少一個第二摻雜半導體區(qū)域 28嵌入在底部半導體層10中并且具有η型摻雜。通過使用從整流電路生成的正偏壓和負偏壓，用上述方式抑制在底部半導體層10中生成移動電荷。在此明確考慮如下實施例，其中將至少一個輸出偏壓施加到RF開關的其他部分， 例如，位于SOI襯底的頂部半導體層內(nèi)的頂部半導體部分之中或之上的任何結構，以降低次級電容性耦合，或者在其他方面改善RF開關性能。參考圖6，使用RF信號的時間依賴幅度Vm(t)的任意調(diào)制，自動調(diào)整至少一個偏壓的幅度。換言之，從整流電路所生成的至少一個偏壓中的每一個的幅度自動調(diào)整為RF信號的幅度。這個自動調(diào)整特征具有的優(yōu)點是將至少一個偏壓的幅度優(yōu)化使得防止過多偏壓并且隨時都可以將該至少一個偏壓的最優(yōu)水平提供給RF開關。圖7示出了例如在半導體IC邏輯設計、仿真、測試、布局以及制造中所使用的示例性設計流程900的方框圖。設計流程900包括如下處理和機制，該處理和機制用于處理設計結構或器件，以生成以上描述以及在圖2、圖3、圖4A、圖4B、圖4C、圖5A、圖5B、圖5C和圖6中所示的設計結構和/或器件的邏輯上或功能上等同的表示。由設計流程900處理和 /或生成的設計結構可以編碼在機器可讀傳送或存儲介質上，以包括當在數(shù)據(jù)處理系統(tǒng)上執(zhí)行或處理時，生成硬件部件、電路、器件或系統(tǒng)的邏輯上、結構上、機制上或功能上等同的表示的數(shù)據(jù)和/或指令。設計流程900可以根據(jù)所設計的表示類型而變化。例如，用于構建專用集成電路(ASIC)的設計流程可能與用于設計標準部件的設計流程900不同，或與用于將設計實例化為可編程陣列的設計流程900不同，該可編程陣列例如Altera ^ic.或 Xilinx he.供應的可編程門陣列(PGA)或現(xiàn)場可編程門陣列(FPGA)。圖7圖示出多種這樣的設計結構，其包括優(yōu)選地由設計處理910處理的輸入設計結構920。設計結構920可以是如下邏輯仿真設計結構，其由設計處理910所生成并處理， 以產(chǎn)生硬件器件的邏輯上等同的功能表示。設計結構920還可以或作為替代地包括當由設計處理910處理時，生成硬件器件物理結構的功能表示的數(shù)據(jù)和/或程序指令。不論是表示功能和/或結構設計特征，都可利用諸如內(nèi)核開發(fā)者/設計者所實施的電子計算機輔助設計(ECAD)來生成設計結構920。當編碼在機器可讀數(shù)據(jù)傳送、門陣列或存儲介質上后，設計結構920可以由設計處理910中的一個或多個硬件和/或軟件模塊存取與處理，以仿真或從功能上表示電子部件、電路、電子或邏輯模塊、裝置、器件或系統(tǒng)，諸如圖2、圖3、圖4A、 圖4B、圖4C、圖5A、圖5B、圖5C和圖6中所示。這樣，設計結構920可以包括文件或其他數(shù)據(jù)結構，其包括人類和/或機器可讀源碼、編譯過的結構以及計算機可執(zhí)行程序代碼結構， 其在由設計或仿真數(shù)據(jù)處理系統(tǒng)處理時，從功能上仿真或表示電路或者其他級別的硬件邏輯設計。這種數(shù)據(jù)結構可以包括硬件描述語言(HDL)設計實體或符合和/或兼容于諸如 Verilog和VHDL之類的低級HDL設計語言和/或諸如C或C++之類的高級設計語言的其他數(shù)據(jù)結構。設計處理910優(yōu)選地采用并且并入用于綜合、轉譯或處理圖2、圖3、圖4A、圖4B、 圖4C、圖5A、圖5B、圖5C和圖6中所示的部件、電路、器件或邏輯結構的設計/仿真功能同等物的硬件和/或軟件模塊，以生成包含諸如設計結構920之類的設計結構的網(wǎng)表980。 網(wǎng)表980可以包括例如表示布線、分散部件、邏輯門、控制電路、I/O設備、模型等的列表的經(jīng)編譯或處理數(shù)據(jù)結構，其描述在集成電路設計中到其他部件和電路的連接。網(wǎng)表980可以使用迭代處理來進行綜合，其中網(wǎng)表980根據(jù)器件的設計規(guī)格與參數(shù)重新綜合一次或多次。對于在此描述的其他設計結構類型，網(wǎng)表980可以記錄在機器可讀數(shù)據(jù)存儲介質上，或編程到可編程門陣列中。該介質可以為非易失性存儲介質，諸如磁盤或光盤盤驅動器、可編程門陣列、壓縮閃存或其他閃存。作為補充或代替，該介質可以是系統(tǒng)或緩存存儲器、緩沖空間或者電或光學傳導器件與材料，可以在其上經(jīng)由因特網(wǎng)或其他適合于聯(lián)網(wǎng)的手段來對數(shù)據(jù)分組進行傳送與中間存儲。設計處理910可以包括用于處理各種輸入數(shù)據(jù)結構類型(包括網(wǎng)表980)的硬件和軟件模塊。這種數(shù)據(jù)結構類型可以駐留在例如庫元件930內(nèi)并且包括一組常用元件、電路和器件，包括用于給定的制造技術(例如不同技術節(jié)點，32nm、45nm、90nm等)的模型、布局與符號表示。數(shù)據(jù)結構類型可以進一步包括設計規(guī)格940、特征數(shù)據(jù)950、驗證數(shù)據(jù)960、 設計規(guī)則970以及測試數(shù)據(jù)文件985，該文件可以包括輸入測試式樣、輸出測試結果以及其他測試信息。設計處理910可進一步包括例如標準機械設計處理，諸如應力分析、熱分析、 機械事件仿真、對操作的處理仿真，諸如鑄造、模制以及沖壓成形等。在不脫離本發(fā)明范圍和精神的情況下，機械設計領域技術人員可以意識到設計處理910中所使用的可能的機械設計工具和應用的范圍。設計處理910還可以包括用于執(zhí)行標準電路設計處理(諸如定時分析、驗證、設計規(guī)則檢查、位置與路由操作等)的模塊。設計處理910采用并且并入諸如HDL編譯器和仿真模型構建工具之類的邏輯和物理設計工具，以處理設計結構920以及所描述的某些或全部的支持數(shù)據(jù)結構以及任何附加機械設計或數(shù)據(jù)(如果適用)，以便生成第二設計結構990。設計結構990以用于機械器件與結構的數(shù)據(jù)交換的數(shù)據(jù)格式(例如以IGES、DXF、Parasol id XT、JT、DRG或用來存儲或呈現(xiàn)這種機械設計結構的任何其他合適的格式存儲的信息)駐留在存儲介質或可編程門陣列中。類似于設計結構920，設計結構990優(yōu)選地包括一個或多個文件、數(shù)據(jù)結構或其他計算機編碼數(shù)據(jù)或指令，其駐留在傳送或數(shù)據(jù)存儲介質中并在由ECAD系統(tǒng)處理時生成圖2、 圖3、圖4A、圖4B、圖4C、圖5A、圖5B、圖5C和圖6中所示的一個或多個本發(fā)明實施例的邏輯上或功能上等同的形式。在一個實施例中，設計結構990可以包括功能上仿真圖2、圖3、 圖4A、圖4B、圖4C、圖5A、圖5B、圖5C和圖6中所示器件的已編譯、可執(zhí)行的HDL仿真模型。設計結構990還可以采用用于集成電路布局數(shù)據(jù)交換的數(shù)據(jù)格式和/或符號數(shù)據(jù)格式(例如以⑶SII (⑶S2)、GLU OASIS、地圖文件或用來存儲這種設計數(shù)據(jù)結構的任何其他合適的格式存儲的信息)。設計結構990可以包括如下信息，諸如符號數(shù)據(jù)、地映射文件、測試數(shù)據(jù)文件、設計內(nèi)容文件、制造數(shù)據(jù)、布局參數(shù)、布線、金屬層級、通孔、形狀、用于路由通過制造線的數(shù)據(jù)以及制造商或其他開發(fā)者產(chǎn)生上面描述并且在圖2、圖3、圖4A、圖4B、 圖4C、圖5A、圖5B、圖5C和圖6中所示的器件或結構所需的任何其他數(shù)據(jù)。然后設計結構 990可以前往階段995，在此例如設計結構990分支出去、送去制造、送至掩模工廠、送到另一設計工廠、送回給客戶等。雖然已經(jīng)針對特定實施例描述了本發(fā)明，但根據(jù)前述描述，顯然的是，本領域技術人員將清楚眾多替代、修改和變更。相應地，本發(fā)明旨在涵蓋落入本發(fā)明和所附權利要求書的范圍和精神內(nèi)的所有這些替代、修改和變更。
權利要求
1.一種用于操作半導體電路的方法，包括 提供半導體電路，所述半導體電路包括射頻RF開關，包括位于絕緣體上半導體SOI襯底上的至少一個場效應晶體管； 用于傳送RF信號的RF信號線，其中所述RF信號線連接到所述RF開關；以及從所述RF信號生成至少一個偏壓的電路；以及將所述至少一個偏壓供應到所述SOI襯底的底部半導體層。
2.根據(jù)權利要求1所述的方法，其中所述半導體電路進一步包括至少一個偏壓饋線， 所述偏壓饋線將所述至少一個偏壓供應到所述SOI襯底的所述底部半導體層。
3.根據(jù)權利要求1所述的方法，其中所述半導體結構進一步包括至少一個導電通孔， 所述導電通孔電阻性地連接到所述底部半導體層，并且其中通過所述至少一個導電通孔將所述至少一個偏壓提供給所述底部半導體層。
4.根據(jù)權利要求1所述的方法，其中所述至少一個偏壓包括正偏壓，所述正偏壓所具有的幅度大于所述RF信號的周期內(nèi)所述RF信號的最大正擺動幅度，并且其中所述至少一個偏壓包括負偏壓，所述負偏壓所具有的幅度大于所述RF信號的周期內(nèi)所述RF信號的最大負擺動幅度。
5.根據(jù)權利要求1所述的方法，其中所述半導體電路進一步包括功率放大器，所述功率放大器連接到所述RF信號線并將所述RF信號提供到所述RF信號線。
6.根據(jù)權利要求1所述的方法，其中所述分壓器包括具有第一阻抗的第一組至少一個阻抗元件和具有第二阻抗的第二組至少一個阻抗元件的串聯(lián)連接，其中所述第一組至少一個阻抗元件的一端直接連接到所述RF信號線，并且其中所述第二組至少一個阻抗元件的一端直接連接到電接地。
7.根據(jù)權利要求1所述的方法，其中所述半導體電路進一步包括至少一個第一摻雜半導體區(qū)域，嵌入在所述底部半導體層中并且具有P型摻雜；以及至少一個第二摻雜半導體區(qū)域，嵌入在所述底部半導體層中并且具有η型摻雜。
8.根據(jù)權利要求7所述的方法，進一步包括將所述整流電路從所述RF信號所生成的負偏壓施加到所述至少一個第一摻雜半導體區(qū)域；以及將所述整流電路從所述RF信號所生成的正偏壓施加到所述至少一個第二摻雜半導體區(qū)域。
9.根據(jù)權利要求8所述的方法，進一步包括使用所述負偏壓和所述正偏壓中的一個來抑制累積區(qū)域的形成，在所述累積區(qū)域中， 多數(shù)電荷載流子累積在所述底部半導體層中；以及使用所述負偏壓和所述正偏壓中的另一個來抑制反型區(qū)域的形成，在所述反型區(qū)域中，少數(shù)電荷載流子累積在所述底部半導體層中。
10.一種半導體電路，包括射頻RF開關，包括位于絕緣體上半導體SOI襯底上的至少一個場效應晶體管； RF信號線，用于傳送RF信號，其中所述RF信號線連接到所述RF開關； 分壓器，連接在所述RF信號線與電接地之間；整流電路，連接到所述分壓器并從所述RF信號生成至少一個偏壓，其中所述至少一個偏壓隨著大于所述RF信號的周期的時間常數(shù)而變化；以及至少一個偏壓饋線，其將所述至少一個偏壓提供給所述SOI襯底的底部半導體層。
11.根據(jù)權利要求10所述的半導體電路，進一步包括至少一個導電通孔，所述導電通孔電阻性地連接到所述底部半導體層，其中通過所述至少一個導電通孔將所述至少一個偏壓提供給所述底部半導體層。
12.根據(jù)權利要求10所述的半導體電路，其中所述至少一個偏壓包括正偏壓，所述正偏壓所具有的幅度大于所述RF信號的周期內(nèi)所述RF信號的最大正擺動幅度。
13.根據(jù)權利要求10所述的半導體電路，其中所述至少一個偏壓包括負偏壓，所述負偏壓所具有的幅度大于所述RF信號的周期內(nèi)所述RF信號的最大負擺動幅度。
14.根據(jù)權利要求10所述的半導體電路，其中所述至少一個偏壓包括正偏壓，所述正偏壓所具有的幅度大于所述RF信號的周期內(nèi)所述RF信號的最大正擺動幅度，并且其中所述至少一個偏壓包括負偏壓，所述負偏壓所具有的幅度大于所述RF信號的周期內(nèi)所述RF 信號的最大負擺動幅度。
15.根據(jù)權利要求10所述的半導體電路，進一步包括功率放大器，所述功率放大器連接到所述RF信號線并且將所述RF信號提供到所述RF信號線。
16.根據(jù)權利要求10所述的半導體電路，其中所述分壓器包括具有第一阻抗的第一組至少一個阻抗元件和具有第二阻抗的第二組至少一個阻抗元件的串聯(lián)連接，其中所述第一組至少一個阻抗元件的一端直接連接到所述RF信號線，并且其中所述第二組至少一個阻抗元件的一端直接連接到電接地，并且其中所述第一組與所述第二組之間的共用節(jié)點直接連接到所述整流電路的輸入節(jié)點。
17.根據(jù)權利要求16所述的半導體電路，其中所述第一組至少一個阻抗元件和所述第二組至少一個阻抗元件中的每一個包括電阻器、電容器和電感器的至少一個。
18.根據(jù)權利要求16所述的半導體電路，其中在所述RF信號頻率上，所述第一阻抗與所述第二阻抗的總和的幅度與所述第二阻抗的幅度之間的比率為大約0. 5到1. 0。
19.根據(jù)權利要求16所述的半導體電路，其中所述整流電路包括直接連接到電接地的至少一個電阻器、直接連接到電接地的至少一個電容器、直接連接到電接地的至少一個二極管以及直接連接到所述整流電路的所述輸入節(jié)點的至少另一二極管。
20.根據(jù)權利要求10所述的半導體電路，進一步包括至少一個第一摻雜半導體區(qū)域，嵌入在所述底部半導體層中并且具有P型摻雜，其中將所述整流電路從所述RF信號所生成的負偏壓施加到所述至少一個第一摻雜半導體區(qū)域；以及至少一個第二摻雜半導體區(qū)域，嵌入在所述底部半導體層中并且具有η型摻雜，其中將所述整流電路從所述RF信號所生成的正偏壓施加到所述至少一個第二摻雜半導體區(qū)域。
21.一種體現(xiàn)在機器可讀介質中的設計結構，用于設計、制造或測試用于半導體結構的設計，所述設計結構包括第一數(shù)據(jù)，代表射頻RF開關，所述RF開關包括位于絕緣體上半導體SOI襯底上的至少一個場效應晶體管；第二數(shù)據(jù)，代表RF信號線，所述RF信號線用于傳送RF信號，其中所述RF信號線連接到所述RF開關；第三數(shù)據(jù)，代表分壓器，所述分壓器連接在所述RF信號線與電接地之間；第四數(shù)據(jù)，代表整流電路，所述整流電路連接到所述分壓器并從所述RF信號生成至少一個偏壓，所述偏壓隨著大于所述RF信號的周期的時間常數(shù)而變化；以及第五數(shù)據(jù)，代表至少一個偏壓饋線，所述偏壓饋線將所述至少一個偏壓提供給所述SOI 襯底的底部半導體層。
22.根據(jù)權利要求21所述的設計結構，進一步包括代表至少一個導電通孔的附加數(shù)據(jù)，所述導電通孔電阻性地連接到所述底部半導體層，其中通過所述至少一個導電通孔將所述至少一個偏壓提供給所述底部半導體層。
23.根據(jù)權利要求21所述的設計結構，進一步包括第六數(shù)據(jù)，代表用于傳送所述RF信號的天線；以及第七數(shù)據(jù)，代表連接到所述RF開關和所述天線的另一 RF信號線。
24.根據(jù)權利要求21所述的設計結構，其中所述第三數(shù)據(jù)包括第八數(shù)據(jù)、第九數(shù)據(jù)和第十數(shù)據(jù)，所述第八數(shù)據(jù)代表具有第一阻抗的第一組至少一個阻抗元件，所述第九數(shù)據(jù)代表具有第二阻抗的第二組至少一個阻抗元件，所述第十數(shù)據(jù)代表所述第一組至少一個阻抗元件與所述第二組至少一個阻抗元件之間的串聯(lián)連接，其中所述第一組至少一個阻抗元件的一端直接連接到所述RF信號線，并且其中所述第二組至少一個阻抗元件的一端直接連接到電接地，并且其中所述第一組與所述第二組之間的共用節(jié)點直接連接到所述整流電路的輸入節(jié)點。
25.根據(jù)權利要求21所述的設計結構，進一步包括第一附加數(shù)據(jù)，代表至少一個第一摻雜半導體區(qū)域，所述至少一個第一摻雜半導體區(qū)域嵌入在所述底部半導體層中并且具有P型摻雜；第二附加數(shù)據(jù)，代表第一電布線結構，所述第一電布線結構用于將所述整流電路從所述RF信號所生成的負偏壓供應到所述至少一個第一摻雜半導體區(qū)域；第三附加數(shù)據(jù)，代表至少一個第二摻雜半導體區(qū)域，所述至少一個第二摻雜半導體區(qū)域嵌入在所述底部半導體層中并且具有η型摻雜；以及第四附加數(shù)據(jù)，代表第二電布線結構，所述第二電布線結構用于將所述整流電路從所述RF信號所生成的正偏壓供應到所述至少一個第二摻雜半導體區(qū)域。
全文摘要
一種射頻(RF)開關(40/42/44)，其位于絕緣體上半導體(SOI)襯底(10/20/30)上，該開關在底部半導體層(10)中包括至少一個電偏壓區(qū)域(13)。該RF開關接收來自功率放大器的RF信號，并將該RF信號傳送到天線(圖3)。該電偏壓區(qū)域可以被偏置(18/79/94或28/89/99)以消除或縮小累積區(qū)域，穩(wěn)定耗盡區(qū)域，和/或防止在該底部半導體層中形成反型區(qū)域，由此減少由于該RF信號而造成的寄生耦合和諧波生成。分壓器電路和整流器電路生成至少一個偏壓，該偏壓的幅度隨著該RF信號的幅度而變化(圖6)。將該至少一個偏壓施加到該至少一個電偏壓區(qū)域以維持該底部半導體層的適當偏壓，以便將寄生耦合、信號耗損以及諧波生成最小化。
文檔編號H01L29/00GK102265402SQ200980152324
公開日2011年11月30日 申請日期2009年12月15日 優(yōu)先權日2008年12月23日
發(fā)明者A·B·博圖拉, E·J·諾瓦克 申請人:國際商業(yè)機器公司