專利名稱：柱形結(jié)構(gòu)的阻劑結(jié)構(gòu)元件和可移除間隔物間距加倍構(gòu)圖方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及一種制造半導(dǎo)體器件的方法，更具體地，涉及一種制造半導(dǎo)體柱形結(jié)構(gòu)的方法。
背景技術(shù)：
由半導(dǎo)體材料構(gòu)成的器件用于在電組件和系統(tǒng)中建立存儲器電路。存儲器電路因?yàn)樵谄渲写鎯?shù)據(jù)和指令集因此是這種器件的基礎(chǔ)(backbone)。最大化在這種電路上的每單位面積的存儲器元件的數(shù)量最小化了其成本，且因此在設(shè)計(jì)這種電路時是主要動機(jī)。由于在半導(dǎo)體晶片上形成的結(jié)構(gòu)的尺度變小，因此當(dāng)前可用于創(chuàng)建這些器件的工具到達(dá)其極限。作為例子，當(dāng)前可用的193納米沉浸工具(immersion tools)將不能創(chuàng)建具有小于大約80nm的間距(pitch)的結(jié)構(gòu)。為了制造比具有當(dāng)前可用的工具更小的結(jié)構(gòu)元件(feature)，人們必須使用更復(fù)雜的工藝。一個這種工藝是加倍曝光/加倍構(gòu)圖(double patterning)的技術(shù)。另一個是在模板圖案上形成的側(cè)壁間隔物的使用，模板圖案然后被移除。然后，側(cè)壁間隔物(sidewall spacer)在蝕刻一個或多個底層膜期間用作掩模。為了簡便，這兩個技術(shù)的一維、規(guī)則的線和空間(line-and-space)圖案具有將光刻產(chǎn)生的(photolithography-produced)間距一分為二的效果。以此方式，可以延長給定的光刻(photolithography)工具的分辨率能力。但是，對于規(guī)則地隔開的柱形的二維圖案，加倍構(gòu)圖的方案延長該間距2的平方根的因子。側(cè)壁間隔物方法照原樣根本不能使用，因?yàn)檫@種方案將產(chǎn)生規(guī)則地隔開的圓環(huán) (annuli)柱形，而不是實(shí)心柱。

發(fā)明內(nèi)容
一種制造半導(dǎo)體器件的方法，包括在襯底上形成至少一層；在該至少一層上形成可成像材料的至少兩個隔開的結(jié)構(gòu)元件；在該至少兩個結(jié)構(gòu)元件上形成側(cè)壁間隔物；用填充物結(jié)構(gòu)元件來填充在第一結(jié)構(gòu)元件上的第一側(cè)壁間隔物和第二結(jié)構(gòu)元件上的第二側(cè)壁間隔物之間的空間。該方法還包括選擇性地移除側(cè)壁間隔物以留下第一結(jié)構(gòu)元件，所述填充物結(jié)構(gòu)元件和第二結(jié)構(gòu)元件彼此分隔開；以及使用所述第一結(jié)構(gòu)元件、所述填充物結(jié)構(gòu)元件和第二結(jié)構(gòu)元件作為掩模來蝕刻該至少一層。一種制造柱形非易失性存儲器器件陣列的方法，包括在襯底上形成多個底部電極；在所述多個底部電極上形成至少一個器件層，包括至少一個操縱元件層和至少一個存儲元件層；在該至少一個器件層上形成硬模堆棧；以及在該硬模堆棧上形成多個光阻分隔開的結(jié)構(gòu)元件。該方法還包括在所述多個光阻分隔開的結(jié)構(gòu)元件上形成側(cè)壁間隔物；在所述多個光阻分隔開的結(jié)構(gòu)元件之間形成多個光阻填充物結(jié)構(gòu)元件，以使該側(cè)壁間隔物的上部曝光且使得所述多個光阻填充物結(jié)構(gòu)元件位于側(cè)壁間隔物之間；以及選擇性地移除該側(cè)壁間隔物以留下該多個光阻分隔開的結(jié)構(gòu)元件和彼此分隔開的該多個光阻填充物結(jié)構(gòu)元件。該方法還包括使用所述多個光阻分隔開的結(jié)構(gòu)元件和所述多個光阻填充物結(jié)構(gòu)元件作為掩模來蝕刻硬模堆棧的至少一部分，以形成多個硬模結(jié)構(gòu)元件；使用所述多個硬模結(jié)構(gòu)元件作為掩模來蝕刻該至少一個器件層，以形成多個柱形非易失性存儲器單元，每個柱形非易失性存儲器單元包括二極管操縱元件和電阻率切換存儲元件；以及形成接觸所述多個非易失性存儲器單元的多個上位電極(upper electrode) 0


圖1是非易失性存儲器單元的透視圖。圖2是圖1的存儲器單元的陣列的透視圖。圖3A-3D是圖示在通過相減(SUbtractive)方法來形成導(dǎo)電軌(conductive rail)的工藝中的步驟的剖面?zhèn)纫晥D。圖4A-4D是圖示在通過鑲嵌(Damascene)方法來形成導(dǎo)電軌的工藝中的步驟的剖面?zhèn)纫晥D。圖5是在形成柱形結(jié)構(gòu)之前的器件層的剖面?zhèn)纫晥D。圖6-10是根據(jù)本發(fā)明的一個實(shí)施例的制造器件陣列的工藝步驟的剖面?zhèn)纫晥D (多個圖，具有子部分A)和頂視圖(多個圖，具有子部分B)。
具體實(shí)施例方式本發(fā)明人實(shí)現(xiàn)了替代使用側(cè)壁間隔物作為用于蝕刻器件層的掩模，而是當(dāng)形成該蝕刻掩模時側(cè)壁間隔物可以用作為犧牲性的間隔物。一旦形成該蝕刻掩模，則移除側(cè)壁間隔物，且移除位于先前側(cè)壁間隔物位置以下的器件層的部分以留下分隔開的器件，諸如柱形器件。例如，首先在襯底上形成一個或多個器件層。可以使用任何適當(dāng)?shù)囊r底，諸如半導(dǎo)體晶片(包括硅或復(fù)合半導(dǎo)體晶片)或金屬、玻璃、陶瓷或塑料襯底?？梢杂靡粋€或多個絕緣層覆蓋該襯底，并且/或者可以在襯底上或在襯底中形成一個或多個器件，諸如驅(qū)動器電路。該器件層可以包括半導(dǎo)體器件的半導(dǎo)體層、形成電極的一個或多個導(dǎo)電層、和/或用于隔離器件的半導(dǎo)體或?qū)щ姴糠值慕^緣層。然后，在器件層上形成至少兩個分隔開的結(jié)構(gòu)元件。優(yōu)選地，形成多個(即，多于兩個)結(jié)構(gòu)元件以形成大的器件陣列。可以直接在半導(dǎo)體、導(dǎo)電和/或絕緣器件層上或上方形成這些結(jié)構(gòu)元件。這些結(jié)構(gòu)元件可以具有任何空間，只要這些結(jié)構(gòu)元件能夠隨后用作用于蝕刻底層器件層的蝕刻掩模。例如，如以下將更詳細(xì)地描述的，這些結(jié)構(gòu)元件可以具有圓柱形。但是，如果要形成矩形或三角形器件，也可以使用諸如矩形或三角形的其它形狀。這些結(jié)構(gòu)元件可以具有任何期望的尺寸，且優(yōu)選地具有與底層器件的期望的寬度相同的寬度。這些結(jié)構(gòu)元件應(yīng)該具有足以用作蝕刻掩模的高度或厚度。這些結(jié)構(gòu)元件包括可成像材料，諸如可成像聚合物材料，該可成像材料包括光阻材料(包括可視和UV可成像光阻材料)、電子束可成像阻劑材料、或納米壓印光刻(nanoimprint lithography)可成像阻劑材料。因此，通過使用用于結(jié)構(gòu)元件的可成像材料而不是不可成像材料，省略用于蝕刻不可成像結(jié)構(gòu)元件的分離的蝕刻步驟?？蛇x地，可以進(jìn)行修整(trimming)步驟來減小分隔開的結(jié)構(gòu)元件的尺寸。任何適當(dāng)?shù)男拚椒?，例如干蝕刻，可以用于修整分隔開的結(jié)構(gòu)元件。 然后，在結(jié)構(gòu)元件上形成側(cè)壁間隔物。可以通過傳統(tǒng)的側(cè)壁間隔物形成方法，諸如通過在結(jié)構(gòu)元件上沉積薄膜然后各向異性地蝕刻該薄膜以留下在結(jié)構(gòu)元件上的側(cè)壁間隔物，來形成側(cè)壁間隔物。間隔物可以由不同于結(jié)構(gòu)元件的上部的導(dǎo)電、絕緣或半導(dǎo)體材料構(gòu)成。能夠選擇側(cè)壁間隔物材料，以使得i)與分隔開的結(jié)構(gòu)元件的材料相比，其能夠用干蝕刻化學(xué)法而被選擇性地各向異性地蝕刻， )通過使用不同的干或濕的蝕刻化學(xué)法，與分隔開的結(jié)構(gòu)元件的材料相比，其能夠選擇性地被移除(諸如各向同性地蝕刻)。例如，當(dāng)這些結(jié)構(gòu)元件包括諸如光阻材料的可成像材料時，可以由氧化硅或氮化硅形成這些間隔物。還可以使用其它材料組合。 隨后，在位于相鄰結(jié)構(gòu)元件上的相鄰間隔物之間的空間被填充了所謂的填充物結(jié)構(gòu)元件?？梢酝ㄟ^在結(jié)構(gòu)元件和側(cè)壁間隔物上和之間形成填充物薄膜或?qū)觼硇纬商畛湮锝Y(jié)構(gòu)元件。優(yōu)選地，填充物薄膜包括可流動材料，且/或由液相沉積，諸如旋轉(zhuǎn)涂覆(spin-on coating)來沉積。例如，填充物薄膜可以包括任何適當(dāng)?shù)目沙上窕虿豢沙上窬酆衔锊牧希摼酆衔锊牧暇哂写蠹s1到大約15厘泊(centipoise)的粘質(zhì)來使其可流動，且通過液相沉積來沉積。可流動的填充物材料填充在間隔物之間的空間，且曝光分隔開的結(jié)構(gòu)元件和間隔物的上部，而不需要移除可流動的填充物材料的上部。得到的填充物結(jié)構(gòu)元件具有大約與由可成像材料構(gòu)成的分隔開的結(jié)構(gòu)元件相同的高度。如果不可流動的材料用于填充物薄膜，則通過蝕刻或拋光以曝光側(cè)壁間隔物的上部來移除填充物薄膜的上部。填充物薄膜材料可以包括與分隔開的結(jié)構(gòu)元件的可成像結(jié)構(gòu)元件材料(即，光阻、電子束阻劑或納米壓印光刻阻劑)相同的材料、或不同于可成像材料的材料，但是相對于間隔物材料蝕刻介質(zhì)其具有與可成像材料類似的蝕刻特性或蝕刻電阻(即，其抵抗將用于蝕刻間隔物的蝕刻氣體或液體達(dá)與可成像材料大約相同的程度(degree))。填充物薄膜材料應(yīng)該不同于側(cè)壁間隔物的材料，以便與分隔開的可成像材料結(jié)構(gòu)元件和填充物結(jié)構(gòu)元件相比，該側(cè)壁間隔物能夠選擇性地蝕刻。在形成填充物結(jié)構(gòu)元件之后，選擇性地移除側(cè)壁間隔物。選擇性地移除的步驟包括選擇性地蝕刻側(cè)壁間隔物的材料，而不實(shí)質(zhì)地移除原始的可成像的分隔開的結(jié)構(gòu)元件或填充物結(jié)構(gòu)元件材料?？梢酝ㄟ^例如選擇性的濕蝕刻來進(jìn)行該移除。間隔物的移除留下了分隔開的結(jié)構(gòu)元件和彼此分隔開的填充物結(jié)構(gòu)元件。然后，分隔開的結(jié)構(gòu)元件和填充物結(jié)構(gòu)元件在蝕刻底層硬模和/或器件層期間用作蝕刻掩模?？梢允褂梅指糸_的結(jié)構(gòu)元件和填充物結(jié)構(gòu)元件作為掩模，使用各向同性或各向異性的蝕刻來蝕刻硬模和/或器件層?？蛇x地，在蝕刻硬模和/或器件層的步驟之前，可以修整填充物結(jié)構(gòu)元件來減小其尺寸和/或圓滑(round)其角。任何適當(dāng)?shù)男拚椒?，例如干蝕刻，可以用于修整填充物結(jié)構(gòu)元件。在一些實(shí)施例中，可以在修整填充物結(jié)構(gòu)元件的步驟期間修整分隔開的結(jié)構(gòu)元件?？梢栽谖g刻硬?；蚱骷又笠瞥指糸_的結(jié)構(gòu)元件和 /或填充物結(jié)構(gòu)元件。
可以形成任何適當(dāng)?shù)钠骷＿@些器件取決于該結(jié)構(gòu)元件和填充物結(jié)構(gòu)元件的形狀，可以具有實(shí)質(zhì)上圓柱形和/或?qū)嵸|(zhì)上矩形的柱形，以下將更詳細(xì)地描述。還可以形成非柱形的器件。該器件可以包括二極管、晶體管、電阻器、抗熔化電介質(zhì)、熔絲、電阻率切換材料、電容器等。可以形成邏輯、易失性存儲器或非易失性存儲器器件或陣列。在優(yōu)選的非限制性實(shí)施例中，形成包括多個包含非易失性存儲器單元的二極管的多個柱形器件。參考圖1，授予Herner等人的題為〃 High-Density Three-Dimensional Memory Cell"的美國專利6，952，030，此后稱為〃 ‘030專利〃且通過引用合并于此，公開了可以通過本發(fā)明的實(shí)施例的方法來形成的示例非易失性存儲器單元。存儲器單元20包括垂直方向的圓柱形結(jié)(junction) 二極管。在此使用術(shù)語結(jié)二極管來指具有非歐姆導(dǎo)電屬性的半導(dǎo)體器件，其具有兩個終端電極，且由在一個電極處是P 型而在另一個處是η型的半導(dǎo)電材料構(gòu)成。例子包括ρ-η 二極管和η-ρ 二極管，具有接觸的P型半導(dǎo)體材料和η型半導(dǎo)體材料，諸如Zener 二極管、p-i-n 二極管，其中，本征(未摻雜)半導(dǎo)體材料插入在P型半導(dǎo)體材料和η型半導(dǎo)體材料之間。二極管22和可選的抗熔化電介質(zhì)24插入頂部26和底部28導(dǎo)體或電極之間。垂直方向的結(jié)二極管22包括第一導(dǎo)電型(諸如η型)的重度摻雜的半導(dǎo)體區(qū)域30、作為未摻雜的半導(dǎo)體材料或輕度摻雜的半導(dǎo)體材料的中間區(qū)域32 (其將被稱為本征區(qū)域)、和第二導(dǎo)電型(諸如P型)的重度摻雜的半導(dǎo)體區(qū)域34，來形成p-i-n 二極管。如果期望的話，ρ 和η型區(qū)域的位置可以顛倒。結(jié)二極管22的半導(dǎo)體材料通常是硅、鍺、或硅和/或鍺的合金。還可以使用其它半導(dǎo)體材料。結(jié)二極管22和抗熔化電介質(zhì)24串聯(lián)地安排在可以由諸如鎢和/或TiN的金屬形成的底部導(dǎo)體28和頂部導(dǎo)體26之間。抗熔化電介質(zhì)24可以位于二極管22之上或之下。存儲器單元可以包括一次可編程(OTP)或可重寫非易失性存儲器單元。例如，每個二極管22可以用作存儲器單元的操縱元件，用作電阻率切換材料(即，存儲數(shù)據(jù))的另一材料或?qū)?4與該二極管串聯(lián)地提供在導(dǎo)體之間。具體地，不是抗熔化電介質(zhì)，而是電阻率切換材料24可以包括熔絲、多晶硅存儲器效應(yīng)材料、金屬氧化物(諸如氧化鎳、鈣鈦礦材料等)、碳納米管、相位改變材料、可切換復(fù)合金屬氧化物、導(dǎo)電橋元件、或可切換聚合物。電阻率切換材料24的電阻率可以響應(yīng)于在電極或?qū)w之間提供的正向和/或反向偏壓，而增大或減小。簡要地，單元20如下操作。在初始狀態(tài)，當(dāng)在頂部導(dǎo)體26和底部導(dǎo)體28之間施加讀取電壓時，很少的電流流過結(jié)二極管22，因?yàn)榭谷刍娊橘|(zhì)24阻礙了電流流動。在頂部導(dǎo)體26和底部導(dǎo)體28之間施加編程電壓使得抗熔化材料的電介質(zhì)崩潰，永久地形成穿過抗熔化24的導(dǎo)電路徑。如果以高電阻狀態(tài)初始地形成二極管半導(dǎo)體材料，則二極管22的半導(dǎo)體材料也可以被更改，將其改變?yōu)檩^低電阻率狀態(tài)。在編程之后，當(dāng)施加讀取電壓時， 在頂部導(dǎo)體26和底部導(dǎo)體28之間，較高的讀取電流流動。以此方式，已編程單元可以與未編程單元區(qū)分。在替換的實(shí)施例中，可以省略抗熔化電介質(zhì)24。相反，在相對高電阻率的狀態(tài)下形成二極管22的多晶半導(dǎo)體材料，其也傾向于阻礙電流流動，如在由Herner等人在2004年9月29日提交的美國專利申請序列號10/955，549、“ Nonvolatile Memory Cell Without a Dielectric Antifuse Having High—and Low-Impedance States "、以下稱為〃 ‘549申請〃、和由Herner等人在2005年6月8日提交的美國專利申請序歹Ij號 11/148，530、 “ Nonvolatile Memory Cell Operating by Increasing Order in Polycrystalline Semiconductor Material"、以下稱為"‘530 申請〃中描述的，兩者通過引用合并于此。施加編程電壓降低了二極管的電阻率狀態(tài)。因此，該二極管在此實(shí)施例中用作電阻率切換材料。參考圖2，示出與圖1的單元20類似的存儲器單元20的第一存儲器級36的一部分。兩個、三個、四個或諸如八個級的更多的這種存儲器級可以相互在頂上堆疊地形成， 以形成單片三維存儲器陣列，優(yōu)選地形成在諸如單晶硅晶片的襯底之上，在'030專利和'549及'530申請中描述。二極管柱22優(yōu)選地具有例如小于IOOnm的間距、諸如78nm 或更小的間距以及IOOnm或更小的直徑、諸如50nm或更小、諸如32nm?？梢酝ㄟ^相減或鑲嵌方法來形成底部電極或?qū)w28。在相減方法中，導(dǎo)電層或薄膜構(gòu)圖為分隔開的電極，然后在電極直徑的間隙填充絕緣材料。在鑲嵌方法中，在絕緣材料中形成凹槽，在凹槽中且在絕緣層之上形成導(dǎo)電層或薄膜，然后，導(dǎo)電層或薄膜被平面化， 以留下凹槽中的分隔開的電極。圖3A-3D圖示了形成軌形電極或?qū)w28的相減方法。如圖3A所示，一個或多個導(dǎo)電層40，諸如W和/或TiN層，沉積在襯底之上，光阻42的層旋轉(zhuǎn)到其上。如圖3B所示， 然后，光阻42的層被光刻構(gòu)圖為期望的形式。如圖3C所示，蝕刻步驟移除一個或多個導(dǎo)電層40的部分，在該處它們不被蝕刻的光阻層42保護(hù)。如圖3D所示，在蝕刻之后，光阻層42 被剝?nèi)?，留下?dǎo)體或電極軌40。在軌40之間的間隙填充絕緣材料44，諸如氧化硅、氮化硅或其它絕緣材料。如果期望的話，可以通過例如化學(xué)-機(jī)械拋光(CMP)來移除絕緣材料44 的任何過填充(overfill)，來在絕緣層44的平面化的表面中曝光軌40的上表面。圖4A到4D圖示了鑲嵌方法來形成電極或?qū)w28。首先，光阻48的層旋轉(zhuǎn)到沉積的絕緣層50，諸如氧化硅層。如圖4B所示，對光阻48的層構(gòu)圖。然后，蝕刻步驟在絕緣層50中形成凹槽或溝渠52。在圖4C中，在移除了光阻層48之后，一個或多個導(dǎo)電層46， 諸如W和/或TiN層沉積來填充凹槽或溝渠52。一個或多個導(dǎo)電層46例如通過CMP或回蝕來與絕緣層的上表面一起平面化，留下凹槽中的軌形導(dǎo)體，如圖4D所示。圖5示出了根據(jù)本發(fā)明的一個實(shí)施例的諸如柱形非易失性存儲器單元陣列110的半導(dǎo)體器件的制造的初始階段。陣列110包含由分別參考圖3或4上述的相減或鑲嵌方法形成的多個底部電極114。電極114對應(yīng)于圖1和2所示的軌形導(dǎo)體28。電極114可以包括任何適當(dāng)?shù)膶?dǎo)電材料，諸如鎢、鋁、其合金等。電極114用諸如氧化硅的絕緣材料116而彼此分離。可選的粘合層118形成在電極114之上。粘合層可以包括氮化鈦或氮化鎢?？蛇x的抗熔化介電層120沉積在粘合層118上?？谷刍殡妼?20可以包括薄氧化硅或其它絕緣層?；蛘撸梢詮目谷刍殡妼又刑鎿Q上述另一電阻率切換材料。另一可選的粘合層 122，諸如TiN層，沉積在抗熔化介電層120之上。因此，介電層120夾在兩個粘合層118、 122之間。一個或多個半導(dǎo)體層124，諸如硅或鍺或其合金，形成在粘合層122之上。例如，半導(dǎo)體層124可以包括下位的η型層、中間的本征層和上位的ρ型層?？梢酝ㄟ^將ρ型雜質(zhì)離子植入本征層的上部，或通過在本征層上沉積P型摻雜的半導(dǎo)體層，來形成P型層?？蛇x的上位硬模堆棧126形成在半導(dǎo)體層124上。硬模堆?？梢园◤牡撞靠狗瓷渫扛?BARC)層、介電抗反射涂覆(DARC)層(諸如氮氧化硅層)、有機(jī)硬模層、一個或多個導(dǎo)電硬模層、或氧化物硬模層之中選擇的一個或多個層。有機(jī)硬模層可以是無定形碳先進(jìn)構(gòu)圖薄膜(APF)。 例如，堆棧126可以從底部到頂部包括10到20歷，諸如15nm的TiN層；25到75歷，諸如 50nm 的 W 層；100 到 300nm,諸如 200nm 的 APF 層；30 到 50nm,諸如 40nm 的 SiON DARC 層； 和15到40nm，諸如25nm的BARC層。參考圖6A和6B，示出了創(chuàng)建柱形器件的工藝中的第一步驟。圖6A示出了器件層的側(cè)剖面圖，圖6B示出在第一步驟之后的該器件層的頂視圖。在第一步驟中，多個結(jié)構(gòu)元件132形成在硬模堆棧126上(或，如果省略堆棧126，則在半導(dǎo)體層124上)。結(jié)構(gòu)元件通過空間134而彼此分隔開(在如圖6B所示的水平和垂直方向上)。通過用光、電子束或納米壓印光刻來對可成像材料成像，然后將成像的材料構(gòu)圖到結(jié)構(gòu)元件132中，來形成結(jié)構(gòu)元件132。結(jié)構(gòu)元件132可以是75到200nm厚，諸如120到150nm厚的光阻結(jié)構(gòu)元件，諸如193nm的輻射敏感的光阻。結(jié)構(gòu)元件132可以可選地在形成之后修整，以減小其尺寸。如果BARC層出現(xiàn)在硬模堆棧126的頂部上，則其可以與結(jié)構(gòu)元件132 —起或把結(jié)構(gòu)元件132 用作掩模而被構(gòu)圖，使得BARC層部分僅位于結(jié)構(gòu)元件132之下。結(jié)構(gòu)元件132優(yōu)選地沿著多個假想的對角線136被排列為菱形或旋轉(zhuǎn)方形圖案， 如圖6B所示。在圖6B中示出多個對角線136中的僅四個以便清楚。如圖6B所示，結(jié)構(gòu)元件132優(yōu)選地具有實(shí)質(zhì)上圓柱形(即，它們具有圓形或近似圓形(諸如橢圓)的剖面)。相鄰于器件陣列邊界而提供對準(zhǔn)(alignment)邊緣結(jié)構(gòu)元件137，如圖6B所示。 對準(zhǔn)邊緣結(jié)構(gòu)元件可以具有比多個分隔開的結(jié)構(gòu)元件132更大的尺寸，且/或它們可以具有不同的形狀，諸如橢圓剖面形狀。對準(zhǔn)邊緣結(jié)構(gòu)元件將用于在將在以下描述的剪切掩模步驟中簡化對準(zhǔn)。圖7A和7B示出下一工藝步驟。在此步驟中，氧化硅間隔物138形成在每個結(jié)構(gòu)元件132上。應(yīng)該注意，如果每個結(jié)構(gòu)元件132是圓柱形的，則其技術(shù)上具有僅一個側(cè)壁， 僅一個輪(ring)或環(huán)(armulus)形的間隔物138形成在結(jié)構(gòu)元件132的側(cè)壁周圍。但是， 如在此使用的，術(shù)語"間隔物"將表示單個環(huán)間隔物138以及在多邊形結(jié)構(gòu)元件132的離散側(cè)壁上形成的兩個或多個間隔物138。通過在結(jié)構(gòu)元件132之上和之間沉積氧化硅層或薄膜，然后各向異性地蝕刻氧化硅層或薄膜，來形成間隔物138。氧化物間隔物138主要沿著多個對角線136填充在結(jié)構(gòu)元件132周圍的間隔物 134，留下在相鄰側(cè)壁間隔物138之間的離散的間隔物或空隙140。由于側(cè)壁間隔物138的環(huán)形狀，該空隙具有擁有凹側(cè)壁的矩形剖面形狀，如圖7B所示。圖8A和8B示出該工藝的下兩個步驟。在結(jié)構(gòu)元件132和間隔物138之間和之上形成填充物薄膜。填充物薄膜可以包括可成像材料、例如光阻材料、電子束阻劑材料、納米壓印阻劑材料、或不可成像材料。通過液相方法，諸如旋轉(zhuǎn)或噴射涂覆，來優(yōu)選地沉積填充物薄膜，以曝光間隔物138的上表面。沉積步驟留下側(cè)壁間隔物138之間的多個可成像材料填充物結(jié)構(gòu)元件142。由于填充物結(jié)構(gòu)元件142填充了空隙140，因此填充物結(jié)構(gòu)元件142 還具有凹側(cè)壁的矩形或方形剖面形狀(即，實(shí)質(zhì)上矩形或方形)。在制造器件陣列中的此時，間隔物134被完全填充了氧化物間隔物138或填充物結(jié)構(gòu)元件142。如果期望，則進(jìn)行可選的剪切掩蔽和蝕刻步驟，來從器件陣列外面的區(qū)域中移除填充物薄膜或填充物結(jié)構(gòu)元件142。在多個填充物結(jié)構(gòu)元件142之上且在多個分隔開的結(jié)構(gòu)元件132之上形成光阻層。曝光光阻層，以便曝光的區(qū)域的邊緣與所有邊緣結(jié)構(gòu)元件137 相交。因此，延伸或放大邊緣結(jié)構(gòu)元件137從而允許此剪切掩模更簡單的對準(zhǔn)。剩余的填充物薄膜、或剩余在器件陣列邊界之外的區(qū)域中的不被光阻圖案覆蓋的填充物結(jié)構(gòu)元件被蝕刻掉?；蛘?，如果填充物薄膜包括可成像材料，諸如光阻材料，則以曝光的區(qū)域的邊緣與所有邊緣結(jié)構(gòu)元件137相交的方式，通過對可成像材料簡單成像，來進(jìn)行剪切掩蔽的步驟和蝕刻步驟(諸如例如將光阻填充物薄膜對于輻射曝光)。如果期望，則能夠在移除間隔物 138的步驟之后進(jìn)行剪切掩蔽和蝕刻步驟。圖9A和9B示出該工藝的下一步驟。在此步驟中，選擇性地蝕刻掉氧化物間隔物 138，留下由間隔物145分隔開的結(jié)構(gòu)元件132和填充物結(jié)構(gòu)元件142。間隔物138可以被任何選擇性的濕或干蝕刻來選擇性地蝕刻，該任何選擇性的濕或干蝕刻能夠選擇性地蝕刻在分隔開的結(jié)構(gòu)元件132之上及填充物結(jié)構(gòu)元件142的材料之上的氧化硅。例如，可以使用 HF各向同性的濕蝕刻。由于移除了氧化物間隔物，因此，相比于在僅結(jié)構(gòu)元件132之間的間距，在結(jié)構(gòu)元件132和填充物結(jié)構(gòu)元件142之間的間距加倍。如果期望，還可以在間隔物移除期間蝕刻硬模堆棧126的一部分。例如，如果DARC層出現(xiàn)在堆棧中，則位于間隔物之下的DARC層的第一部分也可以在間隔物移除工藝期間被移除，留下可成像材料結(jié)構(gòu)元件132 和填充物結(jié)構(gòu)元件142之下的DARC層的第二部分。如圖IOA和IOB所示，硬模堆棧126和/或器件層118、120、122和124中的至少一個通過使用結(jié)構(gòu)元件132和填充物結(jié)構(gòu)元件142作為掩模而被蝕刻，以形成多個柱形器件 112。例如，結(jié)構(gòu)元件132和填充物結(jié)構(gòu)元件142以及在結(jié)構(gòu)元件132和填充物結(jié)構(gòu)元件142之下剩余的任何BARC層材料可以在使用結(jié)構(gòu)元件132和填充物結(jié)構(gòu)元件142作為掩模來構(gòu)圖硬模堆棧126的DARC層之后被移除?？梢栽谂c間隔物138移除步驟相同的步驟期間，構(gòu)圖(即，蝕刻)DARC層。構(gòu)圖的DARC層在構(gòu)圖之后可以被修整以減小剩余的DARC 層圖案的尺寸，及圓滑DARC層圖案的角。應(yīng)該注意，BARC和DARC層可以通過使用結(jié)構(gòu)元件132和填充物結(jié)構(gòu)元件142作為掩模而一起蝕刻，或者，可以在形成間隔物138的步驟之前，使用結(jié)構(gòu)元件132作為掩模來蝕刻BARC層，同時使用結(jié)構(gòu)元件132和填充物結(jié)構(gòu)元件 142作為掩模來蝕刻DARC層。然后，可以使用構(gòu)圖的DARC層作為掩模來構(gòu)圖硬模堆棧126的剩余層，諸如APF、 鎢和TiN層。DARC層可以在構(gòu)圖剩余的硬模堆棧126層期間和/或之后可選地被移除。然后，使用剩余的構(gòu)圖的硬模堆棧126層作為掩模來蝕刻器件層118、120、122和124，以形成多個柱形器件112。例如，每個器件包括與抗熔化電介質(zhì)串聯(lián)的p-i-n 二極管，如參考圖1 所描述的。柱形器件112的間距是僅把結(jié)構(gòu)元件132用作掩模情況下的間距的兩倍。在柱形器件112之間的空間填充間隙填充絕緣材料，諸如氧化硅，以彼此隔離器件112?？梢酝ㄟ^CMP或回蝕來平面化間隙填充絕緣材料?？梢栽谄骷?12上通過參考圖 3或4上述的相減或鑲嵌工藝來形成上位導(dǎo)體或電極26。硬模堆棧126的鎢和TiN層可以維持在最后的器件中，作為上位電極26的部分。APF層優(yōu)選地在構(gòu)圖器件層之后被移除。已經(jīng)描述了第一存儲器級的形成。能夠在此第一存儲器級之上形成附加的存儲器級，以形成單片三維存儲器陣列。在一些實(shí)施例中，能夠在存儲器級之間共享導(dǎo)體，即，頂部導(dǎo)體將用作下一存儲器級的底部導(dǎo)體。在其它實(shí)施例中，在第一存儲器級之上形成級間電介質(zhì)(未示出)，其表面被平面化，第二存儲器級的構(gòu)造在此平面化的級間電介質(zhì)上開始， 且沒有共享的導(dǎo)體。單片三維存儲器陣列中，在諸如晶片的單個襯底上形成多個存儲器級，而沒有介入的襯底。直接在現(xiàn)存的一個或多個級的層上沉積或生長形成一個存儲器級的各層。與之相比，已經(jīng)通過在分離的襯底上形成存儲器級，并且在頂部相互粘附存儲器級，來構(gòu)造堆疊的存儲器，如在 Leedy 的美國專利 No. 5，915，167、題為〃 Three Dimensional Structure Memory"中所述。這些襯底可以在粘合之前被打薄或從存儲器級移除，但是由于存儲器級初始地在分離的襯底之上形成，因此這種存儲器不是真正的單片三維存儲器陣列。在襯底之上形成的單片三維存儲器陣列至少包括在襯底之上的第一高度處形成的第一存儲器級和在不同于第一高度的第二高度處形成的第二存儲器級?？梢栽谶@種多級陣列中在襯底之上形成三個、四個、八個或確實(shí)任何數(shù)量的存儲器級。貫穿本描述，已經(jīng)描述了一層為另一個〃之上〃或〃之下〃。將理解，這些術(shù)語描述了層或元件的相對于它們在其上形成的襯底、在大多數(shù)實(shí)施例中為單晶硅晶片襯底的位置；一個結(jié)構(gòu)元件當(dāng)其更遠(yuǎn)離晶片襯底時在另一個之上，當(dāng)其更接近時在另一個之下。雖然清楚地，可以在任何方向上旋轉(zhuǎn)晶片、或裸片，但是將不改變晶片或裸片上的結(jié)構(gòu)元件的相對朝向。另外，附圖不意圖按照比例來示出，且僅是層和處理的層的表示。已經(jīng)以圖示方式描述了本發(fā)明。要理解，已經(jīng)使用的術(shù)語意圖本質(zhì)上是描述的文字，而不是限制。在上述教導(dǎo)下，本發(fā)明的許多修改和變化是可能的。因此，在所附權(quán)利要求、而不是具體描述的范圍內(nèi)，可以實(shí)踐本發(fā)明。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括 在襯底上形成至少一層；在該至少一層上形成可成像材料的至少兩個分隔開的結(jié)構(gòu)元件； 在該至少兩個結(jié)構(gòu)元件上形成側(cè)壁間隔物；用填充物結(jié)構(gòu)元件來填充在第一結(jié)構(gòu)元件上的第一側(cè)壁間隔物和第二結(jié)構(gòu)元件上的第二側(cè)壁間隔物之間的空間；選擇性地移除側(cè)壁間隔物，以留下彼此分隔開的所述第一結(jié)構(gòu)元件、所述填充物結(jié)構(gòu)元件和所述第二結(jié)構(gòu)元件；以及把所述第一結(jié)構(gòu)元件、所述填充物結(jié)構(gòu)元件和所述第二結(jié)構(gòu)元件用作掩模，來蝕刻該至少一層。
2.根據(jù)權(quán)利要求1的方法，其中，所述至少兩個分隔開的結(jié)構(gòu)元件包括多個結(jié)構(gòu)元件。
3.根據(jù)權(quán)利要求2的方法，還包括用多個填充物結(jié)構(gòu)元件之一填充在所述多個結(jié)構(gòu)元件的每兩個相鄰結(jié)構(gòu)元件之間的每個空間；以及把該多個結(jié)構(gòu)元件和該多個填充物結(jié)構(gòu)元件用作掩模，來蝕刻該至少一層。
4.根據(jù)權(quán)利要求2的方法，其中，形成側(cè)壁間隔物的步驟包括在該多個結(jié)構(gòu)元件上形成側(cè)壁間隔物，使沿著至少兩個預(yù)定方向的在相鄰結(jié)構(gòu)元件上的側(cè)壁間隔物彼此接觸，以形成位于該側(cè)壁間隔物之間的完全封閉的空隙空間。
5.根據(jù)權(quán)利要求1的方法，其中所述至少兩個結(jié)構(gòu)元件和填充物結(jié)構(gòu)元件包括第一材料，所述側(cè)壁間隔物包括不同于該第一材料的第二材料；以及選擇性地移除的步驟包括選擇性地蝕刻側(cè)壁間隔物的第二材料，而不實(shí)質(zhì)地移除第一材料。
6.根據(jù)權(quán)利要求1的方法，其中所述至少兩個結(jié)構(gòu)元件包括第一材料，所述填充物結(jié)構(gòu)元件包括第二材料，所述側(cè)壁間隔物包括不同于第一和第二材料的第三材料；以及選擇性地移除所述側(cè)壁間隔物的步驟包括選擇性地蝕刻側(cè)壁間隔物的第三材料，而不實(shí)質(zhì)地移除第一或第二材料。
7.根據(jù)權(quán)利要求1的方法，其中，用填充物結(jié)構(gòu)元件填充在第一結(jié)構(gòu)元件上的第一側(cè)壁間隔物和第二結(jié)構(gòu)元件上的第二側(cè)壁間隔物之間的空間的步驟包括通過在第一和第二結(jié)構(gòu)元件上的液相沉積來沉積可流動的聚合物填充物材料，以使側(cè)壁間隔物的上部曝光。
8.根據(jù)權(quán)利要求1的方法，其中所述可成像材料包括光阻材料、電子束阻劑材料、或納米壓印阻劑材料； 所述填充物結(jié)構(gòu)元件包括具有大約1到大約15厘泊的粘質(zhì)的可流動聚合物材料；以及選擇性地移除側(cè)壁間隔物的步驟包括選擇性地蝕刻側(cè)壁間隔物，而不實(shí)質(zhì)地移除該至少兩個分隔開的結(jié)構(gòu)元件和填充物結(jié)構(gòu)元件。
9.根據(jù)權(quán)利要求8的方法，其中所述至少兩個結(jié)構(gòu)元件和填充物結(jié)構(gòu)元件包括光阻材料；所述側(cè)壁間隔物包括氧化娃。
10.根據(jù)權(quán)利要求1的方法，其中所述至少兩個結(jié)構(gòu)元件和填充物結(jié)構(gòu)元件包括光阻材料；所述側(cè)壁間隔物包括氮化硅。
11.根據(jù)權(quán)利要求1的方法，還包括在蝕刻該至少一層的步驟之后，移除該至少兩個結(jié)構(gòu)元件和填充物結(jié)構(gòu)元件。
12.根據(jù)權(quán)利要求1的方法，還包括在該至少兩個結(jié)構(gòu)元件上形成側(cè)壁間隔物的步驟之前，修整該至少兩個結(jié)構(gòu)元件，以減小該至少兩個結(jié)構(gòu)元件的尺寸。
13.根據(jù)權(quán)利要求1的方法，其中，所述至少一層包括位于至少一個半導(dǎo)體器件層上的硬模堆棧。
14.根據(jù)權(quán)利要求13的方法，其中，所述硬模堆棧包括BARC層、DARC層、有機(jī)硬模層、 和至少一個導(dǎo)電硬模層。
15.根據(jù)權(quán)利要求14的方法，其中，蝕刻該至少一層的步驟包括至少蝕刻該DARC層。
16.根據(jù)權(quán)利要求15的方法，還包括修整所述DARC層，以形成具有實(shí)質(zhì)上圓柱形的 DARC層部分。
17.根據(jù)權(quán)利要求15的方法，還包括在蝕刻該DARC層的步驟之后，移除該至少兩個結(jié)構(gòu)元件和填充物結(jié)構(gòu)元件； 把蝕刻的DARC層用作掩模，來至少蝕刻所述有機(jī)硬模層；以及把所述有機(jī)硬模層和所述導(dǎo)電硬模層中的至少一個用作掩模，來蝕刻該至少一個半導(dǎo)體層。
18.根據(jù)權(quán)利要求17的方法，其中，蝕刻該至少一個半導(dǎo)體器件層的步驟形成多個柱形器件。
19.根據(jù)權(quán)利要求18的方法，其中，所述多個柱形器件包括多個非易失性存儲器單元， 每個非易失性存儲器單元包括二極管操縱元件和電阻率切換存儲元件。
20.一種制造柱形非易失性存儲器器件陣列的方法，包括 在襯底上形成多個底部電極；在所述多個底部電極上形成至少一個器件層，該至少一個器件層包括至少一個操縱元件層和至少一個存儲元件層；在該至少一個器件層上形成硬模堆棧；在該硬模堆棧上形成多個光阻分隔開的結(jié)構(gòu)元件；在所述多個光阻分隔開的結(jié)構(gòu)元件上形成側(cè)壁間隔物；在所述多個光阻分隔開的結(jié)構(gòu)元件之間形成多個光阻填充物結(jié)構(gòu)元件，使側(cè)壁間隔物的上部曝光，且使所述多個光阻填充物結(jié)構(gòu)元件位于側(cè)壁間隔物之間；選擇性地移除側(cè)壁間隔物，以留下所述多個光阻分隔開的結(jié)構(gòu)元件和彼此分隔開的所述多個光阻填充物結(jié)構(gòu)元件；把所述多個光阻分隔開的結(jié)構(gòu)元件和所述多個光阻填充物結(jié)構(gòu)元件用作掩模，來蝕刻該硬模堆棧的至少一部分，以形成多個硬模結(jié)構(gòu)元件；把所述多個硬模結(jié)構(gòu)元件用作掩模來蝕刻該至少一個器件層，以形成多個柱形非易失性存儲器單元，每個柱形非易失性存儲器單元包括二極管操縱元件和電阻率切換存儲元件；以及形成接觸所述多個非易失性存儲器單元的多個上位電極。
全文摘要
一種制造半導(dǎo)體器件的方法，包括在襯底上形成至少一層；在至少一層上形成可成像材料的至少兩個分隔開的結(jié)構(gòu)元件；在至少兩個結(jié)構(gòu)元件上形成側(cè)壁間隔物；以及用填充物結(jié)構(gòu)元件來填充在第一結(jié)構(gòu)元件上的第一側(cè)壁間隔物和第二結(jié)構(gòu)元件上的第二側(cè)壁間隔物之間的空間。該方法還包括選擇性地移除側(cè)壁間隔物以留下第一結(jié)構(gòu)元件，所述填充物結(jié)構(gòu)元件和第二結(jié)構(gòu)元件彼此分隔開；以及使用該第一結(jié)構(gòu)元件、所述填充物結(jié)構(gòu)元件和第二結(jié)構(gòu)元件作為掩模，來蝕刻至少一層。
文檔編號H01L21/033GK102272888SQ200980153246
公開日2011年12月7日 申請日期2009年12月29日 優(yōu)先權(quán)日2008年12月31日
發(fā)明者S.J.拉迪甘, 陳永廷 申請人:桑迪士克3D有限責(zé)任公司