專利名稱：高電壓傳感器設(shè)備及其方法
高電壓傳感器設(shè)備及其方法
對相關(guān)申請的交叉引用
本申請涉及2005年12月洸日提交的且標題為“HIGHVOLTAGE SENSOR DEVICE AND METHOD THEREFOR” 的發(fā)明人 Jefferson W. Hall 等人的中國專利號 2005101341 . X，其要 求2005年1月25日提交的母美國專利申請?zhí)?1/041，710-現(xiàn)在是美國專利號7，306，999 的優(yōu)先權(quán)。技術(shù)領(lǐng)域
本發(fā)明大體涉及電子學(xué)，尤其是涉及形成半導(dǎo)體器件和結(jié)構(gòu)的方法。
技術(shù)背景
過去，半導(dǎo)體工業(yè)利用各種方法來形成用于控制高電壓系統(tǒng)的半導(dǎo)體器件。這樣 的高電壓系統(tǒng)的一個例子是根據(jù)具有高電壓值的輸入電壓操作的電源控制器。這些現(xiàn)有半 導(dǎo)體器件的一個問題是不能以連續(xù)的方式感測高電壓的值。一般，外部電路用于提供表示 高電壓的值的電壓。例如，控制器可根據(jù)幾百伏的輸入電壓操作，且該電壓的值可關(guān)于時間 改變。為了提供有效的操作，當該電壓值在控制器的操作期間變化時，控制器可能需要感測 該電壓的值。不能在半導(dǎo)體芯片上產(chǎn)生可用于感測高電壓的值的器件導(dǎo)致使用外部部件， 這增加了系統(tǒng)的成本。
因此，期望有一種可感測高電壓信號的值的半導(dǎo)體器件。


圖1簡要示出根據(jù)本發(fā)明的高電壓半導(dǎo)體器件的一部分的實施方式的電路圖2示出根據(jù)本發(fā)明的圖1的半導(dǎo)體器件的一部分的實施方式的放大俯視圖3示出根據(jù)本發(fā)明的圖2的半導(dǎo)體器件的實施方式的橫截面部分；
圖4簡要示出根據(jù)本發(fā)明的高電壓半導(dǎo)體器件的一部分的另一實施方式的電路 圖5示出根據(jù)本發(fā)明的高電壓半導(dǎo)體器件的另一實施方式的放大橫截面部分；
圖6簡要示出根據(jù)本發(fā)明的高電壓半導(dǎo)體器件的一部分的實施方式的電路圖，其 為圖1的器件的可選實施方式；
圖7示出根據(jù)本發(fā)明的圖6的高電壓半導(dǎo)體器件的實施方式的一部分的放大俯視 圖8簡要示出根據(jù)本發(fā)明的使用圖1的高電壓半導(dǎo)體器件的系統(tǒng)的一部分的實施 方式的電路圖9示出另一半導(dǎo)體器件的一部分的實施方式的放大橫截面圖，其為圖3、圖5的 半導(dǎo)體器件的可選實施方式；
圖10示出另一半導(dǎo)體器件的一部分的實施方式的放大橫截面圖，其為圖9的半導(dǎo) 體器件的可選實施方式；
圖11示出導(dǎo)體的一部分的實施方式的放大俯視圖，其為圖9和10的半導(dǎo)體器件 的導(dǎo)體的可選實施方式；
圖12示出導(dǎo)體的一部分的實施方式的放大俯視圖，其為圖9、10和11的半導(dǎo)體器 件的導(dǎo)體的可選實施方式；以及
圖13示出導(dǎo)體的一部分的實施方式的放大俯視圖，其為圖9、10、11和12的半導(dǎo) 體器件的導(dǎo)體的可選實施方式。
為了說明的簡潔和清楚，附圖中的元件不一定按比例繪制，且不同圖中相同的參 考數(shù)字表示相同的元件。此外，為了描述的簡單而省略了公知的步驟和元件的說明與細節(jié)。 如這里所使用的載流電極(current carrying electrode)表示器件的一個元件，該元件承 載通過如MOS晶體管的源極或漏極、或雙極晶體管的集電極或發(fā)射極、或二極管的陰極或 陽極的器件的電流；而控制電極表示器件的一個元件，該元件控制通過如MOS晶體管的柵 極或雙極晶體管的基極的器件的電流。雖然這些器件在這里被解釋為某種N溝道或P溝道 器件，但本領(lǐng)域中的普通技術(shù)人員應(yīng)該認識到，依照本發(fā)明，互補器件也是可能的。為了附 圖的清楚，器件結(jié)構(gòu)的摻雜區(qū)被示為一般具有直線邊緣和精確角度的角。但是，本領(lǐng)域的技 術(shù)人員理解，由于摻雜物的擴散和活動，摻雜區(qū)的邊緣一般不是直線，并且角可能不是精確 的角。詞“大約”或“實質(zhì)上”的使用意指元件的值具有被預(yù)期非常接近于規(guī)定值或位置的 參數(shù)。然而，如在本領(lǐng)域中所公知的，總是存在阻止值或位置確切地如規(guī)定的微小變化。在 本領(lǐng)域中已經(jīng)明確肯定，直到至少10% (且對于半導(dǎo)體摻雜濃度來說，直到20%)的變化 是偏離確切地如所述的理想目標的合理變化。
具體實施方式
圖1簡要示出形成低電壓感測信號的高電壓半導(dǎo)體器件10的一部分的優(yōu)選實施 方式的電路圖，低電壓感測信號表示具有高電壓值的輸入電壓。器件10包括接收高電壓并 在感測輸出16上形成表示高電壓的感測信號的高電壓感測元件11。當輸入電壓的值變化 時，感測信號也變化。器件10還形成為響應(yīng)于施加到控制輸入25的控制信號而在電流輸 出對上提供第一輸出電流。
在一個實施方式中，元件11是器件10的高電壓晶體管和感測器件觀的一部分， 器件觀形成為包括J-FET晶體管18和金屬氧化物半導(dǎo)體(M0Q晶體管19的合并晶體管。 器件10還可包括形成為向晶體管19的柵極提供偏壓電流的偏壓電阻器21。晶體管例如 器件觀的晶體管18和19對本領(lǐng)域技術(shù)人員說是公知的。在1995年12月19日發(fā)布給 Tisinger等人的美國專利號5，477，175中公開了類似于晶體管18和19的器件的一個例 子，該專利由此在這里通過引用被并入。在其它實施方式中，晶體管19可為其它晶體管結(jié) 構(gòu)，例如J-FET或雙極晶體管。在其它實施方式中，電阻器21可為其它結(jié)構(gòu)，例如J-FET。 器件10形成為在高電壓輸入23上接收輸入電壓，并在輸出16上產(chǎn)生感測信號。
過去，在半導(dǎo)體器件上感測高電壓的值很難。例如，在用于全球線路電壓(world wide line voltage)應(yīng)用的一些應(yīng)用中，輸入電壓可能超過400伏000V)，且在一些情況 下可高達700伏(700V)。
例如，在電源系統(tǒng)中使用的變壓器的回掃電壓可將400伏輸入電壓增加到700伏。
如將在下文中進一步看到的，元件11以便于接收這樣的高輸入電壓和響應(yīng)性地形成感測信號的方式形成。在一個實施方式中，元件11是連接在輸入23和被施加到并入 元件11的半導(dǎo)體器件的最低電壓之間的電阻分壓器。一般，最低電壓是接地參考，但是可 使用其它值。電阻分壓器包括與第二電阻器13串聯(lián)連接的第一電阻器12，感測信號在電阻 器之間的公共連接處的公共節(jié)點處形成。電阻器12只有一個端子連接到晶體管18和19中 的任一個的載流電極或端子。電阻器12的另一端子或低電壓端子沒有連接到晶體管18和 19，而是連接到輸出16以方便器件接收感測信號。此外，電阻器13的端子都不連接到晶體 管18和19的載流電極。因此，元件11的低電壓端子沒有連接到高電壓器件觀以及晶體管 18和19。使僅僅一個端子連接到器件觀以及晶體管18和19有助于確保感測信號具有低 電壓。電阻器12和13的值被選擇為大的值，以便最小化元件11所消耗的功率。在一個示 例性實施方式中，電阻器12和13的串聯(lián)組合的總電阻一般不小于大約15兆歐(meg-ohm)， 但在其它實施方式中可為其它值。
為了有助于提供器件10的功能，晶體管18的漏極共同連接到輸入23和元件11 的第一端子15。電阻器12的第一端子連接到端子15，且電阻器12的低電壓端子連接到輸 出16。元件11的連接端子14連接到器件觀的最低電壓。電阻器13的第一端子連接到輸 出16，而第二端子連接到端子14。晶體管18的源極連接到公共節(jié)點20和晶體管19的漏 極。晶體管19的柵極連接到輸入25和電阻器21的第一端子，而源極連接到輸出M。電阻 器21的第二端子連接到節(jié)點20。在圖2的描述中將更詳細解釋晶體管18的柵極連接。
圖2示出在圖1的描述中解釋的器件10的實施方式的一部分的放大俯視圖。圖 3示出在圖2中示出的器件10沿剖面線3-3的放大橫截面部分。該描述參考圖2和圖3。 元件11的電阻器12和13形成為覆蓋在J-FET 18的一部分上，該部分在晶體管18的高電 壓操作期間實質(zhì)上被耗盡載流子。晶體管18的被耗盡的部分允許元件11經(jīng)得起被施加到 器件10的高電壓并在輸出16上形成感測信號。
晶體管19在圖2中通常由箭頭和虛線標識。晶體管18和19通常在半導(dǎo)體基底 40的表面上形成為封閉的幾何形狀。一般封閉幾何形狀具有同心的中心并具有某個重疊的 外圍。在優(yōu)選實施方式中，封閉幾何形狀形成為圓或具有不同同心半徑的圓的弧。為了說 明的清楚，解釋了優(yōu)選實施方式，然而本領(lǐng)域技術(shù)人員應(yīng)認識到，也可使用其它封閉形狀例 如橢圓、正方形、五邊形、六邊形、交叉指狀形狀等來代替圓，且晶體管18和19可具有不同 的長度和寬度。
在優(yōu)選實施方式中，晶體管18的封閉幾何形狀形成為具有增加的半徑的同心圓。 晶體管19的幾何形狀的第一部分形成為圓，而第二部分形成為圓的弧，弧的半徑大于晶體 管18的圓部分的半徑。圓形摻雜區(qū)41在基底40的表面上形成。在優(yōu)選實施方式中，區(qū)41 的摻雜剖面不是具有多個摻雜區(qū)的均衡剖面(graded profile)，而是實質(zhì)上恒定的橫截面 區(qū)41。這樣的非均衡摻雜剖面簡化了制造并減少了制造成本。應(yīng)理解，摻雜濃度可能由于 深度和縱切面(normal longitudinal)變化而有些變化，但摻雜剖面不形成為從一個位置 處的高濃度實質(zhì)上逐漸朝著在第二位置處的較低摻雜變化。區(qū)41具有與基底40相反的摻 雜類型。優(yōu)選地，基底40是P型并具有大約80歐姆-厘米的電阻系數(shù)，而區(qū)41是具有大 約lE15cnT3到2E15cnT3的摻雜濃度的N型。區(qū)41 一般為大約7到8 (7-8)微米厚。區(qū)41 的部分形成晶體管18和19的一部分。晶體管18的漏極接點(contact)46形成為基底40 的表面上和區(qū)41內(nèi)的摻雜區(qū)。接點46成形為具有第一半徑和中心47的中空的第一圓。接點46形成為與區(qū)41同心，并具有比區(qū)41的半徑小的半徑。由于接點46的中空圓形狀，區(qū) 41的第一圓形內(nèi)部部分位于接點46之下(見圖幻。該第一部分形成晶體管18的漏極區(qū)。 區(qū)41的第二圓形部分42從接點46的外圓周延伸到區(qū)41的外邊緣44，并形成晶體管18的 溝道?；?0與區(qū)41的界面起J-FET晶體管18的柵極的作用。與邊緣44相鄰且位于柵 極導(dǎo)體M的至少一部分之下的區(qū)41的第三部分通常被視為晶體管18的源極和晶體管19 的漏極。一般基底40因而晶體管18的柵極連接到使用器件10的電路中的最低電位。因 此晶體管18的漏極和源極形成為封閉的幾何形狀，源極具有大于漏極的半徑。此外，一個 摻雜區(qū)用于形成晶體管18的源極和漏極以及晶體管19的漏極。
晶體管19的源極區(qū)49形成為在基底40的表面上的摻雜區(qū)，作為具有比晶體管19 的漏極的半徑大的半徑的圓的弧。一般，源極區(qū)49的內(nèi)部部分位于柵極導(dǎo)體M之下。摻雜 區(qū)在源極區(qū)49內(nèi)形成以用作晶體管19的源極接點50。注意，源極區(qū)49和接點50在器件 10的接頭(tap)開口 70處是不連續(xù)的(見圖2)，因此，區(qū)49和接點50是圓的弧。接點區(qū) 63形成為在晶體管18和19外部的基底40中的摻雜區(qū)。接點區(qū)63用于將電阻器13的一 端或端子連接到基底40。晶體管19的體區(qū)(body region) 48形成為位于柵極導(dǎo)體M之下 的基底40的表面上的摻雜區(qū)。優(yōu)選地，基底40、體區(qū)48和接點區(qū)63是P型材料，而區(qū)41、 源極區(qū)49和接點50是N型材料，以便使晶體管18形成為N溝道J-FET，而晶體管19形成 為N溝道MOS晶體管。
柵極絕緣體52在基底40上形成，覆蓋在區(qū)48和至少區(qū)49的內(nèi)邊緣上。一般，絕 緣體52是通常不大于大約50到60 (50-60)納米的薄二氧化硅，以便便于晶體管19的操作。 較厚的絕緣體53在基底40上形成，覆蓋在部分42上并位于接點61之下。一般，接點61 連接到圖1的端子23。絕緣體53通常比絕緣體52厚至少大約10到30(10-30)倍，以便 幫助在電阻器12和13與下面的硅結(jié)構(gòu)之間提供高擊穿電壓。絕緣體53通常不小于大約 1到2(1- 微米厚。柵極導(dǎo)體M形成為覆蓋在絕緣體52的至少一部分上。當導(dǎo)體M形 成時，用于導(dǎo)體M的材料也在絕緣體53上形成，并接著被圖案化以形成如圖2和3所示的 螺旋圖案。螺旋圖案形成電阻器12和13。一般，用于導(dǎo)體M的材料是多晶硅。用于形成 電阻器12和13的多晶硅的部分可被摻雜得與導(dǎo)體M不同或相同以提供電阻系數(shù)，該電阻 系數(shù)提供電阻器12和13以及導(dǎo)體M的期望值。在一個實施方式中，用于電阻器12和13 的多晶硅具有不小于大約2000歐姆/平方的表面電阻?？蛇x地，用于電阻器12和13的材 料可與導(dǎo)體M分開地形成。螺旋圖案形成為在中心47周圍產(chǎn)生盡可能多的轉(zhuǎn)圈，以便為 電阻器12和13提供高電阻。至少使用螺旋圖案的相鄰部分之間的最小間隔減小了圖案的 相鄰部分之間的電場。在一個示例性實施方式中，螺旋圖案具有大約35個轉(zhuǎn)圈。一般，在 螺旋圖案的相鄰轉(zhuǎn)圈之間的間隔為大約1到2(1-2)微米。其它圖案可用于形成電阻器12 和13。例如，圖案可成形為橢圓形、正方形、五邊形、六邊形等，特別是如果下面的區(qū)41具 有這樣的形狀時。另一絕緣體57例如層間電介質(zhì)被應(yīng)用來覆蓋電阻器12和13、導(dǎo)體M以 及基底40在晶體管18和19的外部的部分。使用螺旋圖案的相鄰部分之間的最小間隔也 減小了橫跨絕緣體57的橫向電場，絕緣體57將螺旋圖案的相鄰部分分開，從而減小了擊穿 的可能性并增加了可被元件11感測到的電壓的值。應(yīng)注意，為了附圖的清楚，在圖2中沒 有示出絕緣體57。導(dǎo)體35通過絕緣體57中的開口形成，以電接觸螺旋圖案并在電阻器12 和13內(nèi)形成圖案。本領(lǐng)域技術(shù)人員應(yīng)認識到，剖面線3-3不與導(dǎo)體35相交，然而，為了解釋的清楚在圖3中示出導(dǎo)體35。另一導(dǎo)體64通過絕緣體57中的另一開口形成，以電接觸 螺旋的遠端并通過接點63將電阻器13的一端或端子連接到基底40。另一導(dǎo)體59通過絕 緣體57中的開口形成，覆蓋接點50來形成與其的電接觸，以形成器件10的源極導(dǎo)體。接 點61可形成為形成的導(dǎo)體35、59和64的部分，或可隨后被形成。應(yīng)注意，為了附圖的清楚 沒有在圖2中示出導(dǎo)體59。
參考圖2，在元件11的螺旋的一個轉(zhuǎn)圈通過開口 70的地方，導(dǎo)體35形成為在導(dǎo)體 M上延伸并通過開口 70出來以形成輸出16。輸出16可接著連接到在基底40上形成的其 它電子元件(未示出)，例如運算放大器或比較器。導(dǎo)體35向外延伸越過晶體管19的外 部，以便于形成與在器件10外部的元件的電接觸。導(dǎo)體64形成為電接觸螺旋的遠端并通 過接觸區(qū)63(圖幻將電阻器13的一端或端子連接到基底40。柵極導(dǎo)體M的一部分形成 為也通過開口 70延伸并形成便于與柵極導(dǎo)體M進行接觸的接頭71。電阻器21形成為在 器件觀外部的基底40的表面上的摻雜區(qū)。電阻器21的由虛線示出的一端在接頭71下延 伸，以在邊緣44處和節(jié)點20處產(chǎn)生與區(qū)41的電接觸。電阻器21的第二端通過金屬連接 72連接到接頭71。區(qū)48的一部分通過開口 70延伸以便于形成與區(qū)48的接觸。為了附圖 的清楚，沒有示出區(qū)48通過開口 70的延伸。
在操作中，晶體管18的J-FET功能起作用來均勻地分布高電壓電場，該電場施加 在整個區(qū)41和特別是區(qū)42上晶體管18的漏極和源極之間。因此，在電阻器12和13上的 高電壓電場的影響在晶體管18的導(dǎo)通或截止狀態(tài)中是可忽略的。相反的情況也成立。在 整個電阻器12和13中均勻分布的電位對晶體管18的下面的摻雜區(qū)有可忽略的影響?；?底40 —般連接到使用器件10的系統(tǒng)中的最低電壓。當高輸入電壓施加到輸入23時，基底 40和區(qū)41之間的大電壓差使晶體管18實質(zhì)上耗盡載流子。這樣的耗盡將存在于基底40 和晶體管18的部分42中。在部分42兩端的電位作為高輸入電壓的結(jié)果將通常使區(qū)42實 質(zhì)上被耗盡，且晶體管觀將以夾斷模式進行操作。基底40和區(qū)41的摻雜濃度被選擇成低 到足以以施加到輸入23的電壓提供實質(zhì)上的耗盡。在大部分實施方式中，大于大約5伏 (5V)、一般大于大約40到50伏(40V-50V)的電壓施加到輸入23，且優(yōu)選地大約400到700 伏G00-700V)被施加?；?0和區(qū)42的合并的耗盡效應(yīng)可簡單地通過延伸其耗盡寬度 來容易地支持這樣的高電壓，而不超過大約0. 3MV/cm的硅的臨界電場。
在元件11和下面的區(qū)42的上表面之間在任何給定位置處的垂直電壓電位主要由 絕緣體53的厚度支持，但是垂直電壓的一小部分可由用于元件11的材料支持。因為高電 壓施加到區(qū)42，且高電壓也施加到電阻器12的一個端子，因此只有這些電壓之間的適度差 異保持在絕緣體53和元件11上被垂直地支持。絕緣體53的厚度維持大部分垂直電壓，同 時保持比絕緣體53的材料的擊穿場小得多的電場。一般材料是二氧化硅，且材料的因而形 成的擊穿場為大約lOMV/cm。由于材料的低電阻系數(shù)，只有垂直電壓的一小部分一般由元 件11支持。材料一般是具有不小于大約IXlOw to IXlO19 atoms/cm3的摻雜濃度的摻雜多 晶硅。例如，對于在輸入23處的大約700伏(700V)的所施加的電壓，在元件11和絕緣體 53兩端的垂直電壓可為大約60到70伏(60-70V)。通常該60到70伏垂直電壓中的小于 大約1伏在元件11兩端垂直地下降，而其余部分在絕緣體53兩端下降。通常，在電阻器12 和13的圖案上的每個點以及在下面的區(qū)42的相應(yīng)點處的電壓電位將幾乎在電位上彼此跟 隨。這有助于最小化其間的垂直電場的值。通過調(diào)節(jié)絕緣體53上電阻器11的兩端相對于晶體管18的部分例如接點46和邊緣44的位置，可改變可維持的垂直電壓的值。因為至少 部分42實質(zhì)上耗盡載流子，因此區(qū)41提供在基底40和元件11之間的絕緣。因此，高電場 不引起對基底40的擊穿。因此，區(qū)41和絕緣體53有助于元件11的操作。本領(lǐng)域技術(shù)人 員應(yīng)認識到，所有載流子不是在所有工作條件下都從部分42耗盡，而是大部分載流子被耗 盡，且在這樣的條件下區(qū)稱為耗盡載流子的區(qū)或耗盡區(qū)或?qū)嵸|(zhì)上耗盡載流子的區(qū)。本領(lǐng)域 技術(shù)人員還認識到，元件11和相關(guān)的電阻器12和13可形成為覆蓋在其它這樣的耗盡區(qū)而 不僅僅是J-FET的耗盡區(qū)上。
圖4簡要示出器件30的實施方式的電路圖，其為圖1的器件10的可選實施方式。 器件30包括作為元件11的可選實施方式的高電壓感測元件32。元件32接收高電壓并在 感測輸入16上形成感測信號。電阻器13的一個端子在器件觀的有效區(qū)(active area) 的外部延伸，并形成連接端子14。器件30包括節(jié)電開關(guān)22，其用于選擇性地將端子14轉(zhuǎn) 換到被施加到元件32的最低電壓。開關(guān)22包括用于啟動或禁用開關(guān)22的開關(guān)控制輸入 17。例如，開關(guān)22可被周期性地啟動以在輸出16上形成感測信號，并接著在感測信號的值 被使用之后被禁用。禁用開關(guān)22減少了元件32所消耗的功率的數(shù)量，并仍然允許元件32 類似于元件11而形成感測信號。
圖5示出包括元件11的半導(dǎo)體器件150的一部分的實施方式的放大橫截面視圖。 器件150在類似于圖2和3的基底40的半導(dǎo)體基底140上形成。摻雜區(qū)141在基底140 的表面上形成。區(qū)141的摻雜和絕緣特征類似于區(qū)41。接點161形成為接收高輸入電壓。 接點161也形成為接觸電阻器12的一個端子并提供與區(qū)141的連接。因此，接點161接收 的電壓施加到區(qū)141。接觸區(qū)163類似于區(qū)63在基底140中形成。電阻器13的第二端或 端子越過絕緣體53延伸以產(chǎn)生與區(qū)163的電接觸。類似于元件11，區(qū)141和絕緣體53是 元件32的一部分。器件150可為脈沖寬度調(diào)制(PWM)電源控制器的部分或為可利用元件 11來感測高電壓信號的連續(xù)可變的值的其它類型的器件。
圖6簡要示出作為器件10的可選實施方式的高電壓半導(dǎo)體器件80的一部分的實 施方式的電路圖。元件11包括電阻器12但省略了電阻器13。電阻器12的一個端子連接 成接收高輸入電壓，而第二端子連接到輸出16以提供低電壓感測信號。類似于器件10，電 阻器12的值被選擇成大的值以便最小化元件11消耗的功率，且一般不小于大約15兆歐。
器件80還包括配置成接收感測信號并響應(yīng)性地在輸出88上形成輸出電壓的電流 鏡，該輸出電壓表示在輸入23上接收到的高輸入電壓。電流鏡包括箝位二極管81、比較器 晶體管84和電流源85。輸出88由晶體管84和電流源85的連接形成。二極管81將在電 阻器12的低電壓端子上和晶體管84的基極處的電壓鉗位在固定的電壓。電流鏡的端子86 通常連接成接收從輸出M上的電壓得到的工作電壓。當輸入23上的電壓的值增加時，流 經(jīng)電阻器12的電流82的值也增加。電流82的增加使晶體管84能夠傳導(dǎo)更多的電流并減 小輸出88上的電壓。因此，當輸入23上的高輸入電壓的值增加時，輸出88上的感測信號 的值響應(yīng)性地降低且用作比較器輸出，該比較器輸出在通過電阻器12的電流變得多于電 流源85中的電流時轉(zhuǎn)換狀態(tài)。應(yīng)認識到，源85可由電阻器代替，且輸出88將接著產(chǎn)生表 示在輸入23上接收的電壓的值的模擬電壓。
圖7示出在圖6的描述中解釋的器件80的實施方式的一部分的放大俯視圖。該 描述參考圖6和圖7。在圖7中示出的器件80的部分省略了器件80的電流鏡。類似于器件10，電阻器12形成為覆蓋在J-FET 18的一部分上，該部分在晶體管18的操作期間實質(zhì) 上耗盡載流子。因為電阻器13從器件80省略，電阻器12的圖案一般延伸以包括用于圖2 和圖3中的電阻器13的圖案。注意，電阻器12的一個端子連接成從輸入23接收高輸入電 壓，而電阻器12的另一端子連接到輸出16且不連接到晶體管18或19的載流電極。
圖8簡要示出電源控制系統(tǒng)100的實施方式的一部分，電源控制系統(tǒng)100利用器 件10來調(diào)節(jié)系統(tǒng)100的輸出電壓的值。系統(tǒng)100接收輸入端子110和111之間的大(bulk) 輸入電壓并控制功率開關(guān)105來在輸出端子112和113之間提供輸出電壓。器件10在輸 入23上接收大電壓，并在輸出16上提供感測信號。系統(tǒng)100的電源控制系統(tǒng)101具有PWM 控制器103、控制電路102和器件10。器件10還用于提供用于操作控制器103和電路102 的啟動電壓。放大器104接收感測信號，放大它。電路102接收放大的感測信號并處理它以 為控制器103提供控制功能。除了其它功能以外，控制功能還可包括線路欠壓檢測和關(guān)閉、 線路過壓檢測和關(guān)閉、輸入功率確定和限制、用于電流模式斜坡補償?shù)木€路前饋、功率限制 和/或待機操作。本領(lǐng)域技術(shù)人員應(yīng)認識到，也可使用器件30、80或150來代替器件10。
在另一實施方式中，節(jié)點23可連接到開關(guān)105的漏極而不是輸入110，且當開關(guān) 105不導(dǎo)通時，放大的感測信號可由控制電路102使用來將輸出電壓調(diào)節(jié)為變壓器回掃電 壓的函數(shù)。當開關(guān)105不導(dǎo)通時，控制電路102還可感測回掃電壓來確定在某個時間點是 否有任何能量保留在變壓器中。
圖9示出半導(dǎo)體器件120的一部分的示例性實施方式的放大橫截面視圖，其為器 件10(圖幻和器件150(圖幻的可選實施方式并可包括元件11和/或32。器件120包括 類似于接點61的漏極接點122 ；然而，接點122包括導(dǎo)體或接觸元件121和124。接點122 以一般方式由箭頭示出。
如圖3所示，在器件10的形成期間，用于形成接點61的導(dǎo)體材料的一部分可延伸 以覆蓋在用于形成電阻器12和/或13的材料的一部分上。如在上文中解釋的，晶體管18 的漏極區(qū)是接點46加上區(qū)41在接點46下面的部分之間的區(qū)，且晶體管18的溝道在區(qū)41 的鄰接晶體管18的漏極區(qū)的部分處開始。因為接點61的材料覆蓋在漏極區(qū)上并延伸而越 過漏極區(qū)以覆蓋在鄰接漏極區(qū)的溝道上，因此接點61的延伸成覆蓋在與漏極區(qū)相鄰的溝 道上的部分充當終止場力線的場板并提高器件10的擊穿電壓。已經(jīng)發(fā)現(xiàn)，接點61的該部 分可影響電阻器12和13的值。在器件10的制造期間，電阻器12和13的值可從電阻器的 最初形成的值改變。已經(jīng)發(fā)現(xiàn)，使導(dǎo)體材料覆蓋在用于電阻器12和13的材料上允許在制 造過程中使用的元素例如氫改變用于電阻器12和13的材料的部分的電阻系數(shù)。例如，在 制造過程期間使用的氫可擴散進不在接點61之下的材料的部分中，而接點61可阻止氫擴 散進位于導(dǎo)體之下的部分中。改變材料的一部分的電阻系數(shù)可改變電阻分壓器的電阻器之 間的比率，從而改變在輸出16處(圖1)的相對于輸入信號的感測信號的值。
為了幫助維持用于電阻器12和13的材料的電阻系數(shù)之間的更恒定的比率，類似 于接點61，接點122形成為包括覆蓋漏極區(qū)的至少一部分的第一接觸元件121，以及從元件 121延伸以覆蓋溝道區(qū)的一部分并覆蓋用于電阻器12和13的材料之間的一些間隔的第二 接觸元件124。元件124的該配置留下在元件124的部分之間的并覆蓋在電阻器12和13 的材料上的間隔125。間隔125允許在制造過程期間使用的元件實質(zhì)上同等地影響電阻器 12和13的實質(zhì)上所有材料的電阻系數(shù)，從而維持電阻器12的材料的相對電阻系數(shù)實質(zhì)上等于電阻器13的材料的電阻系數(shù)。這維持電阻器12和13的電阻之間的實質(zhì)上恒定的電 阻器比率。因此，在輸出16上的感測信號和輸23上的電壓之間的關(guān)系實質(zhì)上保持恒定。
為了形成元件124，導(dǎo)體材料被圖案化，以便元件IM定位成覆蓋在電介質(zhì)或絕緣 體53上，使得元件124的第一部分覆蓋在間隔56的至少一部分上，所述間隔56在第一部 分或元件1 和用于形成電阻器12的材料的第二部分或元件1 之間。元件124的第一 部分和第二部分通常電連接在一起，并且是電連續(xù)的。用于形成元件124的導(dǎo)體材料可與 用于形成元件121的導(dǎo)體材料相同或不同。例如，元件121可由金屬形成，而元件IM可為 半導(dǎo)體材料例如摻雜多晶硅、硅化物或金屬硅化物(salicide)。元件121和124也可都由 金屬形成。在優(yōu)選實施方式中，元件124的部分覆蓋在間隔56上并與電阻器12的材料的 相鄰邊緣間隔開距離126，例如與元件1 的外部邊緣或側(cè)面148或與元件1 的內(nèi)部邊緣 或側(cè)面149間隔開距離126。本領(lǐng)域技術(shù)人員應(yīng)認識到，元件124的每個部分具有內(nèi)部邊 緣或側(cè)面149以及外部邊緣或側(cè)面148。元件124的部分也間隔開距離127，從而形成間隔 125。因此，電阻器12的材料不位于元件124的導(dǎo)體和間隔125之下，在極度情況下，電阻 器12的材料的至少一部分不位于元件124的導(dǎo)體和間隔125之下，以便處理氣體，并且其 它元件可實質(zhì)上同等地影響電阻器12和13的實質(zhì)上所有的材料。本領(lǐng)域技術(shù)人員應(yīng)認識 到，在元件121或124內(nèi)的某個位置處，電接觸在電阻器12或13的材料和元件121或IM 的導(dǎo)體材料之間形成。這樣的接觸的一個例子在圖2和3中形成，其中電接觸通過絕緣體 或電介質(zhì)53在接點61和電阻器12之間形成。應(yīng)認識到，從形成其間的電連接產(chǎn)生的重疊 對電阻有非常小的影響，且處理氣體和其它元件實質(zhì)上同等地影響電阻器12和13的實質(zhì) 上所有的材料。
在優(yōu)選實施方式中，元件IM只有一個接點，其延伸以產(chǎn)生與電阻器12或13的材 料的物理和/或電接觸。與電阻器12或13的材料的物理和電接觸優(yōu)選地在元件IM開始 遠離元件121延伸的點處或附近產(chǎn)生，或可選地在元件121和電阻器12或13的材料之間 產(chǎn)生，而不是在任何元件1 和電阻器材料之間產(chǎn)生。然而，接點可位于沿著元件124的其 它點處。因此，元件1 相對于固定電位(例如公共接地參考)的電位與接近于元件124 的電阻器12或13的電位不同。因此，元件124的電位不由例如到電阻器12或13的多個 接點控制成與電阻器12或13的材料的電位相同。本領(lǐng)域技術(shù)人員應(yīng)認識到，由于施加到 電阻器12或13的電壓，電阻器12或13的材料不形成為基底40內(nèi)的摻雜區(qū)。
在一些實施方式中，元件IM的導(dǎo)體材料可能更寬并可延伸而越過電阻器12的材 料的邊緣以覆蓋在其中的部分上，因而使間隔125變窄?？梢哉J為，元件IM可與電阻器12 的材料交疊高達電阻器12的材料的寬度的大約30%或高達電介質(zhì)或絕緣體53的厚度的 100%的量，并仍然提供電阻器12和13的期望電阻。本領(lǐng)域技術(shù)人員應(yīng)認識到，在該配置 中，元件1 和129的一段例如其寬度的一部分仍然不在元件124的導(dǎo)體材料之下。當電 介質(zhì)53的厚度增加時，元件IM可與電阻器12或13的材料交疊的量增加。
如可從圖9以及圖2或3中看到的，電阻器12和13的材料以伸長的圖案例如螺 旋圖案形成，該圖案具有側(cè)面148和149并具有在圖案的橫向相鄰部分之間的間隔56，其中 材料的這些橫向相鄰的部分以串聯(lián)或連續(xù)的圖案連接在一起。元件1 通常具有類似的圖 案，但可具有其它圖案，如在下文中將看到的。本領(lǐng)域技術(shù)人員應(yīng)認識到，元件124也可具 有相對于電阻器13的材料的類似位置。
本領(lǐng)域技術(shù)人員應(yīng)認識到，元件IM形成為延伸而越過元件121的邊緣并覆蓋在 一些間隔56上的原因是提供導(dǎo)體來終止來自晶體管18的漏極的漂移區(qū)的電場線。因為根 據(jù)離漏極漂移區(qū)的距離電場線變得較弱，元件1 不必完全從元件121延伸以覆蓋在晶體 管18的漏極區(qū)和源極區(qū)之間的整個距離上。如本領(lǐng)域中已知的，導(dǎo)體越過電介質(zhì)53橫向 延伸到晶體管18的源極的距離是包括晶體管18的期望擊穿電壓和晶體管18的半導(dǎo)體區(qū) 的電荷密度或摻雜水平的各種參數(shù)的函數(shù)。在1995年12月19日發(fā)布給Tisinger等人的 美國專利號5，477，175中可找到對擊穿電壓的影響的例子。
因為元件124電連接到晶體管18的漏極(通過與元件121的電連接)，因此元件 124具有施加到他們的電位且不僅僅是漂浮導(dǎo)體。電壓的電位有助于終止場力線并提高晶 體管18的擊穿電壓。在其它實施方式中，元件1 可連接到其它電位，而不是晶體管18的 漏極的電位。因此，可看到，元件1 連接成接收具有電位的電壓。優(yōu)選地，施加到元件124 的電位具有固定的值。
圖10示出作為器件120的可選實施方式的半導(dǎo)體器件131的一部分的示例性實 施方式的放大橫截面視圖。器件131除了接點122的導(dǎo)體以外還包括另一導(dǎo)體137。在形 成接點122之后，另一介電質(zhì)132形成為覆蓋在接點122以及電阻器12和13的材料上。本 領(lǐng)域技術(shù)人員應(yīng)認識到，標準光掩模和蝕刻操作可用于通過上覆的元件121打開。導(dǎo)體材 料通常應(yīng)用于電介質(zhì)132，并接著被圖案化以形成導(dǎo)體137和電連接到元件121的額外的漏 極接點133。導(dǎo)體137的材料以一種圖案形成，該圖案一般有覆蓋在電阻器12或13的材料 的部分上的間隔，類似于元件124的材料。一般，間隔覆蓋在電阻器12和13的材料上。
在優(yōu)選實施方式中，導(dǎo)體137覆蓋在間隔56上并具有通常與電阻器12的材料的 相鄰邊緣間隔開距離138的側(cè)面，例如與元件128的外邊緣148或與元件129的內(nèi)邊緣149 間隔開距離138。因此，電阻器12的材料的至少一部分不位于導(dǎo)體137之下。這留下覆蓋 在電阻器12的材料上的間隔，使得處理氣體和其它元件可實質(zhì)上同等地影響電阻器12和 13的所有材料。
在一些實施方式中，導(dǎo)體137的材料可能更寬，并可延伸而越過電阻器12的材料 的邊緣以覆蓋在其中的部分上，因而使導(dǎo)體137的相鄰部分之間的間隔變窄?？梢哉J為，導(dǎo) 體137可與電阻器12的材料交疊高達電阻器12的材料的寬度的大約30%的量或高達電 介質(zhì)53的厚度的100%加上電介質(zhì)132的厚度的量，并仍然提供電阻器12和13的期望電 阻。本領(lǐng)域技術(shù)人員應(yīng)認識到，在該配置中，元件1 和129的一段例如其寬度的一部分仍 然不處于導(dǎo)體137之下。
圖11示出作為導(dǎo)體137和元件124的可選實施方式的導(dǎo)體142的一部分的實施 方式的例子的放大俯視圖。電阻器12和13被示為虛線，因為它們位于為了附圖的清楚沒 有在圖11中示出的電介質(zhì)57之下。導(dǎo)體142以多連通域的圖案形成，在該多連通域中具 有開口。術(shù)語“多連通”意指其內(nèi)具有一個或更多個孔的連通域。
導(dǎo)體142包括在導(dǎo)體142內(nèi)形成開口 145的交叉導(dǎo)體元件143和144。導(dǎo)體142 的所示實施方式是具有方形開口 145的網(wǎng)狀物；然而，也可使用其它多連通域圖案，只要開 口的至少一部分覆蓋在電阻器12或13的材料的一部分上，以便電阻器具有在制造包括電 阻器12和13的器件的過程期間不改變的實質(zhì)上恒定的電阻器比率。因此，開口 145可具 有形成多連通域的包括圓形、卵形、橢圓形、矩形、六邊形、八邊形等的任何圖案。
圖12示出作為元件121和元件124的可選實施方式的導(dǎo)體160的一部分的實施 方式的例子的放大俯視圖。導(dǎo)體160形成為具有星形圖案的多連通域。導(dǎo)體161通常如指 狀物遠離元件121徑向延伸并覆蓋在電阻器12或13的材料的部分上。導(dǎo)體163形成導(dǎo)體 160的外圓周并電連接到導(dǎo)體161，因而連接到元件121?？梢哉J為，導(dǎo)體160提供對電阻 器12或13的半導(dǎo)體材料的下面部分的一致暴露，以幫助形成電阻器12和13的材料的實 質(zhì)上一致的電阻系數(shù)。導(dǎo)體163不必位于導(dǎo)體161的遠端處，但可位于沿著導(dǎo)體161的任 何點處。優(yōu)選地，導(dǎo)體163和導(dǎo)體161的遠端定位成有效地終止晶體管18的電場線。
圖13示出作為導(dǎo)體160的可選實施方式的導(dǎo)體165的一部分的實施方式的例子 的放大俯視圖。除了導(dǎo)體163被省略外，導(dǎo)體165類似于導(dǎo)體160。
本領(lǐng)域技術(shù)人員應(yīng)理解，這里的例子和實施方式的描述包括形成半導(dǎo)體器件的電 阻器的方法的例子，該方法包括提供具有第一傳導(dǎo)類型的第一半導(dǎo)體材料的基底；在基 底的第一部分上形成第二傳導(dǎo)類型的第一摻雜區(qū)；通過形成覆蓋在第一摻雜區(qū)的第一部分 上的第二半導(dǎo)體材料來形成第一電阻器，其中第二半導(dǎo)體材料以具有第一側(cè)面和第二側(cè)面 的伸長圖案形成，其中第二半導(dǎo)體材料的第一部分的第一側(cè)面與第二半導(dǎo)體材料的第二部 分的第一側(cè)面間隔開第一距離，形成第二半導(dǎo)體材料的第一和第二部分之間的間隔，且其 中第二半導(dǎo)體材料不形成為基底內(nèi)的摻雜區(qū)；形成覆蓋在第二半導(dǎo)體材料的第一部分和第 二部分上并覆蓋在間隔上的電介質(zhì)；形成覆蓋在電介質(zhì)上的導(dǎo)體，其中導(dǎo)體的第一部分覆 蓋在第二半導(dǎo)體材料的第一部分和第二部分之間的間隔的至少一部分上，且其中第二半導(dǎo) 體材料的第一部分的第一段和第二半導(dǎo)體材料的第二部分的第一段不在導(dǎo)體的第一部分 之下；以及將導(dǎo)體耦合成接收具有電位的電壓。
該方法的另一實施方式包括形成第一摻雜區(qū)的第一部分以作為MOS晶體管的漏 極區(qū)，以及形成鄰接第一摻雜區(qū)的第一部分的第一摻雜區(qū)的第二部分以作為MOS晶體管的 溝道區(qū)。
該方法的又一實施方式包括形成導(dǎo)體的第一部分以作為覆蓋在第一摻雜區(qū)的第 一部分上的場板。
本領(lǐng)域技術(shù)人員還理解，這里的例子和實施方式的描述包括形成半導(dǎo)體器件的電 阻器元件的另一方法的例子，該方法包括提供具有第一傳導(dǎo)類型的第一半導(dǎo)體材料的基 底；在基底上形成第一電介質(zhì)；形成第二半導(dǎo)體材料作為具有伸長圖案的電阻器，該伸長 圖案具有彼此相鄰并串聯(lián)連接在一起的部分，且所述部分彼此橫向間隔開以形成所述部分 之間的間隔；形成覆蓋在第二半導(dǎo)體材料的部分上并覆蓋在間隔上的第二電介質(zhì)；形成覆 蓋在第二電介質(zhì)的一部分上并覆蓋在間隔上的導(dǎo)體，其中第二半導(dǎo)體材料的所述部分的第 一部分的第一段和第二半導(dǎo)體材料的所述部分的第二部分的第一段不在導(dǎo)體之下；以及將 導(dǎo)體耦合成接收具有電位的電壓。
該方法的另一示例性實施方式包括以螺旋圖案、蛇形(serpentine)圖案、多個條 紋、多連通域或具有從中心點向外輻射的指狀物的圖案形成導(dǎo)體，其中第一指狀物的第一 部分覆蓋在間隔上，且第一指狀物的第二部分覆蓋在第二半導(dǎo)體材料的所述部分的第一部 分和第二部分的第二段上。
鑒于上述全部內(nèi)容，顯然公開的是一種新的器件、形成該器件的方法和使用該器 件的方法。連同其它特征包括的是形成一種覆蓋在摻雜區(qū)上的高電壓元件，該摻雜區(qū)可實質(zhì)上在高電壓元件的操作期間耗盡載流子。還包括的是形成覆蓋在厚絕緣體例如場氧化物 上的高電壓元件，該厚絕緣體覆蓋在摻雜區(qū)的一部分上。
此外，形成電阻器12和13的材料，使得材料的至少一部分位于上覆的導(dǎo)體中的開 口之下，以便維持材料的電阻系數(shù)相對于其它的材料的段恒定。為描述清楚而始終使用“連 接”這個詞，但是，其旨在與詞“耦合”具有相同的含義。相應(yīng)地，“連接”應(yīng)被解釋為包括直 接連接或間接連接。
權(quán)利要求
1.一種形成半導(dǎo)體器件的電阻器的方法，包括 提供具有第一傳導(dǎo)類型的第一半導(dǎo)體材料的基底；在所述基底的第一部分上形成第二傳導(dǎo)類型的第一摻雜區(qū)；通過形成覆蓋在所述第一摻雜區(qū)的第一部分上的第二半導(dǎo)體材料來形成第一電阻器， 其中所述第二半導(dǎo)體材料以具有第一側(cè)面和第二側(cè)面的伸長圖案形成，其中所述第二半導(dǎo) 體材料的第一部分的第一側(cè)面與所述第二半導(dǎo)體材料的第二部分的第一側(cè)面間隔開第一 距離，形成所述第二半導(dǎo)體材料的所述第一部分和所述第二部分之間的間隔，且其中所述 第二半導(dǎo)體材料不形成為所述基底內(nèi)的摻雜區(qū)；形成覆蓋在所述第二半導(dǎo)體材料的所述第一部分和所述第二部分上并覆蓋在所述間 隔上的電介質(zhì)；形成覆蓋在所述電介質(zhì)上的導(dǎo)體，其中所述導(dǎo)體的第一部分覆蓋在所述第二半導(dǎo)體材 料的所述第一部分和所述第二部分之間的所述間隔的至少一部分上，且其中所述第二半導(dǎo) 體材料的所述第一部分的第一段和所述第二半導(dǎo)體材料的所述第二部分的第一段不在所 述導(dǎo)體的所述第一部分之下；以及將所述導(dǎo)體耦合成接收具有電位的電壓。
2.如權(quán)利要求1所述的方法，其中形成所述第一摻雜區(qū)包括，形成所述第一摻雜區(qū)的 第一部分作為MOS晶體管的漏極區(qū)，以及形成鄰接所述第一摻雜區(qū)的所述第一部分的所述 第一摻雜區(qū)的第二部分作為所述MOS晶體管的溝道區(qū)。
3.如權(quán)利要求1所述的方法，還包括將所述導(dǎo)體的第一部分形成為與所述導(dǎo)體的第二 部分電子地相連。
4.如權(quán)利要求1所述的方法，其中形成所述導(dǎo)體包括，形成所述導(dǎo)體的所述第一部分， 以通過延伸而超過所述第二半導(dǎo)體材料的所述第一部分的所述第一側(cè)面不大于所述第二 半導(dǎo)體材料的寬度的大約30%，來與所述第二半導(dǎo)體材料交疊。
5.如權(quán)利要求4所述的方法，還包括形成所述導(dǎo)體的所述第一部分，以延伸而超過所 述第二半導(dǎo)體材料的所述第二部分的所述第一側(cè)面不大于所述第二半導(dǎo)體材料的寬度的 大約30%，其中所述第二半導(dǎo)體材料的所述第一部分的所述第一側(cè)面朝向所述第二半導(dǎo)體 材料的所述第二部分的所述第一側(cè)面。
6.如權(quán)利要求1所述的方法，其中形成所述導(dǎo)體包括，形成與所述導(dǎo)體的所述第一部 分間隔開并覆蓋在所述第二半導(dǎo)體材料的所述第二部分和所述第二半導(dǎo)體材料的第三部 分之間的另一間隔上的所述導(dǎo)體的第二部分，其中所述導(dǎo)體的所述第一部分和所述第二部 分之間的間隔不大于所述電介質(zhì)的厚度的大約100%。
7.一種形成半導(dǎo)體器件的電阻器元件的方法，包括 提供具有第一傳導(dǎo)類型的第一半導(dǎo)體材料的基底； 在所述基底上形成第一電介質(zhì)；形成第二半導(dǎo)體材料作為具有伸長圖案的電阻器，所述伸長圖案帶有彼此相鄰并串聯(lián) 連接在一起的部分，且所述部分彼此橫向間隔開以形成所述部分之間的間隔；形成覆蓋在所述第二半導(dǎo)體材料的所述部分上并覆蓋在所述間隔上的第二電介質(zhì)； 形成覆蓋在所述第二電介質(zhì)的一部分上并覆蓋在所述間隔上的導(dǎo)體，其中所述第二半 導(dǎo)體材料的所述部分的第一部分的第一段和第二半導(dǎo)體材料的所述部分的第二部分的第一段不在導(dǎo)體之下；以及將所述導(dǎo)體耦合成接收具有電位的電壓。
8.如權(quán)利要求7所述的方法，其中形成所述導(dǎo)體包括，形成所述導(dǎo)體以延伸第一距離 而超過所述第二半導(dǎo)體材料的所述第一部分和所述第二部分，但不覆蓋在所述第二半導(dǎo)體 材料的所述第一部分的所述第一段和所述第二部分的所述第一段上。
9.如權(quán)利要求8所述的方法，還包括形成第一距離為不大于所述第二半導(dǎo)體材料的所 述第一部分和所述第二部分的寬度的大約30%。
10.如權(quán)利要求7所述的方法，其中形成所述導(dǎo)體包括，以螺旋圖案、蛇形圖案、多個條 紋、多連通域，或具有從中心點向外輻射的指狀物的圖案，形成所述導(dǎo)體，其中第一指狀物 的第一部分覆蓋在所述間隔上且所述第一指狀物的第二部分覆蓋在所述第二半導(dǎo)體材料 的所述部分的所述第二部分和所述第一部分的第二段上。
全文摘要
本發(fā)明涉及高電壓傳感器設(shè)備及其方法。在一個實施方式中，高電壓元件形成為覆蓋在可能在高電壓元件的操作期間被耗盡的摻雜的半導(dǎo)體區(qū)上，所述高電壓元件包括覆蓋在電阻器中的間隔上的導(dǎo)體。
文檔編號H01L21/82GK102034753SQ20101000204
公開日2011年4月27日 申請日期2010年1月7日 優(yōu)先權(quán)日2009年9月30日
發(fā)明者G·常, J·W·霍爾, M·T·庫杜斯, R·S·伯頓, 及川一德 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司