專利名稱:相變化存儲器的多晶硅栓塞雙極性晶體管及其制造方法
技術(shù)領(lǐng)域:
本發(fā)明是關(guān)于一種使用相變化存儲材料的高密度存儲裝置及其制造方法,其中, 相變化存儲材料可包括硫?qū)倩锊牧霞捌渌删幊屉娮璨牧稀?br>
背景技術(shù):
相變化存儲材料,如硫?qū)倩锊牧霞捌渌愃撇牧希谑┘訌?qiáng)度適用于集成電路 的電流時(shí),可于非晶態(tài)與晶態(tài)之間進(jìn)行相變化。大致非晶態(tài)的電阻較大致晶態(tài)來得高,而此 特性正可用于數(shù)據(jù)的表示。由于具備此種特性,業(yè)界致力研究如何將可編程電阻材料應(yīng)用 于可隨機(jī)讀寫存取的非易失性存儲電路。由非晶態(tài)轉(zhuǎn)變?yōu)榫B(tài)大致上屬于低電流操作,而由晶態(tài)轉(zhuǎn)變?yōu)榉蔷B(tài)(此處稱為 復(fù)位)則大致上屬于高電流操作。復(fù)位過程是使用短暫的高電流密度脈沖來熔化或破壞晶 體結(jié)構(gòu),之后相變化材料快速冷卻,將熔融狀態(tài)的相變化材料予以淬火,使至少部份相變化 材料可穩(wěn)定存在非晶態(tài)。由于相變化是由加熱所引發(fā),欲提高相變化材料的溫度并造成相變化,就必須提 供相對高的電流。然而,因?yàn)閳鲂Ьw管是使用低電流來驅(qū)動,對于具有場效晶體管存取裝 置的相變化存儲單元而言,如何取得需要的電流就成了問題。雖然雙極性結(jié)晶體管可提供較場效晶體管更大的電流驅(qū)動,但要將雙極性結(jié)晶體 管與CMOS周邊電路進(jìn)行整合并不容易,且會讓設(shè)計(jì)及工藝變得非常復(fù)雜。因此,有必要提供一種相變化存儲單元,其具有與CMOS周邊電路兼容的雙極性結(jié) 晶體管存取裝置,且其設(shè)計(jì)整合與工藝相對容易。
發(fā)明內(nèi)容
本發(fā)明提供的一種存儲裝置,包括一單晶半導(dǎo)體襯底及位于襯底內(nèi)的多條字線, 其中單晶半導(dǎo)體襯底具有第一導(dǎo)電性,且字線具有與第一導(dǎo)電性相異的第二導(dǎo)電性。存儲 裝置包括多個(gè)存儲單元,其中某些存儲單元包括雙極性結(jié)晶體管與存儲元件。雙極性結(jié)晶 體管包括射極、基極以及集極,其中,射極包括具有第一導(dǎo)電性的摻雜多晶硅,且與對應(yīng)字 線連接以定義出pn結(jié)?;鶚O利用位于射極下方的對應(yīng)字線一部分所形成,集極包括位于該 基極下方的單晶半導(dǎo)體襯底一部分。此處所描述的存儲裝置制造方法包括形成一具有第一導(dǎo)電性的單晶半導(dǎo)體襯底, 以及于該單晶半導(dǎo)體襯底內(nèi)形成多個(gè)介電溝道。多條字線乃形成于單晶半導(dǎo)體襯底內(nèi),字 線是具有與第一導(dǎo)電性相異的第二導(dǎo)電性,且相鄰的字線是由介電溝道所分隔。該方法亦 形成多個(gè)摻雜多晶硅栓塞、多個(gè)存儲元件、上電極以及多條位線,其中,摻雜多晶硅栓塞具 有該第一導(dǎo)電性,且與字線接觸;存儲元件是電性耦接至摻雜多晶硅栓塞;上電極位于存 儲元件上;位線位于上電極上,且耦接至上電極。此處所描述的存儲裝置包括相變化存儲單元,其不但具有與CMOS周邊電路兼容 的雙極性結(jié)晶體管存取裝置,且不需特別復(fù)雜的設(shè)計(jì)整合與工藝即可生產(chǎn)。
本發(fā)明的其它特色與優(yōu)點(diǎn)可配合圖式、實(shí)施方式及權(quán)利要求范圍來了解。
圖1是部分存儲單元陣列的示意圖,其中存儲單元包括具有多晶硅射極的雙極性 結(jié)晶體管。圖2A 圖2B為陣列中第一實(shí)施例的存儲單元部分剖面圖。圖2C為陣列中第一實(shí)施例的存儲單元的俯視圖。圖3A 圖3B為陣列中第二實(shí)施例的存儲單元部分剖面圖。圖4A 圖4B為陣列中第三實(shí)施例的存儲單元部分剖面圖。圖5A 圖5B為陣列中第四實(shí)施例的存儲單元部分剖面圖。圖6 圖20依序?yàn)橹圃齑鎯卧嚵械母鞑襟E。圖21 圖24為圖7A 圖7B所示制造字線步驟的另一實(shí)施例。
圖25為集成電路的簡化方塊圖,該集成電路的存儲單元陣列內(nèi)的存儲單元包括前述具有多晶硅射極的雙極性結(jié)晶體管。主要元件符號說明100存儲單元陣列110存儲單元115雙極性結(jié)晶體管120、120a、120b、120c、位線120d、2520125存儲元件126,400存儲元件厚度127存儲元件寬度128主動區(qū)域130、130a、130b、130c、字線130d、2516140導(dǎo)電材料150,2514字線譯碼器與驅(qū)動器160、2518位線譯碼器165感應(yīng)放大器/數(shù)據(jù)輸入結(jié)構(gòu)200襯底202阱205第一摻雜區(qū)210第二摻雜區(qū)215,217,290導(dǎo)電接觸窗220摻雜多晶硅栓塞222pn 結(jié)230介電溝道240導(dǎo)電覆蓋層
250下電極
252下電極寬度
260,270,295介電質(zhì)
262二氧化硅層
264氮化硅層
266BPSG 或 PSG 層
280上電極
300第一部分寬度
323第一部分
324第二部分
510側(cè)壁導(dǎo)體
900、1400介電質(zhì)開口
1410開口寬度
1700上電極開口
1750接觸窗開口
2000周邊電路
2100側(cè)壁表面
2510集成電路
2522,2526總線
2524感應(yīng)放大器與數(shù)據(jù)輸入結(jié)構(gòu)
2528數(shù)據(jù)輸入線
2530其它電路
2532數(shù)據(jù)輸出線
2534控制器
2536偏壓調(diào)整供應(yīng)電壓與電流源
具體實(shí)施例方式以下揭露的內(nèi)容大多需配合參考特定結(jié)構(gòu)實(shí)施例及方法,然而,揭露內(nèi)容的范圍 并不僅限于該多個(gè)特定結(jié)構(gòu)實(shí)施例及方法,且揭露內(nèi)容亦可透過其它特征、元件、方法及實(shí) 例來實(shí)施。本發(fā)明所揭露的內(nèi)容雖可透過較佳實(shí)施例來說明,但該多個(gè)實(shí)施例不可用來限 制本發(fā)明的范圍,本發(fā)明專利權(quán)的范圍須以權(quán)利要求范圍為準(zhǔn)。本領(lǐng)域具有通常知識者于 參考本發(fā)明揭露的內(nèi)容后,應(yīng)可了解其它可能的均等實(shí)施方式。此外,于后述的內(nèi)容中,不 同實(shí)施例的相同元件乃以相同元件符號表示。圖1是部分存儲單元陣列100的示意圖,其中存儲單元包括具有多晶硅射極的雙 極性結(jié)晶體管。如圖1所示,陣列100中的各存儲單元均包括雙極性結(jié)晶體管存取裝置及電性串 連的存儲元件,且存儲元件可被設(shè)置成多種電阻狀態(tài)之一,進(jìn)而儲存一個(gè)以上的數(shù)據(jù)位。陣列100包括多條字線130,如字線130a、130b、130c、130d,其是于第一方向上平 行延伸,并與字線譯碼器與驅(qū)動器150形成電性連接。字線130是耦接至陣列100的雙極性存取晶體管的基極端。多條位線120,如位線120a、120b、120c、120d,是于第二方向上平行延伸,并與位 線譯碼器160形成電性連接。各雙極性結(jié)晶體管的射極端是透過存儲元件耦接至一條對應(yīng) 的位線120。陣列100的存儲單元乃以共集極組態(tài)方式耦接,也就是說,存儲單元的集極端被 耦接至參考電壓,且其輸入、輸出分別為基極與射極端。因此,在操作過程中,位線120與字 線130的電壓,會誘發(fā)電流自位線120經(jīng)由射極端與存儲元件流至集極端或是反向亦然自 集極端流至位線120。于圖1中,集極端是接地。無庸置疑地,集極端不一定要接地,其亦可耦接至可提 供參考電壓的電壓源,舉例來說,如圖25的偏壓調(diào)整供應(yīng)電壓、電流源2536。以存儲單元陣列100中的存儲單元110為例,其包括雙極性結(jié)晶體管115及電性 連接的相變化存儲元件125。雙極性結(jié)晶體管115的基極端耦接至字線130b,而雙極性結(jié) 晶體管115的射極端則透過相變化存儲元件125耦接至位線120b。為讀取或?qū)懭氪鎯卧嚵?00中的存儲單元110,可施加適當(dāng)大小的電壓及/或 電流至對應(yīng)的字線130b與位線120b,以誘發(fā)流經(jīng)特定存儲單元110的電流。電壓及/或電 流的施加時(shí)間與強(qiáng)度是依所進(jìn)行的操作而定,如讀取操作或?qū)懭氩僮鳌S诖鎯卧?10的復(fù)位(擦除)操作中,施加至字線130b與位線120b的復(fù)位脈 沖會誘發(fā)流經(jīng)存儲元件125的電流,以使主動區(qū)域開始轉(zhuǎn)變成非晶相,而將相變化材料的 電阻設(shè)定在與復(fù)位狀態(tài)相關(guān)的電阻值范圍內(nèi)。前述的復(fù)位脈沖屬于相對高能量的脈沖,其 至少可提高存儲元件125的主動區(qū)域的溫度,使之高于相變化材料的相變(結(jié)晶)溫度外, 也高于熔融溫度,以至少讓主動區(qū)域成為液態(tài)。之后,快速終止復(fù)位脈沖,使主動區(qū)域在一 短暫的淬火時(shí)間內(nèi)快速冷卻至相變溫度以下,并穩(wěn)定形成一大致非晶相。于存儲單元110的設(shè)置(或編程)操作中,乃于適當(dāng)?shù)臅r(shí)間內(nèi)施加適當(dāng)大小的編 程脈沖至字線130b與位線120b,以誘發(fā)流經(jīng)存儲單元110的電流,其可將部分主動區(qū)域的 溫度升高至相變溫度以上,并使該部分主動區(qū)域產(chǎn)生由非晶相轉(zhuǎn)變至結(jié)晶相的變化,而此 變化會降低存儲元件125的電阻,并將存儲單元110設(shè)置在一特定狀態(tài)。于存儲單元110內(nèi)數(shù)據(jù)的讀取(或感應(yīng))操作中,乃于適當(dāng)?shù)臅r(shí)間內(nèi)施加適當(dāng)大 小的讀取脈沖至字線130b與位線120b,以誘發(fā)不致使存儲元件125的電阻狀態(tài)發(fā)生改變的 電流。由于流經(jīng)存儲單元110的該電流,其大小端視存儲元件125的電阻與儲存在存儲單 元110的數(shù)據(jù)而定。因此,可利用方塊165的感應(yīng)放大器來比較位線120b的電流與一穩(wěn)定 的參考電流,或以其它方式,來確定存儲單元的數(shù)據(jù)狀態(tài)。圖2A及圖2B為陣列100中存儲單元(包括存儲單元110)部分的剖面圖,前者是 沿位線120進(jìn)行剖面而得,而后者是沿字線130進(jìn)行剖面而得。圖2C則為陣列100的俯視圖。陣列包括襯底200,其包括具有第一導(dǎo)電性的阱202,且該阱202包括第一摻雜區(qū) 205與第二摻雜區(qū)210,第二摻雜區(qū)210的摻雜濃度是較第一摻雜區(qū)205高。襯底200尚包 括位于阱202內(nèi)的字線130,字線130是沿貫穿圖2A的第一方向延伸,且其導(dǎo)電性與第一導(dǎo) 電性不同之處,除了第一摻雜區(qū)205、第二摻雜區(qū)210以及字線130外,襯底200更包括單晶 半導(dǎo)體襯底。
存儲單元110包括經(jīng)摻雜的多晶硅栓塞220,其具有第一導(dǎo)電性,且被作為雙極性 結(jié)晶體管115的射極。此外,經(jīng)摻雜的多晶硅栓塞220與對應(yīng)的字線130b接觸,以定義pn
222 ο
字線130b位于栓塞220下的部分被作為雙極性結(jié)晶體管115的基極,而阱202位 于字線130b下的部分則作為雙極性結(jié)晶體管115的集極。字線130是由位于阱202內(nèi)包含介電材料的介電溝道230所分隔。導(dǎo)電接觸窗 215,217將阱202的第二摻雜區(qū)210耦接至與參考電壓耦接的導(dǎo)電材料140。于本例示實(shí)施例中,經(jīng)摻雜的多晶硅栓塞220包括濃摻雜的N型(N++)多晶硅,字 線130包括位于硅襯底200內(nèi)的P型材料摻雜區(qū)域,第一摻雜區(qū)205包括位于硅襯底200 內(nèi)的N型材料摻雜區(qū)域,且第二摻雜區(qū)210包括位于硅襯底200內(nèi)的濃摻雜N型(N+)材料 區(qū)域,據(jù)此以形成npn雙極性晶體管115。于另一實(shí)施例中,經(jīng)摻雜的多晶硅栓塞220包括濃摻雜的P型(P++)多晶硅,字線 130包括位于硅襯底200內(nèi)的N型材料摻雜區(qū)域,第一摻雜區(qū)205包括位于硅襯底200內(nèi) 的P型材料摻雜區(qū)域,且第二摻雜區(qū)210包括位于硅襯底200內(nèi)的濃摻雜P型(P+)材料區(qū) 域,據(jù)此以形成pnp雙極性晶體管115。存儲單元110包括位于經(jīng)摻雜的多晶硅栓塞220上的導(dǎo)電覆蓋層240,于本實(shí)施例 中,導(dǎo)電覆蓋層240包括硅化物,如含有Ti、W、Co、Ni或Ta的硅化物。導(dǎo)電覆蓋層240可提 供介于經(jīng)摻雜的多晶硅栓塞220與下電極250之間的低電阻接觸,且經(jīng)摻雜的多晶硅栓塞 220與導(dǎo)電覆蓋層240是貫穿介電質(zhì)260。于本實(shí)施例中,介電質(zhì)260包括二氧化硅層262、 位于二氧化硅層262上的氮化硅層264以及位于氮化硅層264上的硼磷硅玻璃(BPSG)層 或磷硅玻璃(PSG)層。在某些實(shí)施例中,則可以不需要氮化硅層264。下電極250位于導(dǎo)電覆蓋層240之上,且貫穿介電質(zhì)270并與存儲元件125的下表 面接觸,其中存儲元件125可包括一種以上選自下列群組的材料鍺、銻、碲、硒、銦、鈦、鎵、 鉍、錫、銅、鈀、鉛、銀、硫、硅、氧、磷、砷、氮及金。下電極250可以包括氮化鈦或氮化鉭,且不以此為限。氮化鈦不但可與GST (容后 詳述)形成良好的接觸,且是半導(dǎo)體工藝常用的材料,又能在GST相變的高溫(通常介于 600至700°C )提供良好的擴(kuò)散勢壘,因此,當(dāng)存儲元件125包括GST時(shí),下電極的材料較佳 為氮化鈦。此外,下電極250也可以包括氮化鋁鈦或氮化鋁鉭,或包括一種以上選自下列群 組的材料鈦、鎢、鉬、鋁、鉭、銅、鉬、銥、鑭、鎳、氮、氧、釕或以上元素的組合。上電極280位于存儲元件125之上,且由導(dǎo)電接觸窗290電性耦接至位線120b。 上電極280與位線120可包括前述任一種下電極250所包括的材料,且不以此為限。介電質(zhì)295環(huán)繞于存儲元件125、上電極280與導(dǎo)電接觸窗290的四周,且于本實(shí) 施例中,介電質(zhì)295包括二氧化硅,而介電質(zhì)270包括氮化硅。于操作時(shí),位線120b及字線130b的電壓,會誘發(fā)電流自位線120b經(jīng)由射極端與 存儲元件125流至襯底200或是反向亦然自襯底200流至位線120b。主動區(qū)域128屬于存儲元件125的一部分,且位于主動區(qū)域128中的存儲材料可 被誘發(fā)而在至少兩個(gè)固態(tài)相間進(jìn)行相變化。本領(lǐng)域具有通常知識者應(yīng)可了解,主動區(qū)域128 可以非常小,如圖2A所示,并可以此降低誘發(fā)相變化所需電流的大小。存儲元件125的厚度 126可通過薄膜沉積來建立,于某些實(shí)施例中,厚度126可小于100納米,如介于10到100納米之間。此外,存儲元件125的寬度127大于下電極250的寬度252,且下電極250的寬 度252較佳小于形成陣列100所采用工藝的最小特征尺寸,如光刻工藝。由于下電極250 越小,就越能將其附近的部分存儲元件125的電流集中,因此較小的下電極250將可降低誘 發(fā)主動區(qū)域128產(chǎn)生相變化所需電流的大小。此外,由于介電質(zhì)270還可提供主動區(qū)域128 額外的隔熱效果,產(chǎn)生相變化所需電 流的大小亦可進(jìn)一步降低。如前所述,雙極性結(jié)晶體管所能提供的電流驅(qū)動較場效晶體管來得大,此外,因?yàn)?晶體管的射極包含摻雜多晶硅材料,而可以獲得相對較大的電流增益,以以此降低字線130 所需使存儲元件產(chǎn)生相變化的電流。圖3A 圖3B為陣列100中第二實(shí)施例的存儲單元(包括存儲單元110)部分剖 面圖,前者是沿位線120進(jìn)行剖面而得,而后者是沿字線130進(jìn)行剖面而得。于此實(shí)施例中,存儲元件125包括第一部分323與第二部分324。介電質(zhì)270環(huán)繞 于第一部分323四周,且第一部分323貫穿介電質(zhì)270并與導(dǎo)電覆蓋層240接觸。第二部 分324位于第一部分323之上,而存儲元件125將導(dǎo)電覆蓋層240耦接至上電極280。本領(lǐng)域具有通常知識者應(yīng)可了解,主動區(qū)域128可以非常小,如圖3A 圖3B所 示,并可以此降低誘發(fā)相變化所需電流的大小。存儲元件125第一部分323的寬度300小于 導(dǎo)電覆蓋層240的寬度,也小于存儲元件125第二部分324的寬度。于較佳實(shí)施例中,第一 部分323的寬度300小于形成陣列100所采用工藝的最小特征尺寸,如光刻工藝。由于存 儲元件125的第一部分323越小就越能將其電流集中,因此較小的第一部分323將可降低 誘發(fā)主動區(qū)域128產(chǎn)生相變化所需電流的大小。此外,于較佳實(shí)施例中,介電質(zhì)270可包括 能提供主動區(qū)域128額外隔熱效果的材料,以進(jìn)一步降低產(chǎn)生相變化所需電流的大小。除 此之外,存儲元件125的第二部分324以及第一部分323的其它部分還可提供主動區(qū)域128 一定的隔熱效果,以隔絕來自上電極280的熱能。圖4A 圖4B為陣列100中第三實(shí)施例的存儲單元(包括存儲單元110)部分剖 面圖,前者是沿位線120進(jìn)行剖面而得,而后者是沿字線130進(jìn)行剖面而得。 于此實(shí)施例中,存儲元件125包括存儲材料柱,其貫穿介電質(zhì)270并將導(dǎo)電覆蓋層 240耦接至上電極280,而介電質(zhì)270環(huán)繞于存儲元件125的四周。本領(lǐng)域具有通常知識者應(yīng)可了解,主動區(qū)域128可以非常小,以降低誘發(fā)相變化 所需電流的大小。存儲元件125的寬度400小于上電極280與導(dǎo)電覆蓋層240的寬度,且 較佳小于形成陣列100所采用工藝的最小特征尺寸,如光刻工藝。由于寬度的不同,電流將 集中于此微小的柱狀存儲元件125,并可以此降低誘發(fā)主動區(qū)域128產(chǎn)生相變化所需電流 的大小。此外,于較佳實(shí)施例中,介電質(zhì)270可包括能提供主動區(qū)域128隔熱效果的材料, 以進(jìn)一步降低產(chǎn)生相變化所需電流的大小。同時(shí),可將主動區(qū)域128從導(dǎo)電覆蓋層240及 上電極280區(qū)隔開,讓存儲元件125的其它部分也可提供主動區(qū)域128 —定的隔熱效果。圖5A 圖5B為陣列100中第四實(shí)施例的存儲單元(包括存儲單元110)部分剖 面圖,前者是沿位線120進(jìn)行剖面而得,而后者是沿字線130進(jìn)行剖面而得。圖5A 圖5B所示的實(shí)施例與圖2A 圖2C所示者相似,在字線130的側(cè)壁表面 上有側(cè)壁導(dǎo)體510。于此實(shí)施例中,側(cè)壁導(dǎo)體510包括自我對準(zhǔn)的硅化物(金屬硅化物), 且其包括鈦、鎢、鈷、鎳、鉭,但并不以此為限。側(cè)壁導(dǎo)體510可增加字線130的導(dǎo)電性,進(jìn)而 降低其負(fù)載,并提升陣列的一致性。
存儲單元的實(shí)施例包括了使用相變化存儲材料(包含硫?qū)倩锊牧吓c其它材料)的存儲元件。硫?qū)倩锇ㄏ铝兴脑氐娜我徽哐?0)、硫(S)、硒(Se)、以及碲(Te),其 位于元素周期表的第VI族。硫?qū)倩锇▽⒁涣驅(qū)僭嘏c一更具正電性的元素或自由基 結(jié)合而得。硫?qū)倩锖辖鸢▽⒘驅(qū)倩锱c其它物質(zhì)如過渡金屬等結(jié)合。硫?qū)倩锖辖鹜?常包括一個(gè)以上選自元素周期表第六欄的元素,例如鍺(Ge)以及錫(Sn)。通常,硫?qū)倩?合金包括下列元素中一個(gè)以上的復(fù)合物銻(Sb)、鎵(Ga)、銦(In)以及銀(Ag)。許多以相 變化為基礎(chǔ)的存儲材料已經(jīng)被描述于技術(shù)文件中,包括下列合金鎵/銻、銦/銻、銦/硒、 銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵/硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻 /碲、鍺/錫/銻/碲、鍺/銻/硒/碲以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中,可 以嘗試大范圍的合金成分。此成分可以下列特征式表示TeaGebSb1(lMa+b)。曾有研究員指出, 最有用的合金是在沉積材料中所包含的平均碲濃度是遠(yuǎn)低于70%,典型地是低于60%,并 在一般型態(tài)合金中的碲含量范圍從最低23%至最高58%,且最佳是介于48%至58%的碲 含量。鍺的濃度是高于約5%,且其在材料中的平均范圍是從最低8%至最高30%,一般是 低于50%,最佳地,鍺的濃度范圍是介于8%至40%。在此成分中所剩下的主要成分則為 銻。其中百分比代表所組成元素的原子總數(shù)為100%時(shí),各原子的百分比,請參考Ovshinky 5,687,112專利第10 11欄。由另一研究者所評估的特殊合金包括Ge2Sb2Te5、GeSb2Te4 以及 GeSb4Te7,請參考 Noboru Yamada 的文章〃 Potential of Ge-Sb-TePhase-Change Optical Disks for High-Data-Rate Recording",SPIEv. 3109,pp. 28-37 (1997)。更一般 地,過渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉬(Pt)以及上述的混合物或合 金,可與鍺/銻/碲結(jié)合以形成一有可編程的電阻的相變化合金。可使用的存儲材料的范 例,是如Ovshinsk/ 112專利中第11-13欄所述,其范例在此被列入?yún)⒖?。在某些?shí)施例中,硫?qū)倩镆约捌渌嘧兓牧鲜菗诫s有雜質(zhì),以修正其導(dǎo)電性、 相變化溫度、熔化溫度以及其它使用摻雜硫?qū)倩锏拇鎯υ男再|(zhì)。用以摻雜硫?qū)倩?的代表性雜質(zhì)包括氮、硅、氧、二氧化硅、氮化硅、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、 鈦以及鈦氧化物,請參見美國專利6800504號以及美國專利公開號2005/0029502號。相變化合金可在此存儲單元主動通道區(qū)域內(nèi),依其位置順序于大致非晶態(tài)的第一 結(jié)構(gòu)狀態(tài)與為大致結(jié)晶態(tài)的第二結(jié)構(gòu)狀態(tài)之間切換。這些合金至少為雙穩(wěn)定態(tài)?!阜蔷А故?指相對較無次序的結(jié)構(gòu),其較單晶更無次序性,而帶有可檢測的特征,如較結(jié)晶態(tài)更高的電 阻值?!附Y(jié)晶態(tài)」是指相對較有次序的結(jié)構(gòu),其較非晶態(tài)更有次序,因此包括可檢測的特征 例,如比非晶態(tài)更低的電阻值。典型地,相變化材料可電性切換至完全結(jié)晶態(tài)與完全非晶態(tài) 之間所有可檢測的不同狀態(tài)。其它受到非晶態(tài)與結(jié)晶態(tài)的改變而影響的材料特征包括原子 次序、自由電子密度以及活化能。此材料可切換為不同的固態(tài)或可切換成為由兩種以上固 態(tài)所形成的混合物,提供從非晶態(tài)至結(jié)晶態(tài)之間的灰階部分。此材料中的電性質(zhì)亦可能隨 之改變。相變化合金可通過電脈沖而從一種相態(tài)切換至另一相態(tài)。曾有研究人員指出,一 較短、較大幅度的脈沖傾向于將相變化材料的相態(tài)改變成大致非晶態(tài)。一較長、較低幅度的 脈沖傾向于將相變化合金的相態(tài)改變成大致結(jié)晶態(tài)。由于較短、較大幅度脈沖中的能量夠 大,其足以破壞結(jié)晶結(jié)構(gòu)的鍵能,同時(shí)時(shí)間夠短,因此可以防止原子再次排列成結(jié)晶態(tài)。在 無須過度實(shí)驗(yàn)的情形下,可利用實(shí)驗(yàn)方法決定適合特定相變化合金的適當(dāng)脈沖量變曲線。在本說明書的后續(xù)部份,相變化材料乃以GST指稱。此外,應(yīng)了解的是,也可以使用其它類 型的相變化材料。適用于PCRAM中的材料系為Ge2Sb2Te5。其它可以使用于本發(fā)明其它實(shí)施例的可編程電阻存儲材料包括利用不同晶體變 化來決定電阻者,或是利用電脈沖來改變電阻狀態(tài)者。舉例來說,可使用電阻隨機(jī)存取存 儲器(RRAM)的金屬氧化物材料,如鎢氧化物(WOx)、氧化鎳、五氧化二鈮、二氧化銅、五氧化 二鉭、三氧化二鋁、氧化鈷、三氧化二鐵、二氧化鉿、二氧化鈦、鈦酸鍶、鋯酸鍶、鈦酸鍶鋇。其 它實(shí)施例則可包括用于磁阻隨機(jī)存取存儲器(MRAM)的材料,而磁阻隨機(jī)存取存儲器可以 是旋轉(zhuǎn)力矩轉(zhuǎn)移隨機(jī)存取存儲器(STT MRAM)。舉例來說,這些材料可以是以下群組至少一 種鈷鐵硼、鐵、鈷、鎳、釓、鏑、鈷鐵、鎳鐵、錳砷、錳鉍、錳銻、二氧化鉻、氧化錳三氧化二鐵、 氧化鐵五氧化二鐵、氧化鎳三氧化二鐵、氧化鎂二鐵、氧化銪及鐵磁性氧化物釔鐵石榴石 (Y3Fe5O12)。此可參考美國專利公開號第2007/0176251號,其發(fā)明名稱為"Magnetic Memory Device and Method of Fabricating the Same”,其中的內(nèi)容乃并入本文作為參考。其它 的例子還包括用于可編程金屬存儲單元(PMC)的固態(tài)電解質(zhì)材料,或用于納米離子存儲單 元的材料,如銀摻雜的鍺硫化物解質(zhì)或銅摻雜的鍺硫化物解質(zhì)。此部分請參考N. E. Gilbert 等人發(fā)表的文章,,A macro model of programmable metallization cell devices,,, Solid-State Electronics, 49 (2005),1813-1819,且其內(nèi)容乃并入本文作為參考。用以形成硫?qū)倩锊牧系睦痉椒ɡ肞VD濺射或磁控濺射方式,其反應(yīng)氣體為 氬氣、氮?dú)饧?或氦氣,壓力為ImTorr至IOOmTorr。此沉積步驟一般是于室溫下進(jìn)行。一 長寬比為1 5的準(zhǔn)直器可用以改良其注入表現(xiàn)。為了改善其注入表現(xiàn),亦可使用數(shù)十至 數(shù)百伏特的直流偏壓。另一方面,亦可同時(shí)合并使用直流偏壓以及準(zhǔn)直器。有時(shí)需要在真空中或氮?dú)猸h(huán)境中進(jìn)行一沉積后退火處理,以改良硫?qū)倩锊牧系?結(jié)晶態(tài)。此退火處理的溫度典型地是介于100°C至400°C,而退火時(shí)間則少于30分鐘。圖6 圖20依序?yàn)橹圃齑鎯卧嚵械母鞑襟E。圖6A和圖6B分別為剖面圖與俯視圖,其顯示形成襯底200的第一步驟。襯底200 包括阱202,其具有第一摻雜區(qū)205、第二摻雜區(qū)210以及介電溝道230,且阱202以垂直圖 面的方向延伸。第一摻雜區(qū)205與第二摻雜區(qū)210可利用注入法及活化退火的方式形成, 該多個(gè)方法均為具有通常知識者所熟知。于本實(shí)施例中,第一摻雜區(qū)205包括位于硅襯底 200內(nèi)的N型材料摻雜區(qū)域,第二摻雜區(qū)210包括位于硅襯底200內(nèi)的濃摻雜N型(N+)材 料區(qū)域。于另一實(shí)施例中,第一摻雜區(qū)205包括位于硅襯底200內(nèi)的P型材料摻雜區(qū)域,且 第二摻雜區(qū)210包括位于硅襯底200內(nèi)的濃摻雜P型(P+)材料區(qū)域。接著,進(jìn)行離子注入以于阱202內(nèi)第一摻雜區(qū)205形成字線130,其中字線130的導(dǎo)電性與第一摻雜區(qū)205及第二摻雜區(qū)210相異。此外,如本實(shí)施例所示,于襯底內(nèi)再進(jìn)行 第二次離子注入,以形成由襯底上表面延伸至第二摻雜區(qū)210的濃摻雜區(qū)域,以得到如圖 7A、圖7B所示的結(jié)構(gòu)。于本實(shí)施例中,字線130包括位于硅襯底200內(nèi)的P型材料摻雜區(qū) 域,于其它實(shí)施例中,字線130可包括位于硅襯底200內(nèi)的N型材料摻雜區(qū)域。接著,介電質(zhì)260乃形成于圖7A、圖7B所示的結(jié)構(gòu)上,以產(chǎn)生如圖8A、圖8B所示 的結(jié)構(gòu)。于本實(shí)施例中,形成介電質(zhì)260的步驟于襯底200上沉積包括二氧化硅之層262、 于層262上沉積包括氮化硅的層264以及于層264上沉積包括BPSG或PSG的層266,且在 某些實(shí)施例中可以不需要層264。
接著,形成貫穿介電質(zhì)260的開口 900,以暴露出字線130并形成第9A、9B圖所示 的結(jié)構(gòu)。欲形成開口 900,可先利用層264作為刻蝕停止層來選擇性刻蝕層266,再選擇性 刻蝕層264以露出層262,最后再利用如濕法刻蝕的方式刻蝕層262以露出字線130。欲在 操作過程中產(chǎn)生較大的電流,必須在字線130與之后形成的經(jīng)摻雜的多晶硅栓塞220之間 形成未受損害的接口,因此,濕法刻蝕比較適合用來刻蝕層262,并避免損害到射極-基極 間接口。此外,在其它實(shí)施例中,濕法刻蝕并不會移除全部的刻蝕層262。在字線130與之 后形成的經(jīng)摻雜的多晶硅栓塞220之間形成質(zhì)量較佳的接口,可以選擇性進(jìn)行重新氧化步 驟及/或高溫退火步驟。接著,經(jīng)摻雜的多晶硅栓塞220乃形成于開口 900內(nèi),以產(chǎn)生如圖10A、圖10B所示 的結(jié)構(gòu)。經(jīng)摻雜的多晶硅栓塞220具有和字線130不同的導(dǎo)電性,且其與對應(yīng)的字線130 接觸于兩者間定義pn結(jié)222。欲形成經(jīng)摻雜的多晶硅栓塞220,可先對圖9A、圖9B所示的 結(jié)構(gòu)進(jìn)行沉積多晶硅材料,再進(jìn)行如化學(xué)機(jī)械拋光CMP的平面化步驟。之后,形成多個(gè)貫穿介電質(zhì)260而與第二摻雜區(qū)210接觸的導(dǎo)電接觸窗215,以產(chǎn) 生如圖11A、圖11B所示的結(jié)構(gòu),而于本實(shí)施例中,導(dǎo)電接觸窗215包括鎢。接著,導(dǎo)電覆蓋層240乃形成于經(jīng)摻雜的多晶硅栓塞220上,如圖12A、圖12B所 示。導(dǎo)電覆蓋層240包括硅化物,且該硅化物可包含鈦、鎢、鈷、鎳、鉭,且不以此為限。于某 實(shí)施例中,導(dǎo)電覆蓋層240包括鈷的硅化物(CoSi),且其形成方式是先沉積一層鈷,再進(jìn)行 快速熱處理工藝(RTP),以使鈷與栓塞220的硅反應(yīng),而形成導(dǎo)電覆蓋層240。應(yīng)了解的是, 其它硅化物也可通過沉積鈦、砷、經(jīng)摻雜的鎳或其合金,并透過類似前述的方法形成。接著形成介電質(zhì)270,而產(chǎn)生如圖13A、圖13B所示的結(jié)構(gòu)。于本實(shí)施例中,介電質(zhì) 270包括氮化硅。之后,形成貫穿介電質(zhì)270的開口 1400以暴露出導(dǎo)電覆蓋層240的上表面,并產(chǎn) 生如圖14A、圖14B所示的結(jié)構(gòu),且開口 1400的寬度1410較佳是屬于亞光刻等級。于本實(shí) 施例中,開口 1400具有圓形剖面,所以寬度1410正好等于圓形剖面的直徑。然而,在其它 實(shí)施例中,開口 1400的剖面也可以是正方形、橢圓形、長方形或其它不規(guī)則形狀,端視形成 開口 1400的方法而定。具有亞光刻等級寬度1410的開口 1400可利用美國專利申請案第11/855979 號所揭露的方法、材料、步驟,該申請案的發(fā)明名稱為” PhaseChange Memory Cell in Via Array with Self-Aligned, Self-Converged BottomElectrode and Method for Manufacturing”,申請日為2007年9月14日,其內(nèi)容乃并入本文作參考。舉例來說,隔離 層先形成于介電質(zhì)270上,而犧牲層再形成于隔離層上。之后,在犧牲層上形成具有大小約 略等于屏蔽工藝最小特征尺寸的開口的屏蔽,而該多個(gè)開口正好覆蓋于開口 1400上。之后 以屏蔽選擇性刻蝕隔離層與犧牲層,以于隔離層與犧牲層內(nèi)形成通孔,并暴露出介電質(zhì)270 的上表面。于移除屏蔽后,對通孔進(jìn)行選擇性下切刻蝕,而在不影響犧牲層與介電質(zhì)270的 情形下刻蝕隔離層。之后,在通孔內(nèi)形成注入材料。由于采用了選擇性下切刻蝕工藝,通孔 內(nèi)的注入材料將會形成自我對準(zhǔn)孔洞。接著,非等向性刻蝕注入材料以暴露出孔洞,并繼續(xù) 刻蝕以使介電質(zhì)270暴露于孔洞以下的區(qū)域,進(jìn)而在各通孔內(nèi)形成包括有注入材料的側(cè)壁 間隔物。由于側(cè)壁間隔物具有大致由孔洞大小所決定的開口尺寸,因此其可小于光刻工藝 的最小特征尺寸。之后,以側(cè)壁間隔物為屏蔽對介電質(zhì)270進(jìn)行刻蝕,以形成寬度1410小于最小特征尺寸的開口 1400。隔離層與犧牲層可利用如CMP的平面化工藝移除,以產(chǎn)生如圖14A、圖14B所示的結(jié)構(gòu)。此外,隔離層與犧牲層也可在材料(如電極材料)形成于開口 1400后再以平面化工藝移除。接著在開口 1400內(nèi)形成,以產(chǎn)生如圖15A、圖15B所示的結(jié)構(gòu)。于本實(shí)施例中,下 電極250包括氮化鈦,且下電極250的形成是先將下電極材料以CVD沉積于圖14A、圖14B 所示的結(jié)構(gòu)上,再進(jìn)行如CMP的平面化步驟。于其它實(shí)施例中,如圖14A、圖14B或圖5A、圖 5B所示的,可將相變化材料沉積于開口 1400內(nèi)。之后,存儲元件125乃形成于下電極250之上,而上電極280乃形成于之上,以產(chǎn) 生如圖16A、圖16B所示的結(jié)構(gòu)。欲形成存儲元件125與上電極280,可將一層存儲材料沉 積于圖15A、圖15B所示的結(jié)構(gòu)上,再將一層上電極材料沉積于上,并將一層圖案化光刻膠 形成于上電極材料層上,再刻蝕存儲材料層與上電極材料層。于此種實(shí)施例中,存儲元件與 對應(yīng)的上電極可形成多層堆棧。于圖14A、圖14B某些開口 1400注入有存儲材料的實(shí)施例中,可以不需形成存儲材料層。于本實(shí)施例中,存儲元件125與上電極280具有大致正方形的剖面。然而,在其它 實(shí)施例中,存儲元件125與上電極280的剖面也可以是圓形、橢圓形、長方形或其它不規(guī)則 形狀,端視形成存儲元件125與上電極280的方法而定。之后,介電質(zhì)295乃形成于圖16A、圖16B所示的結(jié)構(gòu)上,并形成暴露上電極280的 開口 1700與暴露接觸窗215的開口 1750,以產(chǎn)生如圖17A、圖17B所示的結(jié)構(gòu)。接著再將導(dǎo)電接觸窗217形成于開口 1750內(nèi),并將導(dǎo)電接觸窗290形成于開口 1700內(nèi),以產(chǎn)生如圖18A、圖18B所示的結(jié)構(gòu)。之后再形成與參考電壓耦接的導(dǎo)電材料140及位線120,以產(chǎn)生如圖19A、圖19B 所示的結(jié)構(gòu)。位線120延伸至包括CMOS裝置的周邊電路2000,如圖20A、圖20B所示。圖21 圖24為圖7A 圖7B所示制造字線130a步驟的另一實(shí)施例。如圖21A與圖21B所示,圖6A 圖6B中介電溝道230內(nèi)的部分介電材料乃利用 刻蝕方式移除,并暴露出介電溝道230之間的阱的第一摻雜區(qū)205的側(cè)壁表面2100。接著在側(cè)壁表面2100上形成側(cè)壁導(dǎo)體510,以產(chǎn)生如圖22A、圖22B所示的結(jié)構(gòu)。 側(cè)壁導(dǎo)體510包括硅化物,其包含鈦、鎢、鈷、鎳、鉭,但并不以此為限。于某實(shí)施例中,側(cè)壁 導(dǎo)體510包括鈷的硅化物(CoSi),且其形成方式是先沉積一層鈷,再進(jìn)行快速熱處理工藝 (RTP),以使鈷與第一摻雜區(qū)205的硅反應(yīng),而形成側(cè)壁導(dǎo)體510。應(yīng)了解的是,其它硅化物 也可通過沉積鈦、砷、經(jīng)摻雜的鎳或其合金,并透過類似前述的方法形成。之后乃形成介電材料,以注入介電溝道230,并產(chǎn)生如他23A、圖23B所示的結(jié)構(gòu)。接著,再進(jìn)行離子注入來注入摻雜物,以形成字線130,并產(chǎn)生如圖24A、圖24B所 示的結(jié)構(gòu),其中字線130的導(dǎo)電性與第一摻雜區(qū)205及第二摻雜區(qū)210相異。于本實(shí)施例 中,字線130包括襯底200的經(jīng)摻雜的P型材料。圖25是可應(yīng)用本發(fā)明的集成電路2510的簡化方塊圖。集成電路2510內(nèi)的存儲 器陣列100的存儲單元具有多晶硅射極的雙極性結(jié)晶體管。具有讀取、設(shè)置與重設(shè)功能的 字線譯碼器2514被耦接至多條字線2516,其間并形成電性連接,且該字線譯碼器與驅(qū)動器2514是沿著存儲器陣列100的列排列。位線(行)譯碼器2518被耦接并電性連接至多條沿著存儲器陣列100的行排列的位線2520,以讀取、設(shè)置或重設(shè)陣列100內(nèi)的相變化存儲單 元(圖未示)。地址是透過總線2522提供至字線譯碼器與驅(qū)動器2514及位線譯碼器2518。 方塊2524中的感應(yīng)放大器與數(shù)據(jù)輸入結(jié)構(gòu)包括讀取、設(shè)置與擦除模式的電壓及/或電流 源,是透過數(shù)據(jù)總線2526耦接至位線譯碼器2518。數(shù)據(jù)是由集成電路2510上的輸入/輸 出端或其它內(nèi)部或外部的數(shù)據(jù)來源,透過數(shù)據(jù)輸入線2528傳送至方塊2524的數(shù)據(jù)輸入結(jié) 構(gòu)。集成電路2500亦可包括其它電路2530,如一般用途的處理器、特定用途的應(yīng)用電路或 是可提供此陣列100所支持的系統(tǒng)單芯片功能的多個(gè)模塊的組合。數(shù)據(jù)是由方塊2524中 的感應(yīng)放大器,透過數(shù)據(jù)輸出線2532,傳送至集成電路2510上的輸入/輸出端或其它集成 電路2510內(nèi)或外的數(shù)據(jù)目的地。于本實(shí)施例中,控制器2534是以偏壓調(diào)整狀態(tài)機(jī)構(gòu)來控制偏壓調(diào)整供應(yīng)電壓、電 流源2536,如讀取、編程、擦除、擦除驗(yàn)證及編程驗(yàn)證電壓及/或電流。此外,控制器2534亦 可利用技術(shù)領(lǐng)域中已知的特殊目的邏輯電路來實(shí)作。于其它實(shí)施方式中,控制器2534可包 括一般用途的處理器以執(zhí)行計(jì)算機(jī)程序來控制元件的操作,而該處理器可以實(shí)作于相同的 集成電路上。于另外的實(shí)施方式中,控制器2534可利用特殊目的邏輯電路與一般用途的處 理器的組合來實(shí)作。雖然本發(fā)明已參照實(shí)施例來加以描述,然本發(fā)明創(chuàng)作并未受限于其詳細(xì)描述內(nèi) 容。替換方式及修改樣式已于先前描述中所建議,且其它替換方式及修改樣式將為熟習(xí)此 項(xiàng)技藝的人士所思及。特別是,所有具有實(shí)質(zhì)上相同于本發(fā)明的構(gòu)件結(jié)合而達(dá)成與本發(fā)明 實(shí)質(zhì)上相同結(jié)果者,皆不脫離本發(fā)明的精神范疇。因此,所有此等替換方式及修改樣式系意 欲落在本發(fā)明于隨附權(quán)利要求范圍及其均等物所界定的范疇之中。
權(quán)利要求
一種存儲裝置,其特征在于,包括一單晶半導(dǎo)體襯底,具有一第一導(dǎo)電性;多條字線,位于該單晶半導(dǎo)體襯底內(nèi),具有一與該第一導(dǎo)電性相異的第二導(dǎo)電性;多個(gè)存儲單元,每個(gè)存儲單元包括雙極性結(jié)晶體管與存儲元件,該雙極性結(jié)晶體管是以共集極組態(tài)方式耦接,且該雙極性結(jié)晶體管包括一射極,包括具有該第一導(dǎo)電性的摻雜多晶硅,該射極與一條對應(yīng)字線連接以定義出一pn結(jié);一基極,利用位于該射極下方的該條對應(yīng)字線一部分所形成;以及一集極,包括位于該基極下方的該單晶半導(dǎo)體襯底一部分。
2.根據(jù)權(quán)利要求1所述的存儲裝置,其特征在于,該單晶半導(dǎo)體襯底包括一第一摻雜 區(qū)與一位于該第一摻雜區(qū)下方的第二摻雜區(qū),該第二摻雜區(qū)的摻雜濃度高于該第一摻雜 區(qū)。
3.根據(jù)權(quán)利要求1所述的存儲裝置,其特征在于,更包括導(dǎo)電接觸窗,該導(dǎo)電接觸窗與 該單晶半導(dǎo)體襯底接觸,并耦接至一參考電壓。
4.根據(jù)權(quán)利要求1所述的存儲裝置,其特征在于,更包括具有硅化物的側(cè)壁導(dǎo)體,該側(cè) 壁導(dǎo)體位于該多個(gè)字線的側(cè)壁表面上。
5.根據(jù)權(quán)利要求1所述的存儲裝置,其特征在于, 該單晶半導(dǎo)體襯底包括η型摻雜的半導(dǎo)體材料; 該多個(gè)字線包括P型摻雜的半導(dǎo)體材料;且 每個(gè)存儲單元的射極包括η型摻雜的多晶硅。
6.根據(jù)權(quán)利要求1所述的存儲裝置,其特征在于, 該單晶半導(dǎo)體襯底包括P型摻雜的半導(dǎo)體材料; 該多個(gè)字線包括η型摻雜的半導(dǎo)體材料;且 每個(gè)存儲單元的射極包括P型摻雜的多晶硅。
7.根據(jù)權(quán)利要求1所述的存儲裝置,其特征在于,該存儲單元更包括 一導(dǎo)電覆蓋層,包括硅化物,位于對應(yīng)的雙極性結(jié)晶體管上;一下電極,位于該導(dǎo)電覆蓋層與該存儲元件之間,該下電極的寬度小于該存儲元件的 寬度;以及一上電極,位于該存儲元件之上。
8.根據(jù)權(quán)利要求1所述的存儲裝置,其特征在于,該存儲單元更包括 一導(dǎo)電覆蓋層,包括硅化物,位于對應(yīng)的雙極性結(jié)晶體管上;以及 一上電極,透過該存儲元件與該導(dǎo)電覆蓋層電性耦接。
9.根據(jù)權(quán)利要求8所述的存儲裝置,其特征在于,該存儲元件包括一存儲材料柱,該存 儲材料柱是由一介電質(zhì)所環(huán)繞,且該存儲材料柱的寬度小于該導(dǎo)電覆蓋層與該上電極的寬度。
10.根據(jù)權(quán)利要求8所述的存儲裝置,其特征在于,該存儲元件包括 一第一部分,位于該導(dǎo)電覆蓋層之上,且由一介電質(zhì)所環(huán)繞;一第二部分,位于該第一部分之上,其中該第一部分的寬度小于該第二部分、該導(dǎo)電覆 蓋層以及該上電極的寬度。
11.一種制造一存儲裝置的方法,其特征在于,包括 形成一具有一第一導(dǎo)電性的單晶半導(dǎo)體襯底;于該單晶半導(dǎo)體襯底內(nèi)形成多條字線,該多個(gè)字線具有一與該第一導(dǎo)電性相異的第二 導(dǎo)電性;形成多個(gè)存儲單元,并使各存儲單元包括雙極性結(jié)晶體管與存儲元件,該雙極性結(jié)晶 體管是以共集組態(tài)方式耦接,且該雙極性結(jié)晶體管包括一射極,包括具有該第一導(dǎo)電性的經(jīng)摻雜多晶硅,該射極與一條 對應(yīng)字線接觸以定義一 Pn結(jié);一基極,利用位于該射極下方的該條對應(yīng)字線一部分所形成;以及 一集極,包括位于該基極下方的該單晶半導(dǎo)體襯底一部分。
12.根據(jù)權(quán)利要求11所述的方法,其特征在于,該單晶半導(dǎo)體襯底包括一第一摻雜區(qū) 與一位于該第一摻雜區(qū)下方的第二摻雜區(qū),該第二摻雜區(qū)的摻雜濃度高于該第一摻雜區(qū)。
13.根據(jù)權(quán)利要求11所述的方法,其特征在于,更包括形成導(dǎo)電接觸窗,該導(dǎo)電接觸窗 與該單晶半導(dǎo)體襯底接觸,并耦接至一參考電壓。
14.根據(jù)權(quán)利要求11所述的方法,其特征在于,更包括形成具有硅化物的側(cè)壁導(dǎo)體,該 側(cè)壁導(dǎo)體位于該多個(gè)字線的側(cè)壁表面上。
15.根據(jù)權(quán)利要求11所述的方法,其特征在于, 該單晶半導(dǎo)體襯底包括η型摻雜的半導(dǎo)體材料; 該多個(gè)字線包括P型摻雜的半導(dǎo)體材料;且 每個(gè)存儲單元的射極包括η型摻雜的多晶硅。
16.根據(jù)權(quán)利要求11所述的方法,其特征在于, 該單晶半導(dǎo)體襯底包括P型摻雜的半導(dǎo)體材料; 該多個(gè)字線包括η型摻雜的半導(dǎo)體材料;且 每個(gè)存儲單元的射極包括P型摻雜的多晶硅。
17.根據(jù)權(quán)利要求11所述的方法,其特征在于,該形成多個(gè)存儲單元的步驟更包括 形成一導(dǎo)電覆蓋層,包括硅化物,該導(dǎo)電覆蓋層位于對應(yīng)的雙極性結(jié)晶體管上;形成一下電極,該下電極位于該導(dǎo)電覆蓋層與該存儲元件之間,且該下電極的寬度小 于該存儲元件的寬度;以及形成一上電極,該上電極位于該存儲元件上。
18.根據(jù)權(quán)利要求11所述的方法,其特征在于,該形成多個(gè)存儲單元的步驟更包括 形成一導(dǎo)電覆蓋層,包括硅化物,該導(dǎo)電覆蓋層位于對應(yīng)的雙極性結(jié)晶體管上;以及 形成一上電極,該上電極透過該存儲元件與該導(dǎo)電覆蓋層電性耦接。
19.根據(jù)權(quán)利要求18所述的方法,其特征在于,該存儲元件包括一存儲材料柱,該存 儲材料柱是由一介電質(zhì)所環(huán)繞,且該存儲材料柱的寬度小于該導(dǎo)電覆蓋層與該上電極的寬 度。
20.根據(jù)權(quán)利要求18所述的方法,其特征在于,該存儲元件包括 一第一部分,位于該導(dǎo)電覆蓋層上,且由一介電質(zhì)所環(huán)繞;一第二部分,位于該第一部分上,其中該第一部分的寬度小于該第二部分、該導(dǎo)電覆蓋 層以及該上電極的寬度。
21.一種制造一存儲裝置的方法,其特征在于,包括 形成一具有一第一導(dǎo)電性的單晶半導(dǎo)體襯底; 于該單晶半導(dǎo)體襯底內(nèi)形成多個(gè)介電溝道;于該單晶半導(dǎo)體襯底內(nèi)形成多條字線,該多個(gè)字線具有一與該第一導(dǎo)電性相異的第二 導(dǎo)電性,且相鄰的字線是由該介電溝道所分隔;形成多個(gè)經(jīng)摻雜的多晶硅栓塞,其具有該第一導(dǎo)電性,且與該多個(gè)字線接觸; 形成多個(gè)存儲元件,其電性耦接至該經(jīng)摻雜的多晶硅栓塞; 于該存儲元件上形成上電極;于上電極之上形成多條位線,該多個(gè)位線耦接至該上電極。
22.根據(jù)權(quán)利要求21所述的方法,其特征在于,該形成單晶半導(dǎo)體襯底與該形成多條 字線的步驟包括形成該單晶半導(dǎo)體襯底;于該單晶半導(dǎo)體襯底內(nèi)形成該介電溝道;由該介電溝道移除一部分材料,以暴露該單晶半導(dǎo)體襯底的側(cè)壁表面; 于該單晶半導(dǎo)體襯底的側(cè)壁表面上形成側(cè)壁導(dǎo)體,該側(cè)壁導(dǎo)體包括硅化物; 以介電材料注入該介電溝道;以及注入雜質(zhì)于該介電溝道之間的該單晶半導(dǎo)體襯底內(nèi),以形成該多個(gè)字線。
23.根據(jù)權(quán)利要求21所述的方法,其特征在于,該形成多個(gè)經(jīng)摻雜的多晶硅栓塞的步 驟包括于該單晶半導(dǎo)體襯底上形成介電質(zhì),并形成多個(gè)貫穿該介電質(zhì)的開口以暴露該多個(gè)字 線;以及于該開口內(nèi)形成經(jīng)摻雜的多晶硅栓塞。
24.根據(jù)權(quán)利要求21所述的方法,其特征在于,該形成多個(gè)存儲元件以及該形成上電 極的步驟包括于該經(jīng)摻雜的多晶硅栓塞之上形成導(dǎo)電覆蓋層,該導(dǎo)電覆蓋層包括硅化物; 于該導(dǎo)電覆蓋層之上形成下電極,該下電極的寬度小于該導(dǎo)電覆蓋層的寬度; 于該下電極之上形成一層存儲材料,并于該層存儲材料之上形成一層上電極材料;以及圖案化該層存儲材料與該層上電極材料。
25.根據(jù)權(quán)利要求24所述的方法,其特征在于,該于該導(dǎo)電覆蓋層之上形成下電極的 步驟包括于該導(dǎo)電覆蓋層之上形成一介電層;形成貫穿該介電層的開口以暴露該導(dǎo)電覆蓋層之上表面;以及 于該開口內(nèi)形成該下電極。
26.根據(jù)權(quán)利要求21所述的方法,其特征在于,該形成多個(gè)存儲元件與該形成上電極 的步驟包括于該經(jīng)摻雜的多晶硅栓塞之上形成導(dǎo)電覆蓋層,該導(dǎo)電覆蓋層包括硅化物; 形成與該導(dǎo)電覆蓋層接觸之該存儲元件;以及 于該存儲元件之上形成該上電極。
全文摘要
本發(fā)明公開了一種相變化存儲器的多晶硅栓塞雙極性晶體管及其制造方法。該相變化存儲器的多晶硅栓塞雙極性晶體管包括多個(gè)存儲單元,且每個(gè)存儲單元包括雙極性結(jié)晶體管與存儲元件。該雙極性結(jié)晶體管是以共集極組態(tài)方式耦接,且包括射極,射極包括具有第一導(dǎo)電性的摻雜多晶硅,且與一條對應(yīng)字線連接以定義出一pn結(jié);雙極性結(jié)晶體管亦包括基極與集極,其中基極利用位于該射極下方的該條對應(yīng)字線一部分所形成,且集極包括位于基極下方的該單晶半導(dǎo)體襯底一部分。
文檔編號H01L21/822GK101814521SQ20101000350
公開日2010年8月25日 申請日期2010年1月12日 優(yōu)先權(quán)日2009年1月13日
發(fā)明者拉詹德南·畢平, 林仲漢, 賴二琨, 龍翔瀾 申請人:旺宏電子股份有限公司;國際商用機(jī)器公司