專利名稱：分柵型埋入式浮柵的非易失性存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制作技術(shù)領(lǐng)域，具體涉及一種分柵型埋入式浮柵的非易失性存
儲器及其制造方法。
背景技術(shù)：
非易失性存儲器(Non-volatile Memory, NVM)是一種具有M0S晶體管結(jié)構(gòu)的存 儲單元，因具有可多次進(jìn)行數(shù)據(jù)的存入，讀取，抹除等特性，且存入的數(shù)據(jù)在斷電之后也不
會消失，因此被廣泛應(yīng)用于個人計算機(jī)和電子設(shè)備。然而，隨著半導(dǎo)體組件朝小型化逐漸發(fā) 展，存儲器的尺寸也隨著線寬減少而縮小，連帶使得非揮發(fā)性存儲器中的源極對浮置柵極 的耦合率大幅降低。 通常，非易失性存儲器一般包括源區(qū)、漏區(qū)、溝道區(qū)、控制柵和浮柵。浮柵結(jié)構(gòu)是非 易失性存儲單元的MOS晶體管與普通MOS晶體管最主要的區(qū)別，其在這種存儲單元結(jié)構(gòu)中 起到存儲電荷的作用，使得存儲單元在斷電的情況下依然能夠保持所存儲的信息，從而使 得這種存儲器有非易失性的特點(diǎn)。目前，非易失性存儲器的浮柵結(jié)構(gòu)包括疊柵或分柵結(jié)構(gòu)， 參考附圖l所示，為現(xiàn)有的一種分柵結(jié)構(gòu)的非易失性存儲器的結(jié)構(gòu)示意圖，所述的非易失 性存儲器包括半導(dǎo)體襯底10 ;位于半導(dǎo)體襯底10上的兩個分離的結(jié)構(gòu)單元，所述結(jié)構(gòu)單 元包括依次位于半導(dǎo)體襯底上的耦合介質(zhì)層11、浮柵12、隔離介質(zhì)層13和支撐介質(zhì)層14， 其中所述的浮柵外側(cè)面為尖角形狀；位于兩個分離的結(jié)構(gòu)單元之間的半導(dǎo)體襯底10內(nèi)的 源極17 ;位于兩個分離的耦合介質(zhì)層11、浮柵12、隔離介質(zhì)層13內(nèi)側(cè)壁的第一側(cè)壁層15 ; 填充兩個分離的結(jié)構(gòu)單元之間的間隙的耦合傳導(dǎo)層16 ;位于兩個分離的結(jié)構(gòu)單元外側(cè)壁 和所述結(jié)構(gòu)單元外側(cè)半導(dǎo)體襯底上，呈L型的隧道介質(zhì)層18 ;位于L型的隧道介質(zhì)層外側(cè) 的控制柵極19 ;位于控制柵極外側(cè)半導(dǎo)體襯底內(nèi)的漏極20。 隨著非易失性存儲器尺寸的變小，浮柵的尺寸也隨之縮小，在其它條件不變的情 況下，源極對浮柵的耦合面積減小，從而影響非易失性存儲單元編程能力，導(dǎo)致非易失性存 儲單元性能下降。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，提供一種分柵型埋入式浮柵的非易失性存儲器及 其制造方法，以提高非易失性存儲器的編程能力。 本發(fā)明提供一種分柵型埋入式浮柵的非易失性存儲器的制作方法，包括 提供半導(dǎo)體襯底以及位于半導(dǎo)體襯底上的刻蝕阻擋層，在所述的刻蝕阻擋層上形
成開口 ； 以刻蝕阻擋層為掩膜，刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成溝槽，在溝槽內(nèi)壁形 成耦合介質(zhì)層，形成嵌入所述耦合介質(zhì)層的第一傳導(dǎo)層； 在所述刻蝕阻擋層的開口內(nèi)依次沉積位于開口內(nèi)壁以及第一傳導(dǎo)層上的隔離介 質(zhì)層，形成嵌入所述隔離介質(zhì)層的第一耦合傳導(dǎo)層；
4
在所述開口的側(cè)壁形成位于第一耦合傳導(dǎo)層上的支撐介質(zhì)層； 以所述刻蝕阻擋層和支撐介質(zhì)層為掩膜，刻蝕第一耦合傳導(dǎo)層，隔離介質(zhì)層，第一
傳導(dǎo)層以及耦合介質(zhì)層至暴露出溝槽底部，形成兩個分離的包括支撐介質(zhì)層、第一耦合傳 導(dǎo)層，隔離介質(zhì)層，第一傳導(dǎo)層和耦合介質(zhì)層的結(jié)構(gòu)單元； 以所述刻蝕阻擋層和支撐介質(zhì)層為掩膜，在半導(dǎo)體襯底內(nèi)進(jìn)行第一離子注入，形 成源極； 在兩個分離的耦合介質(zhì)層、第一傳導(dǎo)層、隔離介質(zhì)層以及部分第一耦合傳導(dǎo)層的 內(nèi)側(cè)壁形成第一側(cè)壁層； 在兩個分離的結(jié)構(gòu)單元之間的間隙中填充第二耦合傳導(dǎo)層，第二耦合傳導(dǎo)層與第
一耦合傳導(dǎo)層電接觸； 去除刻蝕阻擋層； 在兩個分離的結(jié)構(gòu)單元外側(cè)的半導(dǎo)體襯底上形成隧道介質(zhì)層；
在所述隧道介質(zhì)層上形成控制柵極； 在控制柵外側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)行離子注入，形成漏極。 本發(fā)明還提供一種分柵型埋入式浮柵的非易失性存儲器，包括 半導(dǎo)體襯底； 嵌入半導(dǎo)體襯底內(nèi)的兩個分離的耦合介質(zhì)層、浮柵，以及依次位于浮柵上隔離介 質(zhì)層，第一耦合傳導(dǎo)層和支撐介質(zhì)層，所述的耦合介質(zhì)層、浮柵、隔離介質(zhì)層，第一耦合傳導(dǎo) 層和支撐介質(zhì)層構(gòu)成兩個分離的結(jié)構(gòu)單元； 位于兩個分離的結(jié)構(gòu)單元之間的半導(dǎo)體襯底內(nèi)的源極； 位于兩個分離的耦合介質(zhì)層、浮柵、隔離介質(zhì)層以及部分第一耦合傳導(dǎo)層內(nèi)側(cè)壁 的第一側(cè)壁層； 填充兩個分離的結(jié)構(gòu)單元之間的間隙，并與第一耦合傳導(dǎo)層電接觸的第二耦合傳 導(dǎo)層； 位于兩個分離的結(jié)構(gòu)單元外側(cè)半導(dǎo)體襯底上的隧道介質(zhì)層；
位于隧道介質(zhì)層外側(cè)的控制柵極；
位于控制柵外側(cè)半導(dǎo)體襯底內(nèi)的漏極。 與現(xiàn)有技術(shù)相比，本發(fā)明所述的分柵型埋入式浮柵的非易失性存儲器及其制作方 法通過增加的第一耦合傳導(dǎo)層來增加源極與浮柵的交疊面積，可以提高源極與浮柵的電荷 耦合作用，從而提高該存儲器單元的編程能力。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其它目 的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按 比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中，為清楚明了，放大了層和區(qū)域的厚度。
圖1為現(xiàn)有技術(shù)中分柵型埋入式浮柵的非易失性存儲器的結(jié)構(gòu)示意圖； 圖2至圖13為本發(fā)明分柵型埋入式浮柵的非易失性存儲器的制作方法各步驟的
截面結(jié)構(gòu)示意圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明 的具體實(shí)施方式
做詳細(xì)的說明。 在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以 很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況 下做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施的限制。 本實(shí)施例提供一種分柵型埋入式浮柵的非易失性存儲器的制作方法，包括如下步 驟 步驟S1，提供半導(dǎo)體襯底100以及位于半導(dǎo)體襯底100上的刻蝕阻擋層105，在所 述的刻蝕阻擋層105上形成開口 ；參考附圖2所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底 100的材料例如單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)，也可以是絕緣體上硅(SOI)等。 本實(shí)施例中，所述的半導(dǎo)體襯底內(nèi)已經(jīng)形成有用于隔離有源區(qū)的隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu) 優(yōu)選的為淺溝槽隔離結(jié)構(gòu)(STI)。本實(shí)施例所述的分柵型埋入式浮柵的非易失性存儲器即 形成于兩個相鄰的STI之間的有源區(qū)內(nèi)。 繼續(xù)參考附圖2，刻蝕阻擋層105用于在隨后的刻蝕工藝中作為掩膜層，保護(hù)其下 面的膜層不被刻蝕，其材料例如為氮化硅層等，其制作工藝?yán)鐬榛瘜W(xué)氣相沉積工藝，厚度 范圍例如為2000埃至4000埃。 在所述的刻蝕阻擋層105上形成開口的工藝可以是本領(lǐng)域技術(shù)人員熟知的任何 現(xiàn)有技術(shù)，例如采用旋涂工藝在刻蝕阻擋層105上形成光刻膠層，然后采用曝光，顯影工 藝處理所述光刻膠層，去除設(shè)定區(qū)域上的光刻膠，形成光刻膠開口 ，最后以光刻膠為掩膜， 刻蝕所述刻蝕阻擋層105，將光刻膠上的開口圖案轉(zhuǎn)移到刻蝕阻擋層105上。
步驟S2，參考附圖3所示，以刻蝕阻擋層105為掩膜，刻蝕半導(dǎo)體襯底100，在半導(dǎo) 體襯底100內(nèi)形成溝槽，在溝槽內(nèi)壁形成耦合介質(zhì)層IOI，形成嵌入所述耦合介質(zhì)層的第一 傳導(dǎo)層102 ;由于所述的耦合介質(zhì)層位于溝槽的內(nèi)壁，因此，形成的第一傳導(dǎo)層填滿所述的 溝槽并嵌入所述耦合介質(zhì)層101。 刻蝕所述半導(dǎo)體襯底100形成溝槽的工藝?yán)鐬楦煞涛g，形成的溝槽的深度略 小于耦合介質(zhì)層102與第一傳導(dǎo)層102的厚度之和，也就是說，第一傳導(dǎo)層102的表面高于 半導(dǎo)體襯底100埃至400埃。 耦合介質(zhì)層101用于電絕緣所述半導(dǎo)體襯底100與第一傳導(dǎo)層102，材料可以是氧 化硅(Si02)或氮氧化硅(SiNO)，優(yōu)選的例如氧化硅。隨著器件的特征尺寸的進(jìn)一步縮小， 耦合介質(zhì)層101的材料優(yōu)選為高介電常數(shù)(高K)材料，能夠減小器件的漏電流。所述的高 介電常數(shù)材料優(yōu)選的是氧化鉿、氧化鋯和氧化鋁。 所述耦合介質(zhì)層101的制作工藝?yán)鐬榛瘜W(xué)氣相沉積(CVD)、等離子體增強(qiáng)型化 學(xué)氣相沉積(PECVD)工藝或者熱氧化法等，優(yōu)選為熱氧化法。本實(shí)施例中，耦合介質(zhì)層101 的厚度范圍為50埃至150埃。 所述的第一傳導(dǎo)層102的材料例如為多晶硅或摻雜金屬雜質(zhì)的多晶硅，金屬雜質(zhì) 至少包括一種金屬(例如鈦、鉭、鎢等)以及金屬硅化物。形成第一傳導(dǎo)層102的方法包括 化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、等離子體增強(qiáng)型化學(xué)氣相沉積(PECVD)工藝。為了獲得較好的電學(xué)性能，通常在多晶硅材料中摻雜雜質(zhì)粒子，例如n型雜質(zhì)磷或者P型雜質(zhì)
B。本實(shí)施例中，第一傳導(dǎo)層102的厚度范圍為200埃至900埃。如果耦合介質(zhì)層101的材
料為高介電常數(shù)(高K)材料，則第一傳導(dǎo)層102的材料還可以是金屬。 通常，在采用化學(xué)氣相沉積工藝沉積所述的第一傳導(dǎo)層102之后，還要對所述的
第一傳導(dǎo)層102進(jìn)行化學(xué)機(jī)械拋光工藝，去除溝槽上部的第一傳導(dǎo)層，并使第一傳導(dǎo)層102
的上表面微微高于半導(dǎo)體襯底的表面。 步驟S3，參考附圖4所示，在所述刻蝕阻擋層105的開口內(nèi)依次沉積位于開口內(nèi)壁以及第一傳導(dǎo)層102上的隔離介質(zhì)層103，形成嵌入所述隔離介質(zhì)層103的第一耦合傳導(dǎo)層104，隔離介質(zhì)層103和第一耦合傳導(dǎo)層104的厚度之和小于開口高度。
所述的隔離介質(zhì)層103用于將第一傳導(dǎo)層102與第一耦合傳導(dǎo)層104電絕緣，因此，可以選用任意絕緣材料，例如氧化硅，氮化硅，氮氧化硅中的任意一種或者幾種的組合。隔離介質(zhì)層103的材料還可以是高介電常數(shù)(高K)材料，能夠減小器件的漏電流，所述的高介電常數(shù)材料優(yōu)選的是氧化鉿、氧化鋯和氧化鋁。制作工藝?yán)鐬榛瘜W(xué)氣相沉積法，本實(shí)施例中，隔離介質(zhì)層103的厚度范圍為50埃至150埃。 需要說明的是，所述的隔離介質(zhì)層位于第一傳導(dǎo)層上以及開口兩側(cè)的側(cè)壁，如附圖4所示，并且，所述的第一耦合傳導(dǎo)層的上表面與隔離介質(zhì)層的上表面水平，也就是說，第一耦合傳導(dǎo)層嵌入所述的隔離介質(zhì)層內(nèi)，這種結(jié)構(gòu)的優(yōu)點(diǎn)在于1)存儲單元在寫入時，熱電子面對浮柵(第一耦合傳導(dǎo)層)運(yùn)動，更容易注入即寫入；2)浮柵的有效溝道變長，從而抑制了短溝道效應(yīng)，從而為制作更小的存儲單元創(chuàng)造了條件；3)存儲單元在豎直方向上的高度減低，從而幫助后段的布線工藝；4)與傳統(tǒng)存儲單元相比，結(jié)構(gòu)變化不大，工藝制造簡單，設(shè)計簡單。 第一耦合傳導(dǎo)層104通過第二耦合傳導(dǎo)層與源極導(dǎo)通，以擴(kuò)大源極區(qū)域的面積，
其材料例如為N型或者P型摻雜的多晶硅或摻雜金屬雜質(zhì)的多晶硅，其摻雜類型原則上與
半導(dǎo)體襯底以及第二耦合傳導(dǎo)層的摻雜類型相同。其制作工藝?yán)鐬榛瘜W(xué)氣相沉積工藝，
本實(shí)施例中，第一耦合傳導(dǎo)層104的厚度范圍為600埃至1500埃。如果隔離介質(zhì)層103的
材料為高介電常數(shù)(高K)材料，則第一耦合傳導(dǎo)層104的材料還可以是金屬。 在本實(shí)施例中，一個優(yōu)選的實(shí)施方式為采用化學(xué)氣相沉積工藝在第一傳導(dǎo)層以及
開口側(cè)壁沉積隔離介質(zhì)層，隨后，在所述隔離介質(zhì)層上以及開口內(nèi)采用化學(xué)氣相沉積工藝
沉積第一耦合傳導(dǎo)層，隨后通過化學(xué)機(jī)械拋光工藝拋光所述的第一耦合傳導(dǎo)層和隔離介質(zhì)
層，形成附圖4所示的結(jié)構(gòu)。 步驟S4，參考附圖5所示，在所述開口的側(cè)壁形成位于第一耦合傳導(dǎo)層上的支撐介質(zhì)層106 ;所述的支撐介質(zhì)層106位于開口的兩個側(cè)壁，外圍輪廓為弧形，其形成工藝與半導(dǎo)體制作工藝中側(cè)墻的形成工藝近似，例如為在所述的開口內(nèi)沉積絕緣材料，然后，采用等離子刻蝕工藝刻蝕所述絕緣材料，所述的等離子體刻蝕工藝中同時進(jìn)行化學(xué)刻蝕和物理轟擊，去除開口中間部分的絕緣材料，刻蝕工藝完成后，就會在開口的兩個側(cè)壁形成弧形支撐介質(zhì)層106。 所述的支撐介質(zhì)層106材料為氧化硅，氮化硅或者氮氧化硅中的任意一種或者幾種的組合。本實(shí)施例中，所述的支撐介質(zhì)層106，隔離介質(zhì)層103和第一耦合傳導(dǎo)層104的厚度之和近似等于附圖2中形成的刻蝕阻擋層的開口高度之和。
步驟S5，參考附圖6所示，以所述刻蝕阻擋層105和支撐介質(zhì)層106為掩膜，刻蝕第一耦合傳導(dǎo)層104，隔離介質(zhì)層103，第一傳導(dǎo)層102以及耦合介質(zhì)層101至暴露出溝槽底部，形成兩個分離的包括支撐介質(zhì)層106、第一耦合傳導(dǎo)層104，隔離介質(zhì)層103，第一傳導(dǎo)層102和耦合介質(zhì)層101的結(jié)構(gòu)單元； 所述的刻蝕工藝?yán)鐬榈入x子干法刻蝕或者反應(yīng)離子刻蝕，也可以選用濕法刻蝕工藝。刻蝕過程中根據(jù)膜層材料的變化，變換不同的刻蝕劑，其為本領(lǐng)域技術(shù)人員熟知的現(xiàn)有技術(shù)，在此不再贅述。 步驟S6，參考附圖7所示，以所述刻蝕阻擋層105和支撐介質(zhì)層106為掩膜，在半導(dǎo)體襯底100內(nèi)進(jìn)行第一離子注入，形成源極107 ; 所述的第一離子例如為包含第三主族元素的離子例如硼離子，氟化硼離子等，還
可以是包含第五主族元素的離子例如磷離子，砷離子等，根據(jù)半導(dǎo)體襯底中阱的摻雜類型
以及所述的存儲器件的類型，可以選用不同的摻雜離子。具體的注入工藝也可以根據(jù)工藝
設(shè)計的需要進(jìn)行調(diào)整，因此，本文不局限于任一具體數(shù)值或者數(shù)值范圍。 步驟S7，參考附圖8所示，在兩個分離的耦合介質(zhì)層101、第一傳導(dǎo)層102、隔離介
質(zhì)層103以及部分第一耦合傳導(dǎo)層104的內(nèi)側(cè)壁形成第一側(cè)壁層108 ; 所述的第一側(cè)壁層108用于隔離第一傳導(dǎo)層102和隨后形成的第二耦合傳導(dǎo)層，
并隔離部分第一耦合傳導(dǎo)層104和第二耦合傳導(dǎo)層，其材料為氧化硅，氮化硅或者氮氧化
硅中的任意一種或者幾種的組合。 第一側(cè)壁層108在溝道長度方向的寬度范圍為200埃至500埃，以保證隔離性能，以及隨后形成的源極的面積和第二耦合傳導(dǎo)層與源極之間的接觸面積。在垂直于溝道長度方向，第一側(cè)壁層108的厚度大于耦合介質(zhì)層IOI，第一傳導(dǎo)層102和隔離介質(zhì)層103的厚度之和，但是小于耦合介質(zhì)層IOI，第一傳導(dǎo)層102、隔離介質(zhì)層103和第一耦合傳導(dǎo)層104的厚度之和，以保證隨后形成的第二耦合傳導(dǎo)層與第一耦合傳導(dǎo)層之間產(chǎn)生電接觸。
步驟S8，參考附圖9所示，在兩個分離的結(jié)構(gòu)單元之間的間隙中填充第二耦合傳導(dǎo)層109，第二耦合傳導(dǎo)層109與第一耦合傳導(dǎo)層104電接觸； 所述的第二耦合傳導(dǎo)層109電連接第一耦合傳導(dǎo)層104和源極導(dǎo)通，以擴(kuò)大源極區(qū)域的面積，其材料例如為N型或者P型摻雜的多晶硅或摻雜金屬雜質(zhì)的多晶硅，其摻雜類型原則上與半導(dǎo)體襯底以及第一耦合傳導(dǎo)層的摻雜類型相同。其制作工藝?yán)鐬槭紫炔捎没瘜W(xué)氣相沉積工藝在兩個分離的結(jié)構(gòu)單元之間的間隙中填充摻雜的多晶硅材料，隨后采用CMP工藝處理所述多晶硅材料，直至露出部分支撐介質(zhì)層。 步驟S9，參考附圖IO所示，去除刻蝕阻擋層105 ;去除所述的刻蝕阻擋層105的工藝?yán)鐬椴捎脻穹涛g工藝去除所述的刻蝕阻擋層，所述的濕法刻蝕采用的刻蝕劑例如為熱磷酸。 步驟S10，參考附圖ll所示，在兩個分離的結(jié)構(gòu)單元外側(cè)的半導(dǎo)體襯底上形成隧道介質(zhì)層111 ; 所述的隧道介質(zhì)層與位于分離的結(jié)構(gòu)單元外側(cè)壁的耦合介質(zhì)層，隔離介質(zhì)層共同用于半導(dǎo)體襯底與控制柵，浮柵與控制柵，以及第一耦合傳導(dǎo)層104與控制柵之間的絕緣和隔離，并且作為分柵型埋入式浮柵的非易失性存儲器的隧道氧化層，以實(shí)現(xiàn)存儲器的讀寫等編程操作。其材料例如為氧化硅，以及其他可以作為柵極氧化層的介電材料。其厚度
8范圍為80埃至200埃。 通過步驟S2和步驟S3的描述可以看到，形成所述的耦合介質(zhì)層時，已經(jīng)使耦合介質(zhì)層包圍了第一傳導(dǎo)層的側(cè)壁，在形成隔離介質(zhì)層時，隔離介質(zhì)層也已經(jīng)包圍了第一耦合傳導(dǎo)層的側(cè)壁，所述的隔離介質(zhì)層和耦合介質(zhì)層已經(jīng)實(shí)現(xiàn)了控制柵極與第一傳導(dǎo)層和第一耦合傳導(dǎo)層之間的隔離，因此，在形成隧道介質(zhì)層111的工藝中，只需在兩個分離的結(jié)構(gòu)單元外側(cè)的半導(dǎo)體襯底上形成隧道介質(zhì)層lll，用于隔離控制柵極與半導(dǎo)體襯底(以及其中的源極)。 步驟S11，參考附圖12所示，在所述隧道介質(zhì)層的上形成控制柵極112。所述的控制柵極112的材料例如為多晶硅或摻雜金屬雜質(zhì)的多晶硅，金屬雜質(zhì)至少包括一種金屬(例如鈦、鉭、鎢等)以及金屬硅化物。形成控制柵極112的方法可以是本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，例如首先采用包括化學(xué)氣相沉積(CVD)或者等離子體增強(qiáng)型化學(xué)氣相沉積(PECVD)工藝在隧道介質(zhì)層上沉積多晶硅，隨后采用等離子刻蝕工藝去除部分多晶硅，形成控制柵。 步驟S12，參考附圖13所示，在控制柵外側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)行離子注入，形成漏極113。所述形成漏極的工藝可以是本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，可參考源極的形成工藝，在此不再贅述。 所述的分柵型埋入式浮柵的非易失性存儲器的制作方法通過增加與第二耦合傳導(dǎo)層電接觸的第一耦合傳導(dǎo)層，并通過第二耦合傳導(dǎo)層與半導(dǎo)體襯底內(nèi)的源極電連接，從而增大了源極和浮柵之間的耦合面積，從而增大了器件的編程能力。 由于本實(shí)施例所述的分柵型非易失性存儲器的制作方法增大了源極和浮柵之間的耦合面積，因此，其耦合電容增加，當(dāng)存儲器單元進(jìn)行編程時，源極加高壓(7-9V)，通過耦合電容，浮柵的電壓也被提高(至4-5V)，浮柵的高壓大大增大了溝道中運(yùn)動的電子成為熱電子躍入浮柵的幾率(電子"漏極"到"源極")，電子躍入浮柵并使浮柵電勢降低至浮柵下方的溝道關(guān)閉是則完成了寫入的過程。 源極耦合電容越大，則能浮柵被耦合的電壓越高，寫入的能力越強(qiáng)，或者說在保持原來寫入的能力不變的情況下，源極與浮柵下方的耦合面積可以越小，從而可以縮小存儲單元的面積。 進(jìn)一步，所述的分柵型埋入式浮柵的非易失性存儲器，由于浮柵結(jié)構(gòu)埋入半導(dǎo)體
襯底里面，加大了載流子在源極與漏極之間的運(yùn)動的距離，從而有利于增加溝道的有效距
離，避免了小尺寸下的MOS管的短溝道效應(yīng)；再進(jìn)一步，在一定的溝道長度的設(shè)計條件下，
這種埋入式的柵極結(jié)構(gòu)有利于縮小存儲器單元結(jié)構(gòu)的尺寸，并且有利于減少該存儲器結(jié)構(gòu)
縱向結(jié)構(gòu)的厚度，進(jìn)一步減少該存儲器單元在三維結(jié)構(gòu)上的尺寸。 實(shí)施例2 本實(shí)施例提供一種分柵型埋入式浮柵的非易失性存儲器，參考附圖13，包括半導(dǎo)體襯底100 ;嵌入半導(dǎo)體襯底100內(nèi)的兩個分離的耦合介質(zhì)層101、浮柵102，以及依次位于浮柵上隔離介質(zhì)層103，第一耦合傳導(dǎo)層104和支撐介質(zhì)層106，所述的耦合介質(zhì)層101、浮柵102、隔離介質(zhì)層103，第一耦合傳導(dǎo)層104和支撐介質(zhì)層106構(gòu)成兩個分離的結(jié)構(gòu)單元；位于兩個分離的結(jié)構(gòu)單元之間的半導(dǎo)體襯底內(nèi)的源極107 ;位于兩個分離的耦合介質(zhì)層、浮柵、隔離介質(zhì)層以及部分第一耦合傳導(dǎo)層內(nèi)側(cè)壁的第一側(cè)壁層108 ;填充兩個分離的
9結(jié)構(gòu)單元之間的間隙，并與第一耦合傳導(dǎo)層104電接觸的第二耦合傳導(dǎo)層109 ;位于兩個分離的結(jié)構(gòu)單元外側(cè)半導(dǎo)體襯底上的隧道介質(zhì)層111 ;位于隧道介質(zhì)層外側(cè)的控制柵極112，位于控制柵外側(cè)半導(dǎo)體襯底內(nèi)的漏極113。 本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種分柵型埋入式浮柵的非易失性存儲器的制作方法，包括提供半導(dǎo)體襯底以及位于半導(dǎo)體襯底上的刻蝕阻擋層，在所述的刻蝕阻擋層上形成開口；以刻蝕阻擋層為掩膜，刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成溝槽，在溝槽內(nèi)壁形成耦合介質(zhì)層，形成嵌入所述耦合介質(zhì)層的第一傳導(dǎo)層；在所述刻蝕阻擋層的開口內(nèi)依次沉積位于開口內(nèi)壁以及第一傳導(dǎo)層上的隔離介質(zhì)層，形成嵌入所述隔離介質(zhì)層的第一耦合傳導(dǎo)層；在所述開口的側(cè)壁形成位于第一耦合傳導(dǎo)層上的支撐介質(zhì)層；以所述刻蝕阻擋層和支撐介質(zhì)層為掩膜，刻蝕第一耦合傳導(dǎo)層，隔離介質(zhì)層，第一傳導(dǎo)層以及耦合介質(zhì)層至暴露出溝槽底部，形成兩個分離的包括支撐介質(zhì)層、第一耦合傳導(dǎo)層，隔離介質(zhì)層，第一傳導(dǎo)層和耦合介質(zhì)層的結(jié)構(gòu)單元；以所述刻蝕阻擋層和支撐介質(zhì)層為掩膜，在半導(dǎo)體襯底內(nèi)進(jìn)行第一離子注入，形成源極；在兩個分離的耦合介質(zhì)層、第一傳導(dǎo)層、隔離介質(zhì)層以及部分第一耦合傳導(dǎo)層的內(nèi)側(cè)壁形成第一側(cè)壁層；在兩個分離的結(jié)構(gòu)單元之間的間隙中填充第二耦合傳導(dǎo)層，第二耦合傳導(dǎo)層與第一耦合傳導(dǎo)層電接觸；去除刻蝕阻擋層；在兩個分離的結(jié)構(gòu)單元外側(cè)的半導(dǎo)體襯底上形成隧道介質(zhì)層；在所述隧道介質(zhì)層上形成控制柵極；在控制柵外側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)行離子注入，形成漏極。
2. 根據(jù)權(quán)利要求1所述的分柵型埋入式浮柵的非易失性存儲器的制作方法，其特征在 于，所述的第一耦合傳導(dǎo)層的材料為多晶硅。
3. 根據(jù)權(quán)利要求1所述的分柵型埋入式浮柵的非易失性存儲器的制作方法，其特征在 于，所述的第一耦合傳導(dǎo)層的厚度為600埃至1500埃。
4. 根據(jù)權(quán)利要求1所述的分柵型埋入式浮柵的非易失性存儲器的制作方法，其特征在 于，所述的第二耦合傳導(dǎo)層的材料為多晶硅。
5. 根據(jù)權(quán)利要求1所述的分柵型埋入式浮柵的非易失性存儲器的制作方法，其特征在 于，所述的浮柵以及控制柵的材料為多晶硅。
6. 根據(jù)權(quán)利要求1所述的分柵型埋入式浮柵的非易失性存儲器的制作方法，其特征在 于，所述的耦合介質(zhì)層，隔離介質(zhì)層，第一側(cè)壁層以及隧道介質(zhì)層的材料為氧化硅。
7. —種分柵型埋入式浮柵的非易失性存儲器，其特征在于，包括 半導(dǎo)體襯底；嵌入半導(dǎo)體襯底內(nèi)的兩個分離的耦合介質(zhì)層、浮柵，以及依次位于浮柵上隔離介質(zhì)層， 第一耦合傳導(dǎo)層和支撐介質(zhì)層，所述的耦合介質(zhì)層、浮柵、隔離介質(zhì)層，第一耦合傳導(dǎo)層和 支撐介質(zhì)層構(gòu)成兩個分離的結(jié)構(gòu)單元；位于兩個分離的結(jié)構(gòu)單元之間的半導(dǎo)體襯底內(nèi)的源極；位于兩個分離的耦合介質(zhì)層、浮柵、隔離介質(zhì)層以及部分第一耦合傳導(dǎo)層內(nèi)側(cè)壁的第 一側(cè)壁層；填充兩個分離的結(jié)構(gòu)單元之間的間隙，并與第一耦合傳導(dǎo)層電接觸的第二耦合傳導(dǎo)層；位于兩個分離的結(jié)構(gòu)單元外側(cè)半導(dǎo)體襯底上的隧道介質(zhì)層； 位于隧道介質(zhì)層外側(cè)的控制柵極； 位于控制柵外側(cè)半導(dǎo)體襯底內(nèi)的漏極。
8. 根據(jù)權(quán)利要求7所述的分柵型埋入式浮柵的非易失性存儲器，其特征在于，所述的 第一耦合傳導(dǎo)層的材料為多晶硅。
9. 根據(jù)權(quán)利要求7所述的分柵型埋入式浮柵的非易失性存儲器，其特征在于，所述的 第一耦合傳導(dǎo)層的厚度為600埃至1500埃。
10. 根據(jù)權(quán)利要求7所述的分柵型埋入式浮柵的非易失性存儲器，其特征在于，所述的 第二耦合傳導(dǎo)層的材料為多晶硅。
11. 根據(jù)權(quán)利要求7所述的分柵型埋入式浮柵的非易失性存儲器，其特征在于，所述的 浮柵以及控制柵的材料為多晶硅。
12. 根據(jù)權(quán)利要求7所述的分柵型埋入式浮柵的非易失性存儲器，其特征在于，所述的 耦合介質(zhì)層，隔離介質(zhì)層，第一側(cè)壁層以及隧道介質(zhì)層的材料為氧化硅。
全文摘要
一種分柵型埋入式浮柵的非易失性存儲器的制作方法，包括在半導(dǎo)體襯底上的刻蝕阻擋層上形成開口；在半導(dǎo)體襯底內(nèi)形成溝槽，在溝槽內(nèi)壁形成耦合介質(zhì)層，形成嵌入耦合介質(zhì)層的第一傳導(dǎo)層；在刻蝕阻擋層的開口內(nèi)依次沉積位于開口內(nèi)壁以及第一傳導(dǎo)層上的隔離介質(zhì)層，形成嵌入隔離介質(zhì)層的第一耦合傳導(dǎo)層；在開口的側(cè)壁形成支撐介質(zhì)層；刻蝕第一耦合傳導(dǎo)層，隔離介質(zhì)層，第一傳導(dǎo)層以及耦合介質(zhì)層至暴露除半導(dǎo)體襯底，形成兩個分離的結(jié)構(gòu)單元；形成源極；形成第一側(cè)壁層；在兩個分離的結(jié)構(gòu)單元之間的間隙中填充第二耦合傳導(dǎo)層；去除刻蝕阻擋層；形成隧道介質(zhì)層；在隧道介質(zhì)層的外側(cè)形成控制柵極；形成漏極。所述結(jié)構(gòu)提高了存儲器的編程能力。
文檔編號H01L21/8247GK101770991SQ201010022708
公開日2010年7月7日 申請日期2010年1月12日 優(yōu)先權(quán)日2010年1月12日
發(fā)明者江紅 申請人:上海宏力半導(dǎo)體制造有限公司