專(zhuān)利名稱(chēng)：Dddmos器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體制集成電路工藝方法，尤其是涉及一種DDDMOS器件的制
造方法。
背景技術(shù)：
DDDMOS (Double Diffused Drain M0SFET)器件即為雙擴(kuò)散漏高壓 MOSFET 器件的 簡(jiǎn)稱(chēng)，是一種常用的橫向高壓MOS器件。如圖1所示，為現(xiàn)有N型DDDMOS器件的結(jié)構(gòu)示意 圖，包括在一襯底上形成有一 N型埋層，在所述N型埋層上形成有一 N型外延層；在所述N 型外延層中形成一P阱，以該P(yáng)阱作為器件的溝道區(qū)；在所述溝道區(qū)中形成一N+的源區(qū)；在 所述N型外延層中形成一 N+的漏區(qū)，在所述漏區(qū)與所述溝道區(qū)間的N型外延層作為器件的 漂移區(qū)；還包括一多晶硅柵極，所述多晶硅柵極形成于所述溝道區(qū)和漂移區(qū)上，并通過(guò)一柵 氧化層和所述溝道區(qū)和漂移區(qū)隔離，所述多晶硅柵覆蓋了全部所述溝道區(qū)和部分所述漂移 區(qū)，所述多晶硅柵兩側(cè)形成有側(cè)墻，所述源區(qū)形成與所述多晶硅柵的一個(gè)側(cè)墻旁，所述多晶 硅柵的另一個(gè)側(cè)墻處于所述漂移區(qū)上并和所述漏區(qū)相隔一定的距離。現(xiàn)有DDDMOS器件具有較高的擊穿電壓和低導(dǎo)通電阻，易于集成，普遍應(yīng)用于高壓 集成電路和功率集成電路。但處在高壓大電流工作條件時(shí)，過(guò)高的表面電場(chǎng)易使得柵氧化 層擊穿，造成器件損傷，嚴(yán)重影響了器件的可靠性。而若要提高其耐壓能力，需增大漂移區(qū) 尺寸和降低漂移區(qū)濃度，使得器件尺寸過(guò)大，導(dǎo)通電阻呈指數(shù)增加，限制了其性能的提高和 應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種DDDMOS器件的制造方法，能顯著減小器 件尺寸，降低導(dǎo)通電阻，同時(shí)具備更好的耐壓特性，具有較高的可靠性。為解決上述技術(shù)問(wèn)題，本發(fā)明提供的DDDMOS器件的制造方法，包括步驟在硅襯 底上形成一第一導(dǎo)電類(lèi)型的埋層；在所述埋層上形成第一導(dǎo)電類(lèi)型的外延層，并在所述外 延層上形成一第一導(dǎo)電類(lèi)型的漂移區(qū)；還包括步驟步驟一、采用淺槽隔離工藝在所述漂移區(qū)表面形成一漂移區(qū)淺槽；步驟二、在所述漂移區(qū)淺槽中淀積一層具有第一導(dǎo)電類(lèi)型摻雜的多晶硅，所述多 晶硅層的厚度為所述漂移區(qū)淺槽深度的1/3 1/2、摻雜濃度為所述漂移區(qū)摻雜濃度的1到 10倍；步驟三、淀積氧化硅填滿所述漂移區(qū)淺槽，并通過(guò)研磨工藝使經(jīng)過(guò)上述工藝的硅 片表面平整化；步驟四、在所述外延層部分區(qū)域上形成第二導(dǎo)電類(lèi)型的溝道區(qū)；形成柵氧化層、多 晶硅柵、源區(qū)和漏區(qū)，所述多晶硅柵覆蓋了所述溝道區(qū)和部分漂移區(qū)以及部分所述氧化硅， 并且所述多晶硅柵通過(guò)所述柵氧化層和所述溝道區(qū)以及所述漂移區(qū)相隔離，所述源區(qū)形成 在所述溝道區(qū)中并和所述多晶硅柵相鄰接、所述漏區(qū)形成于所述漂移區(qū)中并和所述漂移區(qū)淺槽相鄰接。更進(jìn)一步改進(jìn)，對(duì)于N型DDDMOS器件，所述第一導(dǎo)電類(lèi)型為N型、第二導(dǎo)電類(lèi)型為 P型，步驟二中所述多晶硅的摻雜雜質(zhì)為N型雜質(zhì)如磷，摻雜濃度范圍為1E15 5E15cm_3， 視實(shí)際應(yīng)用而定；對(duì)于P型DDDMOS器件，所述第一導(dǎo)電類(lèi)型為P型、第二導(dǎo)電類(lèi)型為N型， 步驟二中所述多晶硅的摻雜雜質(zhì)為P型雜質(zhì)如硼，摻雜采用離子注入工藝，注入的劑量為 1E12 lE13cnT2。更進(jìn)一步改進(jìn)，步驟一中所述漂移區(qū)淺槽的深度為0.3 μ m左右，其位置距離溝道 區(qū)0. 5 1 μ m，其寬度視晶體管耐壓性能而定，與擊穿電壓的關(guān)系為20V/1 μ m。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下技術(shù)效果本發(fā)明通過(guò)在DDDMOS器件的漂移區(qū) 刻淺槽并填入摻雜的多晶硅和氧化硅的方式，顯著提高了柵氧化層的耐壓性和可靠性，器 件面積能明顯縮小，同時(shí)通過(guò)對(duì)摻雜多晶硅中雜質(zhì)濃度的調(diào)節(jié)，可獲得較低的導(dǎo)通電阻，具 有較高的應(yīng)用價(jià)值。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖1是現(xiàn)有N型DDDMOS器件的結(jié)構(gòu)示意圖；圖2是本發(fā)明DDDMOS器件的制造方法流程圖；圖3A-圖3E是本發(fā)明實(shí)施例N型DDDMOS器件的制造過(guò)程中的結(jié)構(gòu)示意圖。
具體實(shí)施例方式如圖2所示，為本發(fā)明DDDMOS器件的制造方法流程圖，圖3A-圖3E是本發(fā)明實(shí)施 例N型DDDMOS器件的制造過(guò)程中的結(jié)構(gòu)示意圖。本發(fā)明的DDDMOS器件的制造方法，包括步驟在硅襯底上形成一第一導(dǎo)電類(lèi)型的埋層；在所述埋層上形成第一導(dǎo)電類(lèi)型的外延 層，并在所述外延層上形成一第一導(dǎo)電類(lèi)型的漂移區(qū)。步驟一、采用淺槽隔離工藝在所述漂移區(qū)表面形成一漂移區(qū)淺槽，所述漂移區(qū)淺 槽的深度為0. 3 μ m左右，其位置距離溝道區(qū)0. 5 1 μ m，其寬度視晶體管耐壓性能而定，與 擊穿電壓的關(guān)系近似為20V/1 μ m。如圖3A所示，為經(jīng)過(guò)上述步驟后的本發(fā)明實(shí)施例N型 DDDMOS器件的結(jié)構(gòu)示意圖，其第一導(dǎo)電類(lèi)型為N型，即形成了 N型埋層、N型外延層以及N 型漂移區(qū)。而對(duì)于P型DDDMOS來(lái)說(shuō)，第一導(dǎo)電類(lèi)型為P型。步驟二、在所述漂移區(qū)淺槽中淀積一層具有第一導(dǎo)電類(lèi)型摻雜的多晶硅，所述多 晶硅層的厚度為所述漂移區(qū)淺槽深度的1/3 1/2、摻雜濃度略高于所述漂移區(qū)的摻雜濃 度，為所述漂移區(qū)摻雜濃度的1到10倍。如圖;3B和圖3C所示，為本發(fā)明實(shí)施例N型DDDMOS 在該步驟中的結(jié)構(gòu)示意圖，如圖3B所示，淀積一層摻雜N型雜質(zhì)如磷的多晶硅填入漂移區(qū) 處的淺槽，而不填入其他用作隔離的淺槽處，其濃度范圍為1E15 5E15cnT3，該摻雜濃度略 高于所述漂移區(qū)的摻雜濃度，其具體值視實(shí)際應(yīng)用而定；如圖3C所示，對(duì)表面進(jìn)行研磨，去 除多余的多晶硅，完成平整化。對(duì)于P型DDDMOS來(lái)說(shuō)，所述多晶硅的摻雜雜質(zhì)為P型雜質(zhì) 如硼，摻雜采用離子注入工藝，注入的劑量為1E12 lE13cm_2。步驟三、淀積氧化硅填滿所述漂移區(qū)淺槽，并通過(guò)研磨工藝使經(jīng)過(guò)上述工藝的硅片表面平整化。如圖3D所示，為本發(fā)明實(shí)施例N型DDDMOS經(jīng)過(guò)該步驟后的結(jié)構(gòu)示意圖。步驟四、在所述外延層部分區(qū)域上形成第二導(dǎo)電類(lèi)型的溝道區(qū)；形成柵氧化層、多 晶硅柵、源區(qū)和漏區(qū)，所述多晶硅柵覆蓋了所述溝道區(qū)和部分漂移區(qū)以及部分所述氧化硅， 并且所述多晶硅柵通過(guò)所述柵氧化層和所述溝道區(qū)以及所述漂移區(qū)相隔離，所述源區(qū)形成 在所述溝道區(qū)中并和所述多晶硅柵相鄰接、所述漏區(qū)形成于所述漂移區(qū)中并和所述漂移區(qū) 淺槽相鄰接。如圖3E所示，為本發(fā)明實(shí)施例N型DDDMOS經(jīng)過(guò)該步驟后的結(jié)構(gòu)示意圖，最終 完成了 N型DDDMOS的制造，其中溝道區(qū)位圖3E中所示P阱。以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng) 視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種DDDMOS器件的制造方法，包括步驟在硅襯底上形成一第一導(dǎo)電類(lèi)型的埋層； 在所述埋層上形成第一導(dǎo)電類(lèi)型的外延層，并在所述外延層上形成一第一導(dǎo)電類(lèi)型的漂移 區(qū)；其特征在于，還包括步驟步驟一、采用淺槽隔離工藝在所述漂移區(qū)表面形成一漂移區(qū)淺槽；步驟二、在所述漂移區(qū)淺槽中淀積一層具有第一導(dǎo)電類(lèi)型摻雜的多晶硅，所述多晶硅 層的厚度為所述漂移區(qū)淺槽深度的1/3 1/2、摻雜濃度為所述漂移區(qū)摻雜濃度的1到10 倍；步驟三、淀積氧化硅填滿所述漂移區(qū)淺槽，并通過(guò)研磨工藝使經(jīng)過(guò)上述工藝的硅片表 面平整化；步驟四、在所述外延層部分區(qū)域上形成第二導(dǎo)電類(lèi)型的溝道區(qū)；形成柵氧化層、多晶硅 柵、源區(qū)和漏區(qū)，所述多晶硅柵覆蓋了所述溝道區(qū)和部分漂移區(qū)以及部分所述氧化硅，并且 所述多晶硅柵通過(guò)所述柵氧化層和所述溝道區(qū)以及所述漂移區(qū)相隔離，所述源區(qū)形成在所 述溝道區(qū)中并和所述多晶硅柵相鄰接、所述漏區(qū)形成于所述漂移區(qū)中并和所述漂移區(qū)淺槽 相鄰接。
2.如權(quán)利要求1所述DDDMOS器件的制造方法，其特征在于對(duì)于N型DDDMOS器件，所 述第一導(dǎo)電類(lèi)型為N型、第二導(dǎo)電類(lèi)型為P型，步驟二中所述多晶硅的摻雜雜質(zhì)為N型雜質(zhì) 如磷，摻雜濃度范圍為1E15 5E15cnT3 ；對(duì)于P型DDDMOS器件，所述第一導(dǎo)電類(lèi)型為P型、 第二導(dǎo)電類(lèi)型為N型，步驟二中所述多晶硅的摻雜雜質(zhì)為P型雜質(zhì)如硼，摻雜采用離子注入 工藝，注入的劑量為1E12 IE 13cm"2ο
3.如權(quán)利要求1所述DDDMOS器件的制造方法，其特征在于步驟一中所述漂移區(qū)淺槽 的深度為0. 3 μ m左右，其位置距離溝道區(qū)0. 5 1 μ m，其寬度視晶體管耐壓性能而定，與擊 穿電壓的關(guān)系為20V/lym。
全文摘要
本發(fā)明公開(kāi)了一種DDDMOS器件的制造方法，包括步驟在襯底上依次形成埋層和外延層，并在外延層中形成漂移區(qū)；采用淺槽隔離工藝在漂移區(qū)表面形成一漂移區(qū)淺槽；在漂移區(qū)淺槽中淀積一層摻雜的多晶硅，多晶硅層的厚度為漂移區(qū)淺槽深度的1/3～1/2、摻雜濃度高于漂移區(qū)的摻雜濃度；淀積氧化硅填滿漂移區(qū)淺槽；形成溝道區(qū)、柵氧化層、多晶硅柵、源區(qū)和漏區(qū)。本發(fā)明顯著提高了柵氧化層的耐壓性和可靠性，器件面積能明顯縮小，同時(shí)通過(guò)對(duì)摻雜多晶硅中雜質(zhì)濃度的調(diào)節(jié)，可獲得較低的導(dǎo)通電阻，具有較高的應(yīng)用價(jià)值。
文檔編號(hào)H01L29/78GK102129996SQ20101002730
公開(kāi)日2011年7月20日 申請(qǐng)日期2010年1月18日 優(yōu)先權(quán)日2010年1月18日
發(fā)明者錢(qián)文生, 韓峰 申請(qǐng)人:上海華虹Nec電子有限公司