專利名稱：一種制作半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及制作半導(dǎo)體器件的方法。
背景技術(shù)：
微尺寸半導(dǎo)體集成電路器件的技術(shù)發(fā)展需要改進的用于制造半導(dǎo)體雜質(zhì)區(qū)的導(dǎo) 電接觸的方法。金屬硅化物已經(jīng)證明是優(yōu)異的接觸材料，其易于通過金屬硅化工藝以自對 準(zhǔn)方式形成。通過金屬硅化工藝形成金屬硅化物接觸通常包括下列步驟在包括含硅器件區(qū)和 電介質(zhì)隔離區(qū)兩者的半導(dǎo)體襯底上均勻地沉積含有硅化物金屬或金屬合金(即能與硅反 應(yīng)從而形成金屬硅化物的金屬或金屬合金)的薄金屬層(例如厚度小于15nm)，加熱該半導(dǎo) 體襯底從而在器件區(qū)之上形成硅化物，以及然后從電介質(zhì)隔離區(qū)選擇性地刻蝕掉未反應(yīng)的
^^ I^l ο已知的金屬自對準(zhǔn)硅化工藝中，常采用鈷硅化物，用于250nm以下的工藝。然而， 在42nm以下的超微細線路的工藝中，若使用鈷硅化物作為超微細多晶硅柵極、源極和漏 極，會引起所謂的附聚作用，因此必須尋找其他替代材料?，F(xiàn)有技術(shù)中利用硅化鎳所形成的 超微細多晶硅柵極、源極和漏極，由于具有較低的電阻、較少的漏電流、較小的硅消耗量，而 且可以提升MOS(金屬氧化物半導(dǎo)體)晶體管的驅(qū)動電流，因而可以解決上述問題。具體地，如圖IA至IE所示，為傳統(tǒng)的采用自對準(zhǔn)硅化物工藝的方法形成半導(dǎo)體器 件的方法。如圖IA所示，提供基底100，包括淺溝槽隔離區(qū)(STI) 101、多個場氧化區(qū)(未示 出)以及預(yù)先形成于其中的N阱或P阱(未示出)?；?01表面具有一層?xùn)叛趸瘜?02， 柵氧化層102上形成有一層多晶硅層103。進行輕摻雜工藝，形成LDD區(qū)104A與104B。如圖IB所示，在柵氧化層102與多晶硅層103的側(cè)壁上沉積并刻蝕形成間隙壁絕 緣層105A與105B，然后在間隙壁絕緣層105A與105B的側(cè)壁上分別沉積并刻蝕形成間隙壁 層106A與106B。接著，進行離子注入工藝，形成源/漏極107A與107B。如圖IC所示，在整個結(jié)構(gòu)表面沉積一層氮化鈦層108，接著在氮化鈦層108的表面 形成一層鎳層109，材料可以選擇為純鎳或鎳合金。如圖ID所示，對具有鎳層109的基底101進行第一退火工藝，第一退火工藝可以 選擇為在300 380攝氏度的第一溫度下進行。鎳層109與源/漏極107A和107B表面的 硅進行反應(yīng)，形成具有較小電阻的硅化二鎳層110。利用刻蝕工藝選擇性去除未反應(yīng)的鎳層 109與氮化鈦層108，以便露出間隙壁層106A與106B、多晶硅層103和淺溝道隔離區(qū)101。如圖IE所示，進行第二退火工藝，在源/漏極107A和107B的表面形成硅化鎳層 111。最后經(jīng)過后續(xù)內(nèi)連線過程，完成MOS晶體管的制作。但是，傳統(tǒng)的采用鎳層109的自對準(zhǔn)硅化物工藝中，會出現(xiàn)“鎳侵蝕”的缺陷，即在 退火工藝之后，發(fā)現(xiàn)鎳擴散到不應(yīng)該存在的地方。如圖2A所示，鎳侵入到柵極103下面的201區(qū)域。如圖2B所示，為具有“鎳侵蝕”缺陷的半導(dǎo)體器件的缺陷檢測圖，從圖中可以看 到，傳統(tǒng)的鎳自對準(zhǔn)硅化工藝制作的半導(dǎo)體器件的表面具有很多“鎳侵蝕”缺陷，如202區(qū) 域所示。因此，需要一種方法，能夠有效地克服“鎳侵蝕”現(xiàn)象，以便提高半導(dǎo)體器件的整體 性能，提高良品率。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進 一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的 關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。為了能夠有效地克服“鎳侵蝕”現(xiàn)象，本發(fā)明提出了一種制作半導(dǎo)體器件的方法， 包括步驟提供一基底；在所述基底上形成一層?xùn)叛趸瘜?；在所述柵氧化層上形成柵極；在 所述柵氧化層的側(cè)壁與所述柵極的側(cè)壁上沉積并刻蝕形成間隙壁絕緣層；在所述間隙壁絕 緣層的側(cè)壁上沉積并刻蝕形成間隙壁層；對所述基底進行離子注入工藝，形成源/漏極；在 所述基底、所述柵極、所述間隙壁絕緣層以及所述間隙壁層上形成一層氮化鈦層；在所述氮 化鈦層的表面形成一層鎳層；對所述鎳層進行離子注入工藝；對所述基底進行第一退火工 藝，在所述氮化鈦層之下的所述基底中形成硅化二鎳層去除所述氮化鈦層之上剩余的鎳層 與所述氮化鈦層；對所述基底進行第二退火工藝，使所述硅化二鎳層與所述基底反應(yīng)，形成 硅化鎳層。優(yōu)選地，所述對所述鎳層進行離子注入工藝所采用的離子為硅離子。優(yōu)選地，所述對所述鎳層進行離子注入工藝所采用的注入能量范圍為40 50Kevo優(yōu)選地，所述對所述鎳層進行離子注入工藝所采用的注入能量范圍為43 48Kev。優(yōu)選地，所述對所述鎳層進行離子注入工藝所采用的注入能量范圍為45Kev。優(yōu)選地，所述對所述鎳層進行離子注入工藝所采用的注入劑量為7X1014 11 X IO14CnT2。 優(yōu)選地，所述對所述鎳層進行離子注入工藝所采用的注入劑量為9 X 14CnT2。根據(jù)本發(fā)明，能夠有效地克服“鎳侵蝕”現(xiàn)象，提高半導(dǎo)體器件生產(chǎn)的整體性能，提
高良品率。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA至圖IE是傳統(tǒng)的采用自對準(zhǔn)硅化物工藝的方法形成半導(dǎo)體器件的剖面結(jié)構(gòu) 示意圖；圖2A是具有“鎳侵蝕”缺陷的半導(dǎo)體器件的TEM圖；圖2B是具有“鎳侵蝕”缺陷的半導(dǎo)體器件的缺陷檢測圖；圖3A至3F是根據(jù)本發(fā)明的的采用自對準(zhǔn)硅化物工藝的方法形成半導(dǎo)體器件的剖
4面結(jié)構(gòu)示意圖；圖4是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的缺陷檢測圖；圖5是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的漏電流與根據(jù)傳統(tǒng)工藝制作的 半導(dǎo)體器件的漏電流的比較圖；圖6是制作根據(jù)本發(fā)明實施例的半導(dǎo)體器件工藝流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進 行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細的步驟，以便說明本發(fā)明是如 何消除“鎳侵蝕”缺陷的問題。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟 習(xí)的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可 以具有其他實施方式。為了克服制作MOS器件使用自對準(zhǔn)硅化物工藝中采用鎳合金出現(xiàn)的“鎳侵蝕”的 問題，本發(fā)明提出在沉積鎳層后注入硅離子。參照圖3A至圖3G，示出根據(jù)本發(fā)明的一個實 施例在沉積鎳層后注入硅離子以避免“鎳侵蝕”缺陷的半導(dǎo)體器件300制作工藝中各個步 驟的剖視圖。如圖3A所示，提供基底300，可以是但不限于單晶硅、多晶硅與絕緣體上硅等等， 包括淺溝槽隔離區(qū)(STI) 301、多個場氧化區(qū)(未示出)以及預(yù)先形成于其中的N阱或P阱 (未示出)?；?00上具有一層?xùn)叛趸瘜?02，可以選擇為利用氧化工藝在氧蒸氣環(huán)境中 溫度約在800 1000攝氏度下形成柵氧化層302。柵氧化層302上形成有柵極303，材料 可以選擇為多晶硅，形成柵極303的方式可以采用化學(xué)氣相沉積(CVD)法。然后進行輕摻 雜工藝，形成LDD區(qū)304A與304B。接著，如圖:3B所示，在柵氧化層302與柵極303的側(cè)壁上沉積并刻蝕形成間隙壁 絕緣層305A與305B，材料可以是但不限于氮化硅。然后在間隙壁絕緣層305A與305B的側(cè) 壁上分別沉積并刻蝕形成間隙壁層306A與306B，材料可以是但不限于氮化硅。接著，進行 離子注入，注入η型雜質(zhì)離子或ρ型雜質(zhì)離子，形成源/漏極307Α與307Β。然后進行退火 工藝，激活源/漏極307Α與307Β的雜質(zhì)離子，可通過快速退火工藝在830 1150攝氏度 的溫度下來進行源/漏極307Α與307Β的退火工藝。然后，如圖3C所示，清潔已完成源/漏極307Α與307Β退火工藝的半導(dǎo)體基底300 的表面以便去除天然氧化層和殘留在源/漏極307Α與307Β上的污染顆粒。在整個結(jié)構(gòu)表 面沉積一層氮化鈦層308，氮化鈦層308的作用在于防止接下來所要沉積的鎳層309氧化。 接著在氮化鈦層308的表面形成一層鎳層309。材料可以選擇為純鎳或鎳合金。具體地，鎳 合金可以包括從Ta、Zr、Ti、Hf、W、Co、Pt、Mo、V和Nb構(gòu)成的組中選擇的至少一種材料，例 如NiPt。當(dāng)鎳層309的材料是鎳合金時，可以提高在隨后的工藝中要形成的鎳合金硅化物 層的熱穩(wěn)定性?？梢岳肅VD或濺射方法形成鎳層309。接下來，如圖3D所示，對鎳層309進行離子注入工藝。選用的離子為硅離子，選用的注入能量范圍為40 50Kev，優(yōu)選為43 48Kev，更優(yōu)選為45Kev，選用的注入劑量為 7XlO14- llX1014cm_2，優(yōu)選為 9X1014cm_2。接著，如圖3E所示，對具有鎳層309的基底300進行第一退火工藝，第一退火工藝 可以選擇為在300 380攝氏度的第一溫度下進行。鎳層309與源/漏極307A和307B表 面的硅進行反應(yīng)，在氮化鈦層308之下的基底300中形成具有較小電阻的硅化二鎳層310。 接著，利用濕刻蝕去除未反應(yīng)的鎳層309與氮化鈦層308，以便露出間隙壁層306A與306B、 柵極303和淺溝道隔離區(qū)301?？梢岳昧蛩岷瓦^氧化氫的混合溶液去除未反應(yīng)的鎳層309 與氮化鈦層308。接著，如圖3F，在已經(jīng)去除了未反應(yīng)的鎳層309與氮化鈦層308的基底301上進行 第二退火工藝。第二退火工藝優(yōu)選在比第一溫度高的第二溫度下進行，使硅化二鎳層310 進一步與基底301中的硅進行反應(yīng)，在源/漏極307A和307B上形成了具有熱穩(wěn)定性的硅 化鎳層311，可以利用濺射裝置或迅速熱退火裝置進行第二退火工藝。接著經(jīng)過后續(xù)內(nèi)連線 過程，完成MOS晶體管的制作。對根據(jù)本實施例制作的樣品片進行檢測，，如圖4所示，根據(jù)本實施例制作的樣品 片的缺陷數(shù)量明顯小于根據(jù)傳統(tǒng)工藝制作的樣品片缺陷的數(shù)量，這說明鎳侵蝕的現(xiàn)象得到 了顯著改善。這是由于選用硅離子進行注入，硅離子與柵極下面具有不完整鍵的硅進行反 應(yīng)，以避免由于退火過程中鎳與這部分硅進行反應(yīng)造成的“鎳侵蝕”缺陷，提高了半導(dǎo)體器 件的良品率。經(jīng)檢測，良品率提高了 3%左右。根據(jù)本發(fā)明的實施例所帶來的另一個有益 效果是半導(dǎo)體器件的漏電流減小了。如圖5所示，漏電流大約減小了兩個數(shù)量級，例如從 10_9Α/μπι減小到了 ΙΟ^Α/μπι。漏電流的減小有益于半導(dǎo)體器件功耗的降低，節(jié)省了能源。圖6的流程圖示出了制作根據(jù)本發(fā)明實施例的采用硅離子注入以消除“鎳侵蝕” 缺陷的半導(dǎo)體器件工藝流程圖。在步驟601中，提供一基底，基底上具有層?xùn)叛趸瘜?，柵?化層上形成有柵極，然后進行輕摻雜工藝，形成LDD區(qū)。在步驟602中，在柵氧化層與柵極 的側(cè)壁上沉積并刻蝕形成間隙壁絕緣層。在步驟603中，在間隙壁絕緣層的側(cè)壁上沉積并 刻蝕形成間隙壁層，接著進行離子注入工藝，形成源/漏極，然后進行退火工藝，激活源/漏 極的雜質(zhì)離子。在步驟604中，在整個結(jié)構(gòu)表面沉積一層氮化鈦層，在氮化鈦層的表面形成 一層鎳層。在步驟605中，對鎳層進行硅離子注入工藝。在步驟606中，對具有鎳層的基底 進行第一退火工藝，形成具有較小電阻的硅化二鎳層。在步驟607中，去除未反應(yīng)的鎳層與 氮化鈦層，以便露出間隙壁層和柵極。在步驟608中，在已經(jīng)去除了未反應(yīng)的鎳層與氮化鈦 層的基底上進行第二退火工藝，在源/漏極上形成了具有熱穩(wěn)定性的硅化鎳層。接著經(jīng)過 后續(xù)內(nèi)連線過程，完成MOS晶體管的制作。根據(jù)如上所述的實施例制造的采用硅注入工藝以消除“鎳侵蝕”缺陷的半導(dǎo)體器 件可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是存儲器電路，如隨機存取存儲 器(RAM)、動態(tài)RAM(DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。 根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并 式DRAM邏輯集成電路(掩埋式DRAM)、射頻器件或任意其他電路器件。根據(jù)本發(fā)明的IC芯 片可用于例如用戶電子產(chǎn)品，如個人計算機、便攜式計算機、游戲機、蜂窩式電話、個人數(shù)字 助理、攝像機、數(shù)碼相機、手機等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于CN 102136417 A說 明 書5/5 頁 舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人 員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由 附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種制作半導(dǎo)體器件的方法，包括步驟 提供一基底；在所述基底上形成一層?xùn)叛趸瘜樱?在所述柵氧化層上形成柵極；在所述柵氧化層的側(cè)壁與所述柵極的側(cè)壁上沉積并刻蝕形成間隙壁絕緣層； 在所述間隙壁絕緣層的側(cè)壁上沉積并刻蝕形成間隙壁層； 對所述基底進行離子注入工藝，形成源/漏極；在所述基底、所述柵極、所述間隙壁絕緣層以及所述間隙壁層上形成一層氮化鈦層； 在所述氮化鈦層的表面形成一層鎳層； 對所述鎳層進行離子注入工藝；對所述基底進行第一退火工藝，在所述氮化鈦層之下的所述基底中形成硅化二鎳層； 去除所述氮化鈦層之上剩余的鎳層與所述氮化鈦層；對所述基底進行第二退火工藝，使所述硅化二鎳層與所述基底反應(yīng)，形成硅化鎳層。
2.如權(quán)利要求1所述的方法，其特征在于，所述對所述鎳層進行離子注入工藝所采用 的離子為硅離子。
3.如權(quán)利要求1所述的方法，其特征在于，所述對所述鎳層進行離子注入工藝所采用 的注入能量范圍為40 50Kev。
4.如權(quán)利要求1所述的方法，其特征在于，所述對所述鎳層進行離子注入工藝所采用 的注入能量范圍為43 48Kev。
5.如權(quán)利要求1所述的方法，其特征在于，所述對所述鎳層進行離子注入工藝所采用 的注入能量范圍為45Kev。
6.如權(quán)利要求1所述的方法，其特征在于，所述對所述鎳層進行離子注入工藝所采用 的注入劑量為7 X IO14 11 X IO14CnT2。
7.如權(quán)利要求1所述的方法，其特征在于，所述對所述鎳層進行離子注入工藝所采用 的注入劑量為9X14cm_2。
8.一種包含如權(quán)利要求1所述的方法制造的半導(dǎo)體器件的集成電路，所述集成電路選 自隨機存取存儲器、動態(tài)隨機存取存儲器、同步隨機存取存儲器、靜態(tài)隨機存取存儲器、只 讀存儲器、可編程邏輯陣列、專用集成電路和掩埋式DRAM、射頻器件。
9.一種包含如權(quán)利要求1所述的方法制造的半導(dǎo)體器件的電子設(shè)備，其中所述電子 設(shè)備選自個人計算機、便攜式計算機、游戲機、蜂窩式電話、個人數(shù)字助理、攝像機和數(shù)碼相 機。
全文摘要
本發(fā)明提出了一種制作半導(dǎo)體器件的方法，包括步驟提供一基底；在基底上形成一層?xùn)叛趸瘜?；在柵氧化層上形成柵極；在柵氧化層的側(cè)壁與柵極的側(cè)壁上沉積并刻蝕形成間隙壁絕緣層；在間隙壁絕緣層的側(cè)壁上沉積并刻蝕形成間隙壁層；對基底進行離子注入工藝，形成源/漏極；在基底、柵極、間隙壁絕緣層以及間隙壁層上形成一層氮化鈦層；在氮化鈦層的表面形成一層鎳層；對鎳層進行離子注入工藝；對基底進行第一退火工藝，在氮化鈦層之下的基底中形成硅化二鎳層去除氮化鈦層之上剩余的鎳層與氮化鈦層；對基底進行第二退火工藝，使硅化二鎳層與基底反應(yīng)，形成硅化鎳層。根據(jù)本發(fā)明，能夠有效克服“鎳侵蝕”現(xiàn)象。
文檔編號H01L21/28GK102136417SQ201010102418
公開日2011年7月27日 申請日期2010年1月27日 優(yōu)先權(quán)日2010年1月27日
發(fā)明者楊正睿, 馬桂英 申請人:中芯國際集成電路制造(上海)有限公司