專利名稱：制作互補型金屬氧化物半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及制作CMOS(互補型金屬氧化物半導(dǎo)體)器 件。
背景技術(shù)：
集成電路的制造需要根據(jù)指定的電路布局在給定的芯片區(qū)域上形成大量的電路 元件，其中場效應(yīng)管包括數(shù)字電路等復(fù)雜電路的重要元件。一般而言，目前已實施多種工藝 技術(shù)，其中，對于復(fù)雜的電路，例如微處理器、存儲芯片及類似者，由于有鑒于操作速度及/ 或耗電量及/或成本效率的優(yōu)異特性，CMOS技術(shù)為目前最有前景的方法之一。在使用CMOS 技術(shù)來制造復(fù)雜的集成電路期間，有數(shù)百萬個晶體管(亦即，N溝道晶體管與P溝道晶體 管)形成于包含結(jié)晶半導(dǎo)體層的基板上。在半導(dǎo)體器件微型化、高密度化、高速化、高可靠化和系統(tǒng)集成化等需求的推動 下，半導(dǎo)體器件的最小特征關(guān)鍵尺寸也從最初的1毫米發(fā)展到現(xiàn)在的90納米或65納米，并 且在未來的幾年內(nèi)會進入45納米及其以下結(jié)點的時代。若不改變半導(dǎo)體器件的組成成分 和結(jié)構(gòu)，僅單純地按比例縮小半導(dǎo)體器件會因其飽和電流過大而變得不可行，所以半導(dǎo)體 器件在按比例縮小的同時會改變一些構(gòu)件的成分或結(jié)構(gòu)來減小飽和電流。例如，當(dāng)半導(dǎo)體器件的最小特征關(guān)鍵尺寸進入65納米的結(jié)點時，在進行CMOS晶體 管的制作步驟時，為提高CMOS晶體管的器件性能，會在沉積多晶硅或非晶硅薄膜后，還通 過離子注入工藝對該薄膜進行預(yù)摻雜，之后再刻蝕形成CMOS晶體管的柵極。被摻雜過的柵 極可有效提高CMOS晶體管的器件性能，但其卻沒有現(xiàn)有技術(shù)中未進行摻雜的柵極致密?，F(xiàn) 有技術(shù)中的CMOS晶體管工藝在未進行摻雜的柵極制成后，還會在該柵極上沉積作為刻蝕 阻擋層的氧化物層以及間隙壁，并進行離子注入工藝。專利號為200810032753. 5的專利公開了一種制作CMOS晶體管的方法，具體工藝 如圖IA至圖IG所示。如圖IA所示，提供一基底101，該基底101具有在其上形成并被淺溝槽102彼此 隔開的一對示例性的CMOS器件，即NMOS器件103和PMOS器件104。NMOS器件103的柵氧 化層105A以及PMOS器件104的柵氧化層105B形成于基底101上。在柵氧化層105A以及 105B的上面形成柵極材料層106A與106B。接著進行離子注入工藝，分別對NMOS器件103 和PMOS器件104進行輕摻雜工藝，形成NMOS器件103的輕摻雜漏區(qū)(LDD) 120A、120A，以 及PMOS器件104的LDD區(qū)120B、120B，。如圖IB所示，在整個結(jié)構(gòu)的上方沉積一層氧化物 層109，材料可以是但不限于氧化硅。該氧化物層109可以作為接下來刻蝕間隙壁層時的刻 蝕阻擋層，也可以保護柵極材料層106A與106B不受后續(xù)的離子注入工藝的影響，以避免在 柵極材料層106A與106B的表面上產(chǎn)生損傷。如圖IC所示，沉積并刻蝕形成NMOS器件103 的間隙壁層108A、108A，以及PMOS器件104的間隙壁層108B、108B，，間隙壁層的材料可以 是但不限于氮化硅。如圖ID所示，在PMOS器件104區(qū)域涂敷一層光刻膠層121，對NMOS器 件103區(qū)域進行η型離子注入工藝，以完成NMOS器件103的源/漏極107Α、107Α’的制作。如圖IE所示，采用灰化的方法去除光刻膠層121。接著進行氧化物層的剝離步驟，即去除基 底101上未被間隙壁層覆蓋的氧化物層109部分，可選地可去除全部未被間隙壁層覆蓋的 氧化物層109部分，即包括柵極材料層106A與106B頂部的部分氧化物層109。剝離工藝 可采用濕刻蝕法，溶液可以是但不限于稀氫氟酸溶液，該稀氫氟酸溶液是由水與氫氟酸以 體積比100 1混合而成的溶液，氫氟酸的重量濃度為49重量％。接著，如圖IF所示，在 NMOS器件103區(qū)域涂敷一層光刻膠層122，對PMOS器件104區(qū)域進行ρ型離子注入工藝， 以完成PMOS器件104的源/漏極107Β、107Β’的制作。如圖IG所示，去除光刻膠122以及 柵極材料層106Α與106Β頂部的氧化物層109部分，形成第一間隙壁絕緣層109Α、109Α，以 及第二間隙壁絕緣層109Β、109Β，。但是，這種傳統(tǒng)的制作CMOS器件的方法會引起一定的問題。圖2示出了對多個 CMOS器件的在形成間隙壁之后和進行氧化物層剝離工藝之后對其柵極關(guān)鍵尺寸進行檢測 的比較圖。從圖中可以看出，NMOS器件在刻蝕形成間隙壁層之后的間隙壁的關(guān)鍵尺寸大于 其進行氧化物層剝離工藝之后的關(guān)鍵尺寸，如樣品片1所示，進行氧化物層剝離工藝之后 比在刻蝕形成間隙壁層之后，PMOS器件的關(guān)鍵尺寸減小了大約7 9nm。同樣，NMOS器件 的間隙壁層的關(guān)鍵尺寸也減小了 12 18nm。這說明氧化物層剝離工藝對CMOS器件的間 隙壁的關(guān)鍵尺寸是有影響的。當(dāng)然，由于離子注入劑量以及深度的控制是以間隙壁層為基 準(zhǔn)的，在NMOS器件的η型離子注入完成后，其第一間隙壁層關(guān)鍵尺寸的減小對其離子注入 并無影響，但第一間隙壁層所覆蓋的氧化物層的損失會導(dǎo)致NMOS器件出現(xiàn)短路現(xiàn)象。而對 于PMOS器件而言，其第二間隙壁層的關(guān)鍵尺寸的減小卻大大影響了其注入的劑量與深度， 也就是說與預(yù)期所需要注入離子的參數(shù)不符。由于離子注入?yún)?shù)與飽和電流(Idsat)的大 小有關(guān)，所注入的離子參數(shù)不符，會導(dǎo)致飽和電流的參數(shù)與預(yù)期的不符，即發(fā)生了一定的漂 移，這會降低CMOS晶體管整體的性能。氧化物層剝離工藝還會導(dǎo)致不應(yīng)被去除的氧化物層部分也被去除掉，即間隙壁層 覆蓋的部分氧化物層109也有一定程度上的去除，并且間隙壁層108A、108A，、108B、108B， 也在此階段遭受一定的損傷。如圖3A至3D所示，圖3A示出了 NMOS器件間隙壁層108A、 108A’形成后的SEM圖，圖;3B示出了 NMOS器件在進行氧化物層剝離工藝后的SEM圖，從這 兩個圖中可以看出，氧化物層109的301以及302的區(qū)域也被刻蝕掉了，這在NMOS器件中表 現(xiàn)的非常明顯。并且經(jīng)過測量，發(fā)現(xiàn)間隙壁的關(guān)鍵尺寸也減小了。同樣，圖3C示出了 PMOS 器件間隙壁層形成后的SEM圖，圖3D示出了 PMOS器件在進行氧化物層剝離工藝后的SEM 圖，從這兩個圖中可以看出，氧化物層303以及304的區(qū)域也被刻蝕掉了，經(jīng)過測量，發(fā)現(xiàn)間 隙壁層的關(guān)鍵尺寸也減小了。氧化物層的過度剝離會引起CMOS器件的短路問題。因此，需要一種方法，能夠有效解決由于氧化物層剝離工藝引起的飽和電流漂移 的問題，以便提高半導(dǎo)體器件的整體性能，提高良品率。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進 一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的 關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。為了有效解決由于氧化物層剝離工藝引起的飽和電流漂移的問題，本發(fā)明提出了一種制作互補型金屬氧化物半導(dǎo)體器件的方法，包括下列步驟a 提供第一器件和與所述第一器件類型相反的第二器件；b 在所述第一器件和所述第二器件的上方形成氧化物層；c 對第一器件進行離子注入工藝形成源極和漏極；d 對第二器件進行離子注入工藝形成源極和漏極；e 進行氧化物層剝離工藝。優(yōu)選地，還包括下列步驟f:在b步驟與c步驟之間形成所述第一器件的間隙壁層和所述第二器件的間隙壁層。優(yōu)選地，所述第一器件和所述第二器件選自NMOS器件或PMOS器件。優(yōu)選地，使用稀氫氟酸溶液進行所述e步驟，所述稀氫氟酸溶液是由水與氫氟酸 以體積比150 1至250 1混合而成的溶液，所述氫氟酸的重量濃度為49重量％。優(yōu)選地，使用稀氫氟酸溶液進行所述e步驟，所述稀氫氟酸溶液是由水與氫氟酸 以體積比200 1混合而成的溶液，所述氫氟酸的重量濃度為49重量％。優(yōu)選地，所述氧化物層剝離工藝是去除未被所述間隙壁層覆蓋的部分氧化物層。根據(jù)本發(fā)明，能夠有效地解決由于氧化物層剝離工藝引起的飽和電流漂移的問 題，以便提高半導(dǎo)體器件的整體性能，提高良品率。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA至圖IG是傳統(tǒng)的制作CMOS器件的方法；圖2是對多個CMOS器件的在形成間隙壁之后和進行氧化物層剝離工藝之后對其 柵極關(guān)鍵尺寸進行檢測的比較圖；圖3A是NMOS器件間隙壁層形成后的SEM圖；圖是NMOS器件在進行氧化物層 剝離工藝后的SEM圖；圖3C是PMOS器件間隙壁層形成后的SEM ；圖3D是PMOS器件在進行 氧化物層剝離工藝后的SEM圖；圖4A至圖4F是根據(jù)本發(fā)明制作CMOS器件的方法；圖5是根據(jù)本發(fā)明制作的NMOS器件的SEM圖；圖6是根據(jù)本發(fā)明的CMOS器件的制造工藝流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進 行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如 何通過改進制作CMOS器件的工藝來解決由于氧化物層剝離工藝引起的飽和電流漂移問 題。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。參照圖4A至圖4F，示出根據(jù)本發(fā)明的制作CMOS器件結(jié)構(gòu)的制作工藝流程中各個 步驟的剖面示意圖。首先，如圖4A所示，提供一基底401，該基底401具有在其上形成并被淺溝槽402 彼此隔開的一對示例性的CMOS器件，即匪OS器件403和PMOS器件404。匪OS器件403的 第一柵極430以及PMOS器件404的第二柵極431分別形成于NMOS器件403與PMOS器件 404區(qū)域。第一柵極430包括第一柵氧化層405A與第一柵極材料層406A，第二柵極431包 括第二柵氧化層405B與第二柵極材料層406B。第一柵氧化層405A以及第二柵氧化層405B 形成于基底401上。第一柵氧化層405A和第二柵氧化層405B的形成方式可選擇為利用氧 化工藝在氧蒸氣環(huán)境中溫度約在800 1000攝氏度下形成。第一柵極材料層406A以及第 二柵極材料層406B分別形成于第一柵氧化層405A以及第二柵氧化層405B之上，柵極材料 層的材料可以是但不限于多晶硅，形成方式可以選擇化學(xué)氣相沉積(CVD)法進行沉積。進 行離子注入工藝，對NMOS器件403和PMOS器件404分別進行輕摻雜工藝，形成NMOS器件 403 的 LDD 區(qū) 420A、420A，以及 PMOS 器件 404 的 LDD 區(qū) 420B、420B，。然后，如圖4B所示，在整個結(jié)構(gòu)上方以CVD方式沉積一層氧化物層409。該氧化物 層409的作用可以作為接下來刻蝕形成間隙壁層時作為刻蝕阻擋層，也可以保護第一柵極 材料層406A與第二柵極材料層406B不受后續(xù)的離子注入工藝的影響。接著，如圖4C所示，在第一柵極430的側(cè)壁上刻蝕形成第一間隙壁層408A、408A，， 在第二柵極431的側(cè)壁上刻蝕形成第二間隙壁層408B、408B’，間隙壁層的材料可以是但不 限于氮化硅。接下來，如圖4D所示，在PMOS器件404區(qū)的上方圖案化涂敷一層光刻膠層421，并 對NMOS器件403區(qū)進行η型離子注入，形成源/漏極407Α以及407Α’。所采用的η型離子 可以是但不限于磷。然后，如圖4Ε所示，采用灰化方法去除光刻膠層421，在NMOS器件403區(qū)圖案化涂 敷一層光刻膠層422，并對PMOS器件404區(qū)進行ρ型離子注入，形成PMOS器件404源/漏 極407Β以及407Β’。所采用的ρ型離子可以是但不限于硼?？蛇x地，可以先對PMOS器件 404區(qū)注入ρ型離子，再對NMOS器件403區(qū)注入η型離子。最后，如圖4F所示，用灰化方法去除光刻膠層422，然后采用濕刻蝕法進行氧化物 層剝離工藝，去除未被間隙壁層覆蓋的氧化物層409部分，形成第一間隙壁絕緣層409Α、 409Α’以及第二間隙壁絕緣層409Β、409Β，。所采用的濕刻蝕溶液是稀氫氟酸溶液，該稀氫 氟酸溶液是以體積比150 1至250 1混合而成的溶液，優(yōu)選為以體積比200 1混合 而成的溶液，所述氫氟酸的重量濃度為49重量％。根據(jù)本發(fā)明制作CMOS器件的工藝，將氧化物層剝離工藝放到NMOS器件403以及 PMOS器件404的離子注入工藝全部完成之后，可避免由于進行氧化物層剝離工藝而引起的 間隙壁層關(guān)鍵尺寸減小而發(fā)生飽和電流漂移的問題。這是由于，根據(jù)本發(fā)明在離子注入工 藝之前形成的間隙壁層的關(guān)鍵尺寸不會由于氧化物層剝離工藝而產(chǎn)生偏差，因此離子注入 工藝所形成的雜質(zhì)分布不會由于間隙壁層的關(guān)鍵尺寸的偏差而與預(yù)期效果不符，這樣就不 會導(dǎo)致飽和電流會產(chǎn)生偏差。即，根據(jù)本發(fā)明制作的CMOS器件有效解決了傳統(tǒng)工藝中由于 氧化物剝離工藝出現(xiàn)的飽和電流漂移的問題。
在氧化物層剝離工藝中采用了氫氟酸所占體積比較低的濕刻蝕溶液，可以降低對 間隙壁層覆蓋住的氧化物層部分的去除程度，避免CMOS器件短路，如圖5所示。從圖5中 可以看出，與傳統(tǒng)的制作NMOS器件的工藝相比，根據(jù)本發(fā)明的工藝制作NMOS器件結(jié)構(gòu)被間 隙壁層覆蓋的部分氮氧化物層的去除程度大大減小了，即501與502區(qū)域，這樣可以有效地 由于氧化物層剝離工藝引起CMOS器件短路問題，避大大的提高了半導(dǎo)體器件的整體性能， 提高了器件的良品率。圖6的流程圖示出了制作根據(jù)本發(fā)明實施例的制作CMOS器件的工藝流程。在步驟 601中，提供一基底，該基底具有在其上形成并被淺溝槽彼此隔開的一對NMOS器件和PMOS 器件，該NMOS器件和PMOS器件共同構(gòu)成CMOS器件。在步驟602中，NMOS器件的第一柵極 以及PMOS器件的第二柵極分別形成于NMOS器件與PMOS器件區(qū)域。第一柵極包括第一柵 氧化層與第一柵極材料層，第二柵極包括第二柵氧化層與第二柵極材料層。第一柵氧化層 以及第二柵氧化層形成于基底上。第一柵極材料層以及第二柵極材料層分別形成于第一柵 氧化層以及第二柵氧化層之上。在步驟603中，進行離子注入工藝，對NMOS器件和PMOS器 件分別進行輕摻雜工藝，形成NMOS器件的LDD區(qū)以及PMOS器件的LDD區(qū)。在步驟604中， 在整個結(jié)構(gòu)上方沉積一層氧化物層。在步驟605中，在第一柵極的側(cè)壁上形成第一間隙壁 層，在第二柵極的側(cè)壁上形成第二間隙壁層。在步驟606中，對NMOS器件區(qū)進行η型離子注 入，形成NMOS器件源/漏極。在步驟607中，對PMOS器件區(qū)進行ρ型離子注入，形成PMOS 器件源/漏極。在步驟608中，進行氧化物層剝離工藝。具有根據(jù)如上所述的實施例制造的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。 根據(jù)本發(fā)明的IC例如是存儲器電路，如隨機存取存儲器(RAM)、動態(tài)RAM(DRAM)、同步 DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯 器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式 DRAM)或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個人計算 機、便攜式計算機、游戲機、蜂窩式電話、個人數(shù)字助理、攝像機、數(shù)碼相機、手機等各種電子 產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于 舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人 員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由 附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種制作互補型金屬氧化物半導(dǎo)體器件的方法，包括下列步驟 a 提供第一器件和與所述第一器件類型相反的第二器件；b 在所述第一器件和所述第二器件的上方形成氧化物層； c 對第一器件進行離子注入工藝形成源極和漏極； d 對第二器件進行離子注入工藝形成源極和漏極； e 進行氧化物層剝離工藝。
2.如權(quán)利要求1所述的方法，還包括下列步驟f 在b步驟與c步驟之間形成所述第一器件的間隙壁層和所述第二器件的間隙壁層。
3.如權(quán)利要求1所述的方法，其特征在于，所述第一器件和所述第二器件選自NMOS器 件或PMOS器件。
4.如權(quán)利要求1所述的方法，其特征在于，使用稀氫氟酸溶液進行所述e步驟，所述稀 氫氟酸溶液是由水與氫氟酸以體積比150 1至250 1混合而成的溶液，所述氫氟酸的 重量濃度為49重量％。
5.如權(quán)利要求1所述的方法，其特征在于，使用稀氫氟酸溶液進行所述e步驟，所述稀 氫氟酸溶液是由水與氫氟酸以體積比200 1混合而成的溶液，所述氫氟酸的重量濃度為 49重量％。
6.如權(quán)利要求2所述的方法，其特征在于，所述氧化物層剝離工藝是去除未被所述間 隙壁層覆蓋的部分氧化物層。
7.一種包含通過如權(quán)利要求1所述的方法制造的半導(dǎo)體器件的集成電路，其中所述集 成電路選自隨機存取存儲器、動態(tài)隨機存取存儲器、同步隨機存取存儲器、靜態(tài)隨機存取存 儲器、只讀存儲器、可編程邏輯陣列、專用集成電路、掩埋式DRAM和射頻電路。
8.一種包含通過如權(quán)利要求1所述的方法制造的半導(dǎo)體器件的電子設(shè)備，其中所述 電子設(shè)備個人計算機、便攜式計算機、游戲機、蜂窩式電話、個人數(shù)字助理、攝像機和數(shù)碼相 機。
全文摘要
本發(fā)明提供了一種制作互補型金屬氧化物半導(dǎo)體器件的方法，包括下列步驟a提供第一器件和與所述第一器件類型相反的第二器件；b在所述第一器件和所述第二器件的上方形成氧化物層；c對第一器件進行離子注入工藝形成源極和漏極；d對第二器件進行離子注入工藝形成源極和漏極；e進行氧化物層剝離工藝。該方法能夠有效解決由于氧化物層剝離工藝引起的飽和電流漂移的問題。
文檔編號H01L21/8238GK102136455SQ20101010243
公開日2011年7月27日 申請日期2010年1月27日 優(yōu)先權(quán)日2010年1月27日
發(fā)明者趙林林 申請人:中芯國際集成電路制造(上海)有限公司