專利名稱：堆疊及對(duì)位多個(gè)集成電路的方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，且特別涉及堆疊及對(duì)位多個(gè)集成電路的方法及系統(tǒng)。
背景技術(shù)：
在半導(dǎo)體工藝中，經(jīng)常需要精確堆疊及結(jié)合兩個(gè)或以上的集成電路芯片或晶片。 進(jìn)行對(duì)位及堆疊時(shí)必需在具有高度精準(zhǔn)度的狀況下被施行，以避免損傷該芯片或晶片。如 圖1所示，在傳統(tǒng)使用“凸塊對(duì)凸塊”的結(jié)合工藝中，在第一芯片或晶片的一系列凸塊或突 出部與第二芯片或晶片對(duì)應(yīng)的一系列凸塊或突出部進(jìn)行對(duì)位及結(jié)合。請(qǐng)參照?qǐng)D1，該傳統(tǒng)工 藝不具有任何可確保兩芯片或晶片進(jìn)行合適的機(jī)械對(duì)位的手段，因此需要一具有高度精確 的結(jié)合工具。圖1所示的狀況下，顯示一高度錯(cuò)位的對(duì)位結(jié)果。即使少量的對(duì)位錯(cuò)誤也會(huì) 對(duì)所得的結(jié)構(gòu)的電及機(jī)械性質(zhì)產(chǎn)生不良影響。因此，目前急需一用來對(duì)芯片或晶片提供機(jī)械對(duì)位的集成電路堆疊及結(jié)合的系統(tǒng) 及方法，以降低集成電路在進(jìn)行對(duì)位時(shí)造成損害的風(fēng)險(xiǎn)。

發(fā)明內(nèi)容
在一較佳實(shí)施例中，本發(fā)明包含一種堆疊及對(duì)位多個(gè)集成電路的方法。該方法包 含以下步驟提供一具有至少一漏斗形插槽的第一集成電路，提供一具有至少一突出部的 第二集成電路，將該至少一突出部與該至少一漏斗形插槽進(jìn)行對(duì)位，以及將該第一集成電 路與該第二集成電路進(jìn)行結(jié)合。在另一較佳實(shí)施例中，本發(fā)明包含一種堆疊及對(duì)位多個(gè)集成電路的系統(tǒng)。該系統(tǒng) 包含具有至少一漏斗形插槽的第一集成電路，金屬化擴(kuò)散阻障層配置于該漏斗形插槽的內(nèi) 部，以及一第二集成電路，其中該至少一漏斗形插槽用以承接該第二集成電路的一突出部。在另一較佳實(shí)施例中，本發(fā)明包含制造具有一對(duì)位及堆疊裝置類型的集成電路的 方法。該方法包含形成多個(gè)蝕刻停止層于一介電材料，該介電材料包含多個(gè)金屬層，該蝕刻 停止層定義出一被蝕刻區(qū)域的邊界，形成一光致抗蝕劑層于該介電材料的一表面，蝕刻該 介電材料至一預(yù)定深度以形成一漏斗形插槽，以及形成一金屬化擴(kuò)散阻障層于該漏斗形插 槽的內(nèi)部。由于插槽具有漏斗形狀允許該上芯片或晶片及該下芯片或晶片進(jìn)行主動(dòng)對(duì)位，符 合所需的精確度，因此降低該上及下芯片或晶片及受損的風(fēng)險(xiǎn)以及該堆疊及結(jié)合程序的所 有成本。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施 例，并配合所附附圖，作詳細(xì)說明如下。


圖1是顯示公知堆疊及對(duì)位集成電路的方法。圖2是一透視圖，顯示一根據(jù)本發(fā)明原則所述的對(duì)位及堆疊集成電路系統(tǒng)。
圖3是一側(cè)視剖面圖，顯示圖2所述的系統(tǒng)在進(jìn)行兩個(gè)集成電路的堆疊及結(jié)合的配置。圖4A-圖4D是繪示制造本發(fā)明所述的具有一對(duì)位插槽的集成電路的方法，其各種 中間步驟。圖5A-圖5C為一系列的側(cè)視剖面圖，顯示本發(fā)明一實(shí)施例的操作。圖6是一側(cè)視剖面圖，顯示本發(fā)明另一實(shí)施例的操作。圖7是一側(cè)視剖面圖，顯示本發(fā)明一實(shí)施例所述的具有一強(qiáng)化金屬條狀陣列的對(duì) 位插槽。圖8是一側(cè)視剖面圖，顯示本發(fā)明又一實(shí)施例的操作。并且，上述附圖中的附圖標(biāo)記說明如下12 下芯片或晶片；14 插槽；
16上表面；18 上芯片或晶片；
20 凸塊或突出部；22 下表面；
40 介電材料；42H]莫層；
44 金屬蝕刻停止層 46 側(cè)壁溝槽；
48 光致抗蝕劑層；50 金屬化擴(kuò)散阻障層
52 底部層；54 插)曹的側(cè)壁；
70 金屬條；80 插)曹；
82 焊料球；M1--M7 "金屬層；以及
VI--V6 接觸栓。
具體實(shí)施例方式本發(fā)明接下來將會(huì)提供許多不同的實(shí)施例以實(shí)施本發(fā)明中不同的特征。各特定實(shí) 施例中的組成及配置將會(huì)在以下作描述以簡化本發(fā)明。這些為實(shí)施例并非用于限定本發(fā) 明。首先，請(qǐng)參照?qǐng)D2，顯示本發(fā)明一實(shí)施例。如圖2所示，提供一下芯片或晶片12，其 具有至少一插槽14配置于一上表面16。該插槽14可以為任何適當(dāng)?shù)男螤?，一般來說可具 有一圓形開口。該插槽14的側(cè)壁向內(nèi)延伸至該下芯片或晶片12的本體以形成具有漏斗形 狀的插槽。此外，配置于該上表面16的插槽14可為任何數(shù)量。在一實(shí)施例中，圖2顯示該 芯片或晶片12具有十二個(gè)插槽。如所繪示的插槽14分布于該下芯片或晶片12的上表面 16，本領(lǐng)域普通技術(shù)人員將可了解本發(fā)明也可以其他公知配置的方式來加以實(shí)施，其中插 槽14與該下芯片或晶片12的周圍對(duì)齊，形成于該上表面16的中心區(qū)域，或者是其他的變 化。仍請(qǐng)參照?qǐng)D2，顯示一上芯片或晶片18，其具有多個(gè)凸塊或突出部20配置于一下 表面22之上。相似于該下芯片或晶片12，該上芯片或晶片18可具有任何數(shù)量的凸塊或突 出部20配置于其上。然而，配置于該上芯片或晶片18的下表面22的該凸塊或突出部的數(shù) 量較佳對(duì)應(yīng)配置于該下芯片或晶片12的上表面的插槽14的數(shù)量。因此，該上芯片或晶片 18可例如具有12個(gè)凸塊或突出部20配置于其上。請(qǐng)參照?qǐng)D3，顯示該上芯片或晶片18與該下芯片或晶片12進(jìn)行堆疊及結(jié)合。該插槽14配置于該下芯片或晶片12的上表面16用以承接配置于該上芯片或晶片18的下表面 的該凸塊或突出部20。由于該插槽14具有漏斗形狀允許該上芯片或晶片18及該下芯片或 晶片12進(jìn)行主動(dòng)對(duì)位，符合所需的精確度，因此降低該上及下芯片或晶片12及18受損的 風(fēng)險(xiǎn)以及該堆疊及結(jié)合程序的所有成本。請(qǐng)參照?qǐng)D4A-圖4D，顯示制造如圖2及圖3所示的具有插槽的集成電路的流程。 如圖4A所示，該下芯片或晶片12典型地由一介電材料40所構(gòu)成。該介電材料40可為任 何適合的材料，例如SiN、Si02、或SiC。該介電材料40典型地僅包含數(shù)個(gè)膜層42。數(shù)個(gè)金 屬層M1-M7、接觸栓V1-V6、及金屬蝕刻停止層44嵌入該介電材料40中。該蝕刻停止層44 包含多個(gè)側(cè)壁溝槽46。這些側(cè)壁溝槽46增加焊料的結(jié)合區(qū)域。如圖4B、圖4C、及圖4D所示，該光致抗蝕劑層48被形成于該介電材料層40的上 表面16。該光致抗蝕劑層48可避免該介電材料40在蝕刻過程中受到損害。接著，介于該 蝕刻停止層44的介電材料被一蝕刻步驟加以移除。該蝕刻步驟可為任何合適的工藝，較佳 為一干蝕刻或一濕蝕刻工藝。在該蝕刻工藝過程中，該光致抗蝕劑層48避免不需被蝕刻的 介電材料40被蝕刻。該蝕刻停止層44對(duì)蝕刻工藝具有抵抗能力，因此可確保該插槽14可 形成所需的漏斗形結(jié)構(gòu)。當(dāng)該蝕刻工藝完成后，將該光致抗蝕劑層48移除。請(qǐng)參照?qǐng)D5A-圖5C，顯示本發(fā)明一實(shí)施例所述堆疊及結(jié)合兩個(gè)集成電路的方法。 一金屬化擴(kuò)散阻障層50被形成于該插槽14的內(nèi)部。該金屬化擴(kuò)散阻障層50典型地具有 一厚度大于2微米，且該金屬化擴(kuò)散阻障層50可僅由一擴(kuò)散阻障層(例如鎳)或是焊料潤 濕層(例如金)所構(gòu)成。該金屬化擴(kuò)散阻障層50的形成具有兩個(gè)目的。第一，該金屬化擴(kuò) 散阻障層50可加強(qiáng)該插槽14的一底部層52。第二，該金屬化擴(kuò)散阻障層50可平滑該插槽 的側(cè)壁54以提供較佳的機(jī)械結(jié)合對(duì)位。如圖5B及圖5C所示，該插槽14用來承接配置于該上芯片或晶片18上表面22的 一凸塊或突出部20。舉例來說，圖5B所示的該凸塊或突出部20為一焊料凸塊。該插槽14 的平滑測(cè)壁54用來協(xié)助該上芯片或晶片18以適當(dāng)安置及對(duì)齊于該下芯片或晶片12。當(dāng) 座落于該插槽14中時(shí)，該凸塊與該側(cè)壁54結(jié)合，因此使得上下芯片或晶片12及18組裝完 成。請(qǐng)參照?qǐng)D6，繪示在本發(fā)明一較佳實(shí)施例中所使用的凸塊或突出部20為一由該上 芯片或晶片18的下表面22所突出的一銅凸塊或一直通硅晶穿孔(Through-Silicon Via、 TSV)銅釘。如圖6所示，該金屬化擴(kuò)散阻障層50也可直接形成于該凸塊或突出部20之上， 以取代形成于該插槽14的側(cè)壁54上?；蚴?，該金屬化擴(kuò)散阻障層50同時(shí)形成于該凸塊或 突出部20及該插槽14的側(cè)壁54之上。請(qǐng)參照?qǐng)D7，繪示在本發(fā)明一較佳實(shí)施例中，一金屬條70嵌入環(huán)繞該插槽14的區(qū) 域內(nèi)的該介電材料40。該金屬條陣列作用以強(qiáng)化該介電材料40以及形成一用來結(jié)合的堅(jiān) 固結(jié)構(gòu)。請(qǐng)參照?qǐng)D8，繪示在本發(fā)明一較佳實(shí)施例中，該上芯片或晶片18可包含一插槽80， 其中該插槽80對(duì)應(yīng)配置于該下芯片或晶片12的該插槽14。在使用時(shí)，將一焊料球82配置 于該上芯片或晶片18及下芯片或晶片12各自的插槽14及80間。該插槽14及80的傾斜 的側(cè)壁協(xié)助該上及下芯片或晶片18及12在結(jié)合時(shí)的對(duì)位。雖然本發(fā)明已以數(shù)個(gè)較佳實(shí)施例公開如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動(dòng)與潤飾，因此本發(fā) 明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種堆疊及對(duì)位多個(gè)集成電路的方法，包含提供一第一集成電路包含多個(gè)金屬層，該第一集成電路具有至少一漏斗形插槽；提供一第二集成電路，該第二集成電路具有至少一突出部；將該至少一突出部與該至少一漏斗形插槽進(jìn)行對(duì)位；以及將該第一集成電路與該第二集成電路進(jìn)行結(jié)合。
2.如權(quán)利要求1所述的方法，其中該漏斗形插槽的一側(cè)壁配置成與該第一集成電路的 一上表面構(gòu)成45度夾角。
3.如權(quán)利要求1所述的方法，其中該漏斗形插槽由該第一集成電路的一上表面延伸至 所述多個(gè)金屬層的一中間金屬層。
4.如權(quán)利要求3所述的方法，其中該中間金屬層為所述多個(gè)金屬層的最下層金屬層。
5.如權(quán)利要求1所述的方法，其中該第二集成電路包含一第二漏斗形插槽。
6.一種堆疊及對(duì)位多個(gè)集成電路的系統(tǒng)，包含 一具有至少一漏斗形插槽的第一集成電路； 一金屬化擴(kuò)散阻障層配置于該漏斗形插槽的內(nèi)部； 一第二集成電路；以及其中該至少一漏斗形插槽用以承接該第二集成電路的一突出部。
7.如權(quán)利要求6所述的系統(tǒng)，其中該漏斗形插槽的一側(cè)壁配置成與該第一集成電路的 一上表面構(gòu)成45度夾角。
8.如權(quán)利要求6所述的系統(tǒng)，其中該漏斗形插槽由該第一集成電路的一上表面延伸至 所述多個(gè)金屬層的一中間金屬層。
9.如權(quán)利要求8所述的系統(tǒng)，其中該中間金屬層為所述多個(gè)金屬層的最下層金屬層。
10.如權(quán)利要求6所述的系統(tǒng)，其中該第二集成電路包含至少一突出部。
11.如權(quán)利要求6所述的系統(tǒng)，還包含一金屬陣列配置于該第一集成電路的一區(qū)域內(nèi)， 該區(qū)域環(huán)繞該漏斗形插槽，且該金屬陣列用以強(qiáng)化該第一集成電路的環(huán)繞該漏斗形開口的 區(qū)域。
12.一種制造具有對(duì)位及堆疊裝置類型的集成電路的方法，該方法包含形成多個(gè)蝕刻停止層于一介電材料內(nèi)，該介電材料包含多個(gè)金屬層，該蝕刻停止層定 義出一被蝕刻區(qū)域的邊界；形成一光致抗蝕劑層于該介電材料的一表面； 蝕刻該介電材料至一預(yù)定深度以形成一漏斗形插槽；以及 形成一金屬化擴(kuò)散阻障層于該漏斗形插槽的內(nèi)部。
13.如權(quán)利要求12所述的方法，其中該漏斗形插槽由該第一集成電路的一上表面延伸 至所述多個(gè)金屬層的一中間金屬層。
14.如權(quán)利要求13所述的方法，其中該中間金屬層為所述多個(gè)金屬層的最下層金屬層。
全文摘要
一種堆疊及對(duì)位多個(gè)集成電路的方法及系統(tǒng)。該方法包含提供一具有至少一漏斗形插槽的第一集成電路，提供一第二集成電路，將第二集成電路至少一突出部與該至少一漏斗形插槽進(jìn)行對(duì)位，以及將該第一集成電路與該第二集成電路進(jìn)行結(jié)合。該系統(tǒng)包含具有至少一漏斗形插槽的第一集成電路，金屬化擴(kuò)散阻障層配置于該漏斗形插槽的內(nèi)部，以及一第二集成電路，其中該至少一漏斗形插槽用以承接該第二集成電路的一突出部。由于插槽具有漏斗形狀允許該上芯片或晶片及該下芯片或晶片進(jìn)行主動(dòng)對(duì)位，符合所需的精確度，因此降低該上及下芯片或晶片及受損的風(fēng)險(xiǎn)以及該堆疊及結(jié)合程序的所有成本。
文檔編號(hào)H01L21/77GK101853778SQ20101010664
公開日2010年10月6日 申請(qǐng)日期2010年1月22日 優(yōu)先權(quán)日2009年1月26日
發(fā)明者卿愷明 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司