專(zhuān)利名稱(chēng)：先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝結(jié)構(gòu)及其制造方法。更明確而言，本發(fā)明涉及一種先進(jìn)四方 扁平無(wú)引腳(advanced quad flat non-leaded, a-QFN)封裝結(jié)構(gòu)及其制造方法。
背景技術(shù)：
依據(jù)導(dǎo)線架(Ieadframe)的引腳的形狀，四方扁平封裝(quad flat package, QFP) 可分為I型(QFI)、J型(QFJ)以及無(wú)引腳型(QFN)封裝。其中，由于QFN封裝結(jié)構(gòu)具有降 低引腳感應(yīng)系數(shù)(inductance)、小型腳位(footprint)、較薄的外形與較快的信號(hào)傳輸速 度等多個(gè)優(yōu)點(diǎn)。因此，QFN封裝結(jié)構(gòu)已成為封裝結(jié)構(gòu)的一種風(fēng)行選擇，且適合具有高頻(例 如，射頻頻寬)傳輸?shù)男酒庋b(chip package) 0以QFN封裝結(jié)構(gòu)而言，芯片座與環(huán)繞的接觸端子(引腳接墊)是從片狀的導(dǎo)線 架結(jié)構(gòu)中所形成。QFN封裝結(jié)構(gòu)一般是通過(guò)表面粘著技術(shù)(SMT)而焊接于印刷電路板 (printed circuit board,PCB)0此外，QFN封裝結(jié)構(gòu)的芯片座或接觸端子/接墊于封裝工 藝能力內(nèi)需要被設(shè)計(jì)得恰當(dāng)，以促使長(zhǎng)時(shí)間良好的接合可靠度。

發(fā)明內(nèi)容
本發(fā)明提供一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)及其制造方法，可幫助減少芯片座 與封裝膠體之間的脫層(delamination)現(xiàn)象與提高產(chǎn)品的可靠度。本發(fā)明提供一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，其具有具有芯片座與多個(gè)引腳的 載體、配置于載體上的芯片、多條焊線以及封裝膠體。引腳包括多個(gè)內(nèi)引腳與多個(gè)暴露于封 裝膠體外的外引腳。芯片座包括至少一周?chē)颗c被周?chē)繃〉娜菁{槽。至少一容納槽具 有粗糙表面，此粗糙表面可增加芯片座與周?chē)庋b膠體之間的附著力(adhesion)。焊線配 置于芯片與內(nèi)引腳之間。封裝膠體包覆芯片、芯片座、焊線與內(nèi)引腳，且填充于容納槽內(nèi)。根據(jù)本發(fā)明的實(shí)施例，載體或芯片座的至少一容納槽可設(shè)計(jì)為具有粗糙表面，以 提升載體或至少一芯片座與周?chē)庋b膠體的接合能力(bondingcapability)。粗糙表面可 為載體的粗化上表面或形成于載體上的粗糙材料層的粗糙頂表面。本發(fā)明還提供一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方法。提供具有上表面以 及下表面的基材，且基材包括至少一容納槽與多個(gè)由多個(gè)開(kāi)口之間所定義出的內(nèi)引腳部。 內(nèi)引腳配置環(huán)繞容納槽。接著，對(duì)基材的上表面進(jìn)行粗化處理，以提供粗糙表面。通過(guò)電鍍 第一金屬層于內(nèi)引腳部上與第二金屬層于基材的下表面上而形成多個(gè)內(nèi)引腳。接著，提供 芯片于基材的容納槽的粗糙表面，且形成多條焊線于芯片與內(nèi)引腳之間。封裝膠體形成于 基材上，以覆蓋芯片、焊線與內(nèi)引腳，且填充于容納槽內(nèi)。之后，通過(guò)第二金屬層為蝕刻掩模 來(lái)進(jìn)行蝕刻工藝以蝕穿基材，至填充于開(kāi)口內(nèi)的封裝膠體暴露出來(lái)為止，以形成多個(gè)引腳 與芯片座。根據(jù)本發(fā)明的實(shí)施例，粗糙表面可通過(guò)粗化基材的上表面或形成具有粗糙表面的 粗糙材料層于基材上。
為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳 細(xì)說(shuō)明如下。


圖IA至圖1G’為本發(fā)明的實(shí)施例的一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方 法的剖面示意圖。圖2為本發(fā)明的實(shí)施例的一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的俯視示意圖。圖3為本發(fā)明的另一實(shí)施例的一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的俯視示意圖。
圖4為本發(fā)明的實(shí)施例的一種具有粗糙材料層的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu) 的剖面示意圖。附圖標(biāo)記說(shuō)明20 先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)100、200:載體110、210 基材IlOaUlOa'上表面110a”:粗糙表面IlOb:下表面113a 第三圖案化光致抗蝕劑層113b 第四圖案化光致抗蝕劑層114a 第一圖案化光致抗蝕劑層114b 第二圖案化光致抗蝕劑層115、215 粗糙材料層115a:粗糙表面116a、216a 第一金屬層ll6b、2l6b 第二金屬層120a、220a 容納槽122、222:中心部122a:底表面124:周?chē)?25、225 接地環(huán)130:內(nèi)引腳部130，、230:內(nèi)引腳136、236:外引腳138 接觸端子140、240 粘著層150,250 芯片160,260 焊線180、280 封裝膠體220 芯片座
238:引腳Si:第一開(kāi)口Sla 底表面S2:第二開(kāi)口
具體實(shí)施例方式現(xiàn)將詳細(xì)參考本發(fā)明的目前優(yōu)選實(shí)施例，其實(shí)例在附圖中說(shuō)明。在任何可能之處， 附圖及描述內(nèi)容中均使用相同參考編號(hào)來(lái)指代相同或相似部分。
圖IA至圖1G’為本發(fā)明的實(shí)施例的一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方 法的剖面示意圖。請(qǐng)參考圖1A，提供具有上表面IlOa以及下表面IlOb的基材110?；?10的材 料例如為銅、銅合金或其他適用的金屬材料。接著，請(qǐng)?jiān)賲⒖紙D1A，形成第一圖案化光致抗 蝕劑層114a于基材110的上表面IlOa上，以及形成第二圖案化光致抗蝕劑層114b于基材 110的下表面IlOb上。接著，請(qǐng)參考圖1B，通過(guò)第一圖案化光致抗蝕劑層114a作為蝕刻掩模，對(duì)基材110 的上表面IlOa進(jìn)行半蝕刻工藝(half-etching process)，以移除部分基材110且形成至少 一容納槽120與多個(gè)第一開(kāi)口 Si。半蝕刻工藝?yán)缡菨袷轿g刻工藝。同時(shí)，第二圖案化光 致抗蝕劑層114b可保護(hù)基材110的下表面110b。容納槽120a具有中心部122與環(huán)繞中心 部122配置的周?chē)?24。通過(guò)第一開(kāi)口 Sl來(lái)定義，以形成多個(gè)各自獨(dú)立的內(nèi)引腳部130， 且內(nèi)引腳部130與周?chē)?24分離。內(nèi)引腳部130環(huán)繞周?chē)?24配置。內(nèi)引腳部130可 排列成多列、多行或多陣列。周?chē)?24可視為接地環(huán)(ground ring)。請(qǐng)參考圖1C，通過(guò)遺留的第一圖案化光致抗蝕劑層114a作為蝕刻掩模，第二圖 案化光致抗蝕劑層114b可用以保護(hù)基材110的下表面110b，對(duì)基材110所暴露出的上表 面110’進(jìn)行粗化處理(繪示為箭頭)，而使得暴露出的上表面110’變成粗糙或粗化表面 110a”。舉例來(lái)說(shuō)，優(yōu)選的粗化表面110”的粗糙度(roughness)為不小于0. 15微米(μ m)。 此外，粗化表面110a”的粗糙度可依據(jù)所選擇的封裝膠體而調(diào)整。粗化處理或研磨處理 (abrading process)可通過(guò)進(jìn)行物理處理或化學(xué)處理而達(dá)成。物理處理例如是噴砂處理 (sand-blasting process) 0化學(xué)處理例如是酸性蝕刻工藝或堿性蝕刻工藝。酸性蝕刻工 藝可例如使用氯化鐵(ferric chloride)作為蝕刻液。堿性蝕刻工藝可例如使用氯化銨 (ammonium chloride)作為燭亥丨J液。請(qǐng)參考圖1D，接著圖IC的步驟，移除第一圖案化光致抗蝕劑層114a與第二圖案 化光致抗蝕劑層114b之后，形成第三圖案化光致抗蝕劑層113a于基材110的上表面IlOa 上，以及形成第四圖案化光致抗蝕劑層113b于基材110的下表面IlOb上。第三圖案化光 致抗蝕劑層113a填滿(mǎn)容納槽120a與第一開(kāi)口 Si。之后，形成第一金屬層116a于基材110 所暴露出的部分上表面110a’，特別是形成于內(nèi)引腳部130的被暴露出的表面上，而形成內(nèi) 引腳130’。通過(guò)第四圖案化光致抗蝕劑層113b為掩模，形成第二金屬層116b于基材110 被暴露出的下表面110b。在本實(shí)施例中，第一金屬層116a與第二金屬層116b的形成方式 例如是電鍍。由于形成第一金屬層116a是在形成內(nèi)引腳部130之后，形成于內(nèi)引腳部130 上的第一金屬層116a可能小于下方內(nèi)引腳部130，至少內(nèi)引腳部130的面積的50%。也就是說(shuō)，第一金屬層116a例如覆蓋下方內(nèi)引腳部130的中心區(qū)域的50% 100%。在此所述 的第一金屬層116a或第二金屬層116b可由多個(gè)不同群組的非連續(xù)圖案或連續(xù)層所組成。 第一金屬層116a與第二金屬層116b的材料例如是鎳、鈀或金。優(yōu)選地，第一金屬層116a 或第二金屬層116b可例如為金/鎳堆疊層。內(nèi)引腳部130與形成于其上的第一金屬層116a可視為內(nèi)引腳130’。周?chē)?24 與形成于其上的第一金屬層116a可是為接地環(huán)125。同樣地，第二金屬層116b的圖案對(duì)應(yīng) 內(nèi)引腳130’與后續(xù)將形成的芯片座。圖2為本發(fā)明的實(shí)施例的一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)隨著工藝步驟圖1A、 圖1B、圖IC與圖ID的俯視示意圖。為了方便說(shuō)明起見(jiàn)，省略繪示第三圖案化光致抗蝕劑層 113a。內(nèi)引腳130’環(huán)繞載體100的接地環(huán)125。從俯視圖來(lái)看，除了內(nèi)引腳130’與接地環(huán) 125被第一金屬層116a所覆蓋之外，載體100的其他部分的粗化表面110a”是暴露于外。此外，請(qǐng)參考圖IC'，在圖IB的步驟后，移除第二圖案化光致抗蝕劑層114b。接 著，通 過(guò)第一圖案化光致抗蝕劑層114a為掩模，形成粗糙材料層115遮蓋于基材110的暴 露出的上表面110’上，且覆蓋容納槽120a的至少一底表面122a與第一開(kāi)口 Sl的至少一 底表面122a。依據(jù)粗糙材料層115的材料特性，凹穴的側(cè)壁與/或開(kāi)口的側(cè)壁不會(huì)覆蓋或 僅部分覆蓋粗糙材料層115。由于粗糙材料層15的粗糙質(zhì)地，粗糙材料層115可提供粗糙 表面115a。形成粗糙材料層的步驟可視為粗化處理。舉例來(lái)說(shuō)，優(yōu)選的粗糙材料層115的 粗化表面115a的粗糙度(roughness)為不小于0. 15微米(μ m)。粗糙材料層115可為金 屬層，例如是通過(guò)電鍍所形成的鎳或鎳合金層。請(qǐng)參考圖ID'，接著圖1C’的步驟，移除遺留的第一圖案化光致抗蝕劑層114a之 后，形成第三圖案化光致抗蝕劑層113a于基材110的上表面IlOa上，以及形成第四圖案化 光致抗蝕劑層113b于基材110的下表面IlOb上。第三圖案化光致抗蝕劑層113a填滿(mǎn)容納 槽120a與第一開(kāi)口 Si，因此覆蓋容納槽120a與第一開(kāi)口 Sl內(nèi)的粗糙材料層115。之后， 形成第一金屬層116a于內(nèi)引腳部130，以形成內(nèi)引腳130’。通過(guò)第四圖案化光致抗蝕劑層 113b為掩模，形成第二金屬層116b于基材110的暴露出的部分下表面IlOb上。在本實(shí)施 例中，第一金屬層116a與第二金屬層116b的形成方法可包括電鍍。此所述的第一金屬層 116a或第二金屬層116b可由多個(gè)不同群組的非連續(xù)圖案或連續(xù)層所組成。內(nèi)引腳部130與形成于其上的第一金屬層116a可一同視為內(nèi)引腳130’。周?chē)?124與形成于其上的第一金屬層116a可一同視為接地環(huán)125。同樣地，第二金屬層116b的 圖案對(duì)應(yīng)內(nèi)引腳130’與后續(xù)將形成的芯片座。圖3為本發(fā)明的另一實(shí)施例的一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)隨著工藝步驟 圖1A、圖1B、圖1C’與圖1D’的俯視示意圖。為了方便說(shuō)明起見(jiàn)，省略繪示第三圖案化光致 抗蝕劑層113a。內(nèi)引腳130’環(huán)繞載體100的接地環(huán)125。從俯視圖來(lái)看，除了內(nèi)引腳130’ 與接地環(huán)125被第一金屬層116a所覆蓋之外，載體100的其他部分被粗糙材料層115所覆
至
ΓΤΠ ο請(qǐng)參考圖1E，接著圖ID的步驟，移除第三圖案化光致抗蝕劑層113a與第四圖案化 光致抗蝕劑層113b。接著，至少一芯片150貼附于每一容納槽120a的中心部122，且粘著 層140位于容納槽120a的中心部122與芯片150之間。提供多條焊線160于芯片150與 周?chē)?24之間，以及芯片150與內(nèi)引腳130，之間。因此，芯片150通過(guò)焊線160而電性連接至接地環(huán)125與內(nèi)引腳130’。接著，請(qǐng)參考圖1F，形成封裝膠體180以覆蓋芯片150、焊線160、內(nèi)引腳130’與周 圍部124，且填充于容納槽120a與第一開(kāi)口 S1。雖然在此是以封裝膠體180為例作說(shuō)明， 但其他適合的封裝體(package body)亦可采用。由于提高了粗糙度，因此于封裝工藝中，封裝膠體180填入于容納槽120a與第一 開(kāi)口 S1時(shí)，封裝膠體180與粗化表面110”(或粗糙材料層115的粗糙表面115a)之間會(huì)形 成較強(qiáng)的結(jié)合力。如此一來(lái)，封裝膠體180與接合表面可達(dá)成優(yōu)選的附著力，且發(fā)生于封裝 膠體180與載體100的介面的脫層(delamination)現(xiàn)象亦可減少。接著，請(qǐng)參考圖1G，通過(guò)第二金屬層116b為蝕刻掩模，朝著載體100的下表面 110b進(jìn)行蝕刻工藝，以移除部分基材110，因此基材110被蝕穿至填入于第一開(kāi)口 S1中的 封裝膠體180暴露出來(lái)為止，且同時(shí)形成第二開(kāi)口 S2。擁有對(duì)第二開(kāi)口 S2的形成，可定義 出多個(gè)外引腳136，且使得多個(gè)內(nèi)引腳130’彼此電性絕緣。因此，在蝕刻工藝后，形成多個(gè) 引腳或接觸端子138，其中每一引腳或接觸端子138是由內(nèi)引腳130’與對(duì)應(yīng)的外引腳136 所組成。此外，蝕刻工藝還包括定義載體100的至少一芯片座120。引腳138環(huán)繞芯片座 120，且芯片座120通過(guò)第二開(kāi)口 S2與引腳138電性絕緣。一般來(lái)說(shuō)，引腳138通過(guò)此次的 蝕刻工藝而彼此電性絕緣。一般地，第二金屬層116b的圖案對(duì)應(yīng)或大致上對(duì)稱(chēng)(除了形成 芯片座的地方外)第一金屬層116a的圖案。此外，請(qǐng)參考圖1G'以通過(guò)圖1A、圖IB、圖1C，、圖ID，、圖IE以及圖IF的步驟而 形成封裝結(jié)構(gòu)，通過(guò)第二金屬層116b為蝕刻掩模，朝著載體100的下表面110b進(jìn)行蝕刻工 藝，以移除部分基材110。因此，基材110被蝕穿至填入于第一開(kāi)口 S1中的封裝膠體180暴 露出來(lái)為止，且同時(shí)形成第二開(kāi)口 S2。請(qǐng)參考圖1G’，當(dāng)移除部分位于第一開(kāi)口 S1內(nèi)的粗 糙材料層115時(shí)，位于容納槽120a內(nèi)的粗糙材料層115仍然留著。依據(jù)蝕刻參數(shù)，位于第 一開(kāi)口 S1內(nèi)的粗糙材料層115可完全被移除。詳細(xì)而言，在本實(shí)施例中，由于容納槽120a內(nèi)至少存在有粗糙材料層115，使芯片 座120與周?chē)庋b膠體180之間的結(jié)合力可提升。因此，脫層現(xiàn)象可大大減少且可有效提 高產(chǎn)品的可靠度。最后，進(jìn)行單體化工藝(singulation process)，以得到各自獨(dú)立的先進(jìn)四方扁平 無(wú)引腳封裝結(jié)構(gòu)。圖4為本發(fā)明的實(shí)施例的一種具有粗糙材料層的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu) 的剖面示意圖。請(qǐng)參考圖4，先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)20包括載體200、芯片250以及 多條焊線260。在本實(shí)施例中，載體200例如是金屬導(dǎo)線架。詳細(xì)而言，載體200包括芯片座220 與多個(gè)引腳(接觸端子)238。引腳238包括多個(gè)內(nèi)引腳230與多個(gè)外引腳236。內(nèi)引腳 236與外引腳238是由封裝膠體280來(lái)定義。也就是說(shuō)，被封裝膠體280所覆蓋的部分引腳 238定義為內(nèi)引腳230，而暴露于封裝膠體280外的部分引腳238則定義為外引腳230。于圖4中，引腳238環(huán)繞芯片座220配置，且僅示意地繪示三列/行的引腳238。 此外，引腳238的排列并不受上述實(shí)施例與圖示所限制，其可依據(jù)產(chǎn)品的需要而調(diào)整。特別 是，內(nèi)引腳230包括位于其上的第一金屬層216a。容納槽220a內(nèi)的粗糙材料層215配置于 芯片250與芯片座220之間。也就是說(shuō)，芯片250與粘著層240貼附于芯片座250上的粗糙材料層215。粗糙材料層215的材料可與粘著層240相容，且粗糙材料層215的材料例如 是鎳或鎳合金。第一金屬層216a的材料例如是鎳、金、鈀或上述的組合物。此外，在本實(shí)施例中，先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)20還包括封裝膠體280。封裝 膠體280包覆芯片250、焊線260與內(nèi)引腳230，且填滿(mǎn)內(nèi)引腳230之間的開(kāi)口 S1。此時(shí)，外 引腳236與芯片座220的底表面暴露于外。封裝膠體280的材料例如為環(huán)氧樹(shù)脂(印oxy resin)或另一適用的聚合物材料。另外，在本實(shí)施例中，為了符合先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)20的電性整合化設(shè) 計(jì)要求，載體200還包括至少一接地環(huán)225。接地環(huán)225配置于引腳238與芯片座220之間 且通過(guò)焊線260與芯片250電性連接。當(dāng)接地環(huán)225連接芯片座220，芯片座220與接地環(huán) 225可一同視為接地平面(groundplane)。依據(jù)上述實(shí)施例的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，粗化表面與粗糙材料層的存在 為可提供粗糙表面，介于封裝膠體與載體之間的附著力，特別是封裝膠體與芯片座的部分， 有顯著的提升。本實(shí)施例的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)是針對(duì)封裝膠體的接合力來(lái)設(shè)計(jì)(介 于載體與封裝膠體之間的較強(qiáng)附著力)，以解決脫層問(wèn)題且提升產(chǎn)品可靠度。雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的 保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方法，包括提供金屬載體，該金屬載體具有上表面以及下表面，其中該金屬載體包括至少一容納槽，該容納槽具有周?chē)?、中心部以及多個(gè)由存在于該周?chē)颗c該中心部之間的多個(gè)開(kāi)口所定義出的內(nèi)引腳部；對(duì)該金屬載體的該上表面進(jìn)行粗化處理，以提供粗糙表面；形成第一金屬層于該多個(gè)內(nèi)引腳部與該周?chē)可?；形成第二金屬層于該金屬載體的該下表面上；提供芯片于該金屬載體的該容納槽；形成多條焊線于該芯片與該多個(gè)內(nèi)引腳部及該周?chē)可系脑摰谝唤饘賹又g；形成封裝膠體于該金屬載體上，以覆蓋該芯片、該多條焊線、該第一金屬層與該多個(gè)內(nèi)引腳部，并填充于該容納槽與該多個(gè)開(kāi)口內(nèi)；以及通過(guò)該金屬載體的該下表面的該第二金屬層作為蝕刻掩模來(lái)進(jìn)行第一蝕刻工藝，以蝕穿該金屬載體至填充于該多個(gè)開(kāi)口內(nèi)的該封裝膠體暴露為止，以便形成多個(gè)引腳以及芯片座。
2.如權(quán)利要求1所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方法，其中從該金屬載體 的該上表面來(lái)提供該金屬載體的步驟，包括形成第一圖案化光致抗蝕劑層于該金屬載體的該上表面上；以及 通過(guò)該第一圖案化光致抗蝕劑層作為蝕刻掩模，對(duì)該金屬載體的該上表面進(jìn)行第二蝕 刻工藝。
3.如權(quán)利要求2所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方法，其中進(jìn)行該粗化處 理的步驟，包括通過(guò)該第一圖案化光致抗蝕劑層作為蝕刻掩模，對(duì)該金屬載體的該上表面進(jìn)行第三蝕 刻工藝，以粗化該金屬載體所暴露出的該上表面，而形成該粗糙表面。
4.如權(quán)利要求3所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方法，其中該第三蝕刻工 藝為使用氯化鐵的酸性蝕刻工藝。
5.如權(quán)利要求3所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方法，其中該第三蝕刻工 藝為使用氯化銨的堿性蝕刻工藝。
6.如權(quán)利要求2所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方法，其中進(jìn)行該粗化處 理的步驟，包括通過(guò)該第一圖案化光致抗蝕劑層作為蝕刻掩模，對(duì)該金屬載體的該上表面進(jìn)行噴砂處 理，以粗化該金屬載體所暴露出的該上表面，而形成該粗糙表面。
7.如權(quán)利要求2所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方法，其中進(jìn)行該粗化處 理的步驟，包括形成粗糙材料層于已圖案化的該金屬載體的該上表面上，以覆蓋該容納槽的該至少一 底表面。
8.如權(quán)利要求1所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方法，其中該第一金屬層 與該第二金屬層的形成方法包括電鍍。
9.如權(quán)利要求1所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)的制造方法，在提供該芯片之 前，還包括形成粘著層于該容納槽內(nèi)。
10.一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，包括載體，具有芯片座以及多個(gè)環(huán)繞該芯片座配置的引腳，其中該多個(gè)引腳環(huán)繞該芯片座， 且該芯片座包括周?chē)恳约叭菁{槽，該周?chē)繃≡撊菁{槽；芯片，配置于該芯片座上，其中該芯片位于該芯片座的該容納槽內(nèi)且配置于該容納槽 的粗糙表面上；多條焊線，配置于該芯片與該多個(gè)引腳的多個(gè)內(nèi)引腳之間；以及 封裝膠體，包覆該芯片座上的該芯片、該多條焊線與該多個(gè)內(nèi)引腳，且填充于該芯片座 的該容納槽內(nèi)。
11.如權(quán)利要求10所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，還包括第一金屬層，配置于該周?chē)康纳媳砻媾c該多個(gè)引腳的上表面上；以及 第二金屬層，配置于該芯片座的下表面與該多個(gè)引腳的下表面上。
12.如權(quán)利要求11所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，其中配置于該多個(gè)引腳的上 表面上的該第一金屬層覆蓋該多個(gè)引腳的上表面。
13.如權(quán)利要求10所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，其中該周?chē)繛榻拥丨h(huán)，且 該接地環(huán)通過(guò)該多個(gè)導(dǎo)線與該芯片電性連接。
14.如權(quán)利要求10所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，還包括粘著層，配置于該芯 片與該粗糙表面之間。
15.如權(quán)利要求10所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，其中該封裝膠體直接連接于 該容納槽的該粗糙表面。
16.如權(quán)利要求10所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，其中該粗糙表面的粗糙度不 小于0. 15微米。
17.一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，包括載體，具有芯片座以及多個(gè)環(huán)繞該芯片座配置的引腳，其中該多個(gè)引腳環(huán)繞該芯片座， 且該芯片座包括周?chē)恳约叭菁{槽，該周?chē)繃≡撊菁{槽，而該容納槽包括形成于其上 的粗糙材料層，該粗糙材料層的頂表面為粗糙表面；芯片，配置于該芯片座上，其中該芯片位于該芯片座的該容納槽內(nèi)且配置于位于該容 納槽內(nèi)的該粗糙材料層的該粗糙表面上；多條焊線，配置于該芯片與該多個(gè)引腳的多個(gè)內(nèi)引腳之間；以及 封裝膠體，包覆該芯片座上的該芯片、該多條焊線與該多個(gè)內(nèi)引腳，且填充于該芯片座 的該容納槽內(nèi)。
18.如權(quán)利要求17所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，還包括第一金屬層，配置于該周?chē)康纳媳砻媾c該多個(gè)引腳的上表面上；以及 第二金屬層，配置于該芯片座的下表面與該多個(gè)引腳的下表面上。
19.如權(quán)利要求18所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，配置于該多個(gè)引腳的上表面 上的該第一金屬層覆蓋該多個(gè)引腳的上表面。
20.如權(quán)利要求17所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，還包括粘著層，配置于該芯 片與粗糙材料層的該頂表面之間。
21.如權(quán)利要求17所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，其中該封裝膠體直接連接于 位于該容納槽內(nèi)的該粗糙材料層的該頂表面。
22.如權(quán)利要求17所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，其中該粗糙材料層的材料包 括鎳。
23.如權(quán)利要求17所述的先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)，其中該粗糙表面的粗糙度不 小于0. 15微米。
全文摘要
本發(fā)明公開(kāi)了一種先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)及其制造方法，該先進(jìn)四方扁平無(wú)引腳封裝結(jié)構(gòu)包括具有芯片座以及多個(gè)引腳的載體、至少一芯片、多條焊線以及封裝膠體。載體的粗糙表面可提高載體與周?chē)庋b膠體之間的附著力。
文檔編號(hào)H01L23/13GK101859713SQ201010106858
公開(kāi)日2010年10月13日 申請(qǐng)日期2010年1月22日 優(yōu)先權(quán)日2009年4月10日
發(fā)明者張簡(jiǎn)寶徽, 江柏興, 胡平正, 鄭維倫 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司