專利名稱：金屬塞及其制造方法
技術領域：
本發(fā)明涉及半導體集成電路制造領域，特別是涉及一種金屬塞，本發(fā)明還涉及該金屬塞的制造方法。
背景技術：
射頻橫向擴散金屬氧化物半導體(RFLDM0Q是一種有很好的市場的器件。特別是隨著通信技術的廣泛應用，它做為一種新型功率器件將得到越來越多的重視。如圖1所示，為現有RFLDM0S的基本結構采用摻高濃度P型雜質的襯底即P+襯底，所述P+襯底的電阻率的范圍為0. 01歐姆·厘米 0. 02歐姆·厘米；在所述P+襯底上根據器件耐壓的要求不同成長不同厚度和摻雜濃度的P型外延層，例如對于耐壓為60伏的器件，所述P型外延層的厚度為5微米 8微米；利用離子注入和擴散工藝形成P+下沉層 (P+SINKER)；形成P阱，柵氧層和柵；N-漂移區(qū)，N+源區(qū)和N+漏區(qū)，并形成表面電極即源極、 漏極和柵極；最后在對所述P+襯底背面進行減薄后淀積背面金屬，該背面金屬通過所述P+ 襯底、P+下沉層與源極相連。由上可知，現有RFLDM0S的結構是采用擴散工藝形成所述P+下沉層，該擴散工藝中的橫向擴散會使得器件的面積難以縮小；并且形成的所述P+下沉層電阻較高，這也影響了器件的性能，特別是器件的工作頻率。為解決上述問題，有一種改進辦法是采用P+多晶硅來制作所述P+下層，但是采用P+多晶硅雖然在上述兩方面特性都有改善，但它有兩方面的問題一是P+多晶硅工藝由于工藝控制問題并沒有普遍應用，其工藝的成熟度仍有問題；二是采用它之后擴散問題仍然存在，電阻仍較高。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種金屬塞，能用作RFLDM0S器件的下沉層， 減小器件的電阻和尺寸、并能提高器件的頻率特性以及易于與現有工藝集成；為此本發(fā)明還提供了該金屬塞的制造方法。為解決上述技術問題，本發(fā)明提供的金屬塞形成于硅襯底的溝槽中，用以在所述硅襯底中需要電學連接的部分與所述硅襯底表面上的金屬間實現電學連接。所述金屬塞由金屬硅化物與摻雜多晶硅或摻雜無定形硅的組合而成，所述金屬硅化物形成于所述溝槽底部、所述摻雜多晶硅或摻雜無定形硅形成于所述金屬硅化物上。或者，所述金屬塞由金屬硅化物與金屬的組合而成，所述金屬硅化物形成于所述溝槽底部、所述金屬形成于所述金屬硅化物上?；蛘撸鼋饘偃山饘倥c摻雜多晶硅或摻雜無定形硅的組合而成，所述金屬形成于所述溝槽底部、所述摻雜多晶硅或摻雜無定形硅形成于所述金屬硅化物上?；蛘撸鼋饘偃梢环N金屬組成。更進一步的改進是，所述金屬塞在溝槽側壁方向通過一介質層實現與所述硅襯底的相應部分的隔離，在底部方向實現與所述硅襯底上需電學連接部分的互聯。
更進一步的改進是，所述金屬硅化物為鈦硅合金、或鈷硅合金、或鈮硅合金、或鉬硅合金。所述金屬為鎢、鎢硅、或鈦、或氮化鈦、或鋁、或銅、或上述金屬的組合。所述摻雜多晶硅或摻雜無定形硅的雜質為P型、或N型。為解決上述技術問題，本發(fā)明提供的一種金屬塞的制造方法，包含以下步驟步驟一、在硅襯底上依次生長第一層介質一和第二層介質二，利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形；步驟二、在所述溝槽的底部和側壁形成第三層介質一，在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二 ；步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉，保持所述溝槽側壁的第四層介質二存在；步驟四、將所述溝槽底部的第三層介質一去掉；步驟五、將所述第四層介質二和所述第二層介質二全部去掉，得到所述溝槽底部沒有介質層，所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構；步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬；步驟七、在所述溝槽底部形成金屬硅化物合金；并將所述溝槽側壁、所述硅襯底表面的介質一上的所述金屬刻蝕掉；步驟八、在所述溝槽和所述硅襯底表面淀積摻雜多晶硅或摻雜無定形硅；步驟九、利用反刻或化學機械研磨將所述硅襯底表面的摻雜多晶硅或摻雜無定形硅去掉。本發(fā)明提供的第二種金屬塞的制造方法，包含以下步驟步驟一、在硅襯底上依次生長第一層介質一和第二層介質二，利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形；步驟二、在所述溝槽的底部和側壁形成第三層介質一，在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二 ；步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉，保持所述溝槽側壁的第四層介質二存在；步驟四、將所述溝槽底部的第三層介質一去掉；步驟五、將所述第四層介質二和所述第二層介質二全部去掉，得到所述溝槽底部沒有介質層，所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構；步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬或金屬硅化物，所述金屬或金屬硅化物不填滿所述溝槽；步驟七、在所述溝槽和所述硅襯底上形成一涂層，所述涂層為光刻膠或抗反射涂層或有機膜，所述涂層將所述溝槽填滿；再將所述硅襯底表面和溝槽上部的涂層刻蝕掉；步驟八、將所述溝槽側壁上部未被所述涂層覆蓋保護的金屬或金屬硅化物、以及所述硅襯底表面的第一層介質一上的金屬或金屬硅化物刻蝕掉；步驟九、在所述溝槽和所述硅襯底表面淀積摻雜多晶硅或摻雜無定形硅；步驟十、利用反刻或化學機械研磨將所述硅襯底表面的摻雜多晶硅或摻雜無定形硅去掉。本發(fā)明提供的第三種金屬塞的制造方法，包含以下步驟步驟一、在硅襯底上依次生長第一層介質一和第二層介質二，利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形；步驟二、在所述溝槽的底部和側壁形成第三層介質一，在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二 ；步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉，保持所述溝槽側壁的第四層介質二存在；步驟四、將所述溝槽底部的第三層介質一去掉；步驟五、將所述第四層介質二和所述第二層介質二全部去掉，得到所述溝槽底部沒有介質層，所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構；步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬；步驟七、在所述溝槽底部形成金屬硅化物合金；并將所述溝槽側壁、所述硅襯底表面的介質一上的所述金屬刻蝕掉；步驟八、在溝槽和所述硅襯底表面淀積金屬；步驟九、利用反刻或化學機械研磨將所述硅襯底表面的金屬去掉。本發(fā)明提供的第四種金屬塞的制造方法，包含以下步驟步驟一、在硅襯底上依次生長第一層介質一和第二層介質二，利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形；步驟二、在所述溝槽的底部和側壁形成第三層介質一，在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二 ；步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉，保持所述溝槽側壁的第四層介質二存在；步驟四、將所述溝槽底部的第三層介質一去掉；步驟五、將所述第四層介質二和所述第二層介質二全部去掉，得到所述溝槽底部沒有介質層，所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構；步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬或金屬合金，并將所述溝槽填滿；步驟七、利用濕法反刻工藝將所述溝槽上部、以及所述硅襯底表面的第一層介質一上的金屬或金屬合金刻蝕掉；步驟八、在所述溝槽中和所示硅襯底表面淀積摻雜多晶硅或摻雜無定形硅；步驟九、利用反刻或化學機械研磨將所示硅襯底表面的所述摻雜多晶硅或摻雜無定形硅去掉。本發(fā)明提供的第五種金屬塞的制造方法，包含以下步驟步驟一、在硅襯底上依次生長第一層介質一和第二層介質二，利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形；步驟二、在所述溝槽的底部和側壁形成第三層介質一，在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二 ；步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉，保持所述溝槽側壁的第四層介質二存在；步驟四、將所述溝槽底部的第三層介質一去掉；步驟五、將所述第四層介質二和所述第二層介質二全部去掉，得到所述溝槽底部沒有介質層，所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構；步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬；步驟七、利用反刻或化學機械研磨將所述硅襯底表面的第一層介質一上的金屬刻蝕掉。更進一步的改進為，所述金屬硅化物為鈦硅合金、或鈷硅合金、或鈮硅合金、或鉬硅合金。所述金屬為鎢、鎢硅、或鈦、或氮化鈦、或鋁、或銅、或上述金屬的組合。所述摻雜多晶硅或摻雜無定形硅的雜質為P型、或N型；所述摻雜多晶硅的生長溫度為600度 680度； 所述摻雜無定形硅的生長溫度為500度 570度。所述介質一為氧化硅，所述介質二為氮化硅。本發(fā)明所述金屬塞，能夠將硅襯底中需要電學連接的部分與硅襯底表面上的金屬實現連接，能夠應用于射頻橫向擴散金屬氧化物半導體(RFLDM0Q中的下沉層，由于所述金屬塞具有良好的導電性以及不存在現有RFLDM0S器件中的P+下沉層橫向擴散的缺點，因此能夠減小所述RFLDM0S器件的電阻和尺寸，從而提高器件的頻率特性。本發(fā)明還提供了所述金屬塞的制造方法，易于與現有工藝集成。


下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明圖1是現有RFLDM0S器件的結構示意圖；圖2A是本發(fā)明實施例一金屬塞RFLDM0S器件的結構示意圖；圖2B是本發(fā)明實施例二金屬塞RFLDM0S器件的結構示意圖；圖2C是本發(fā)明實施例三金屬塞RFLDM0S器件的結構示意圖；圖2D是本發(fā)明實施例四金屬塞RFLDM0S器件的結構示意圖；圖3A至圖31是本發(fā)明實施例一金屬塞RFLDM0S器件的第一種制造方法的各步驟中的器件結構示意圖；圖4A至圖4C是本發(fā)明實施例一金屬塞RFLDM0S器件的第二種制造方法的各步驟中的器件結構示意圖；圖5A至圖5B是本發(fā)明實施例一金屬塞RFLDM0S器件的第三種制造方法的各步驟中的器件結構示意圖；圖6A至圖6B是本發(fā)明實施例一金屬塞RFLDM0S器件的第四種制造方法的各步驟中的器件結構示意圖；圖7A至圖7D是本發(fā)明實施例一金屬塞RFLDM0S器件的第五種制造方法的各步驟中的器件結構示意圖。
8
具體實施例方式如圖2A所示，為本發(fā)明實施例一金屬塞RFLDM0S器件的結構示意圖。采用摻高濃度P型雜質的硅襯底即P+硅襯底11，所述P+硅襯底11的電阻率的范圍為0.01歐姆 厘米 0.02歐姆·厘米。在所述P+硅襯底11上形成一 P型外延層12。在所述外延層12中形成一本發(fā)明實施例一金屬塞，所述金屬塞是形成所述外延層12的溝槽中，由金屬或金屬合金如鈦硅合金17和摻雜多晶硅或無定形硅18組合而成，所述金屬或金屬合金也能為鈦、 氮化鈦、鎢、鎢硅、鈦-鎢雙層結構、鈦-氮化鈦-鎢三層結構、鈷硅合金或鉬硅合金。所述金屬塞通過底部的鈦硅合金17和所述P+硅襯底11實現互聯，所述金屬塞在側壁方向通過氧化硅膜15實現于所述外延層12的相應部分的隔離。本發(fā)明實施例金屬柵RFLDM0S器件， 還形成有P阱111，柵氧層19和柵110 ；N-漂移區(qū)112，N+源區(qū)114和N+漏區(qū)114，并形成表面電極即源極117、漏極118和柵極。在所述P阱111中還形成有P+區(qū)116，用以實現所述源極117的接觸孔115內的金屬和所述P阱111間的歐姆接觸。最后在對所述P+硅襯底11背面進行減薄后淀積背面金屬119，該背面金屬119通過所述P+襯底11、所述金屬塞與源極相連。如圖2B所示，為發(fā)明實施例二金屬塞RFLDM0S器件結構圖，和圖2A所示的實施例一不同的是，所述N+源極114與所述P阱111之間的接觸是通過在表面區(qū)到所述P阱111 間注入P+注入區(qū)216實現的方式。如圖2C所示，為本發(fā)明實施例三金屬塞RFLDM0S器件結構圖，和圖2A所示的實施例一不同的是，當所述P阱111濃度大于1E17CM_3時，所述N+源極114通過接觸孔315直接與所述P阱111相連形成歐姆接觸。如圖2D所示，為本發(fā)明實施例四金屬塞RFLDM0S器件結構圖，和圖2A所示的實施例一不同的是，所述N+源極114是通過所述金屬塞、所述P+襯底11以及所述P型外延層 12來實現和所述P阱111的連接。 如圖3A至圖31所示，為本發(fā)明實施例一金屬塞RFLDM0S器件的第一種制造方法的各步驟中的器件結構示意圖。包括如下步驟步驟一、如圖3A所示，在P+硅襯底11上成長P型外延層12。所述P+硅襯底11 摻有硼雜質，電阻率為0. 01歐姆 厘米 0. 02歐姆 厘米；所述P型外延層12的摻雜濃度和厚度能夠按器件耐壓的設計不同而調整，如耐壓為60伏時，采用的電阻率為10歐姆 厘米 20歐姆·厘米，厚度為5微米 8微米。之后在所述P型外延層12上由下往上依次淀積氧化硅膜120和氮化硅膜121，所述氧化硅膜120厚度為150埃 1000埃，所述氮化硅膜121的厚度為500埃 3000埃。之后在所述氮化硅膜121上涂光刻膠進行光刻、顯影工藝定義處溝槽的光刻膠圖形，在要形成溝槽的地方形成光刻膠窗口。再利用光刻膠做掩膜進行刻蝕形成溝槽14，所述溝槽14要刻穿到所述P+硅襯底11中即所述溝槽14的底部要進入所述P+硅襯底11中，之后將光刻膠除去。步驟二、如圖3B所示，在所述溝槽14的側壁和底部上淀積氧化硅膜15，氧化硅膜 15能采用爐管工藝進行生長，形成的厚度為150埃 1000埃。淀積氮化硅膜131，所述氮化硅膜131形成于所述溝道的側壁和底部以及所述氮化硅膜121的表面上，厚度為100埃 500埃，所述氮化硅膜131的厚度應小于所述氮化硅膜121的厚度，以使之后的溝槽14底部氮化硅回刻工藝有足夠的工藝窗口。
步驟三、如圖3C所示，將所述溝槽14底部的氮化硅膜131完全刻蝕掉，刻蝕時采用各向異性的刻蝕工藝以使刻蝕后所述溝槽14側壁的氮化硅膜131有一定的保留厚度，該保留厚度要厚于150埃，并在所述P+硅襯底表面的所述氮化硅膜121和氮化硅膜131也有一定的保留有一大于150埃的厚度。之后利用所包括保留的所述P+硅襯底表面和所述溝槽14側壁的氮化硅膜做所述P+硅襯底表面的氧化硅膜120和所述溝槽14側壁的氧化硅膜15的保護，采用濕法和干法刻蝕工藝將所述溝槽14底部的氧化硅膜15刻蝕掉。 步驟四、如圖3D所示，利用濕法或干法刻蝕工藝將氮化硅膜完成去除，就得到只有溝槽14底部沒有氧化硅膜15的結構。步驟五、如圖3E所示，在所述P+硅襯底表面淀積金屬如鈦，厚度為100埃 1000 埃，所淀積的金屬鈦在所述溝槽14的底部和所述P+硅襯底11直接接觸，在所述溝槽14以及襯底表面的其它地方和所述氧化硅膜15或20接觸。步驟六、如圖3F所示，進行快速退火工藝使鈦與硅直接接觸處形成鈦硅合金；所述快速退火工藝能選擇分兩次進行、也能一次完成；分兩次進行時第一次的退火溫度為 640度 750度、第二次的退火溫度為790度 860度，其中第一次退火后要進行一次剩余鈦的刻蝕。步驟七、如圖3G所示，由于在所述溝槽14的側壁和襯底表面的鈦與硅之間有氧化硅膜，該部分的鈦不能形成合金，因此退火處理后，在所述溝槽14的側壁和襯底表面的氧化硅膜之上仍然是金屬鈦，利用濕法刻蝕去除掉該部分金屬鈦，所述濕法液不會對鈦硅合金造成刻蝕，因此化硅膜上的鈦去除后，形成一只在所述溝槽底部含有鈦硅合金的結構。步驟八、如圖3H所示，將摻雜多晶硅或摻雜無定形硅18淀積在所述溝槽14和硅襯底表面上。如采用多晶硅，淀積所述多晶硅的工藝溫度為600度 670度，如采用無定形硅，淀積所述無定形硅的工藝溫度為500度 550度。所述多晶硅或無定形硅18的摻雜能為N型雜質液、也能為P型雜質，雜質濃度要大于1E19CM_3，所述多晶硅或無定形硅18淀積完成后要將所述溝槽14填滿。步驟九、如圖31所示，利用反刻或化學機械研磨將硅襯底表面多晶硅或無定形硅 18去除。從而形成了本發(fā)明實施例的金屬塞。步驟十、如圖2所示，形成本發(fā)明實施例一金屬塞RFLDM0S的P阱111、柵氧層19 和柵110，形成N-漂移區(qū)112，N+源區(qū)114和N+漏區(qū)114，并形成表面電極即源極、漏極和柵極。在所述P阱111中還要形成P+區(qū)116，用以實現所述源極和所述P阱111間的歐姆接觸。最后在對所述P+硅襯底11背面進行減薄后淀積背面金屬，該背面金屬通過所述P+ 襯底、所述金屬塞與源極相連。在本發(fā)明實施例一金屬塞RFLDM0S器件中，由于采用了金屬塞結構代替現有 RFLDM0S器件中的P+下沉層，且該金屬塞由合金和摻雜多晶硅或摻雜無定形硅組成，且在所述金屬塞的側壁方向與P型外延層區(qū)域有氧化硅膜進行隔離，因此摻雜多晶硅或摻雜無定形硅中的雜質不能擴散到P型外延中，從而使所述金屬塞形成的下沉層尺寸可以做得很小，如小于1微米。同時，由于所述摻雜多晶硅或摻雜無定形硅與所述P+硅襯底的接觸是通過鈦硅合金實現的，因此摻雜不限于P型，可以是P型也可以是N型，使采用普遍，成熟的N+摻雜工藝稱為可能。
同時，由于所述摻雜多晶硅或摻雜無定形硅將鈦硅合金完成蓋在底部， 因此形成所述鈦硅合金的工藝能在柵氧形成之前進行，而不需要考慮對現有工藝的污染問題，而只需要根據在底部的金屬或合金的電學性能對后面的溫度的要求，來設計后續(xù)高溫工藝的溫度。例如對于鈦硅合金，由于太高溫度可能使鈦硅的象態(tài)發(fā)生變化，可能引起電阻變大，因此建議后續(xù)的溫度低于900度；對鈷硅合金建議后續(xù)的溫度低于900度；對鉬硅合金，由于其能承受高溫，就不需要考慮該問題。如圖4A、圖4B、圖4C和圖3G所示，為本發(fā)明實施例一金屬塞RFLDM0S器件的第二種制造方法的器件結構示意圖，包括如下步驟采用和第一種制造方法相同的步驟直到形成如圖3F所示的金屬和金屬硅化物如鈦化硅合金17，所述金屬或金屬合金也能為鈦、氮化鈦、鈦-鎢雙層結構、鈦-氮化鈦-鎢三層結構、鈷硅合金或鉬硅合金；如圖4A所示，涂上涂層140，所述涂層140為光刻膠或抗反射涂層；如圖4B所示，再通過干法或濕法刻蝕工藝將硅襯底表面和所述溝槽14上部的涂層140刻蝕掉；如圖4C所示，通過干法或濕法刻蝕工藝將未被所述涂層140保護的金屬和金屬硅化物刻蝕掉；如圖3G所示，最后將所述涂層140全部除掉，形成了只在所述溝槽14底部含有鈦化硅合金17的結構。后續(xù)其它步驟和第一種制造方法一樣。本發(fā)明實施例一金屬塞底部的金屬或金屬硅化物如鈦、氮化鈦、鈦_鎢雙層結構、鈦_氮化鈦_鎢三層結構等都具有良好的可靠性，且已得到驗證，并且可以有很好的耐溫特性，不需要考慮之后的熱過程的限制，易于集成。如圖2A中所示的所述氧化膜硅15的厚度，如果根據器件設計要求與之前工藝中的氧化硅膜厚度不一樣，可以將相應的制造方法加以調整，如圖5A至圖5B所示，本發(fā)明實施例一金屬塞RFLDM0S器件的第三種制造方法的器件結構示意圖，相應的調整方法為采用和第一種制造方法相同的步驟直到形成如圖3G所示的結構后，在所述金屬硅化物如鈦化硅合金17形成后，將原來的側壁氧化硅膜15去除，得到如圖5A所示的結構；如圖5B所示，之后再淀積所需厚度的氧化硅膜55，該氧化硅膜55可采用熱氧化工藝生長；后續(xù)步驟和第一種制造方法步驟八到步驟十相同。如圖2A中所示的所述金屬塞下沉層也能是單一層金屬塞，如圖6A至6B所示，本發(fā)明實施例一金屬塞RFLDM0S器件的第四種制造方法的器件結構示意圖，實現含單一層金屬塞的制造方法為在如圖3D所示的步驟四完成后，進行金屬膜68淀積并將將溝槽填滿，得到如圖6A 所示的結構；如圖6B所示，利用反刻或化學機械研磨將硅襯底表面的金屬膜68去除；最后按照第一種制造方法的步驟十形成器件。所述第四種制造方法的工藝要考慮工藝的集成性，如果所述金屬膜68為鎢或鎢硅，那么它的形成步驟需要在柵形成之后；如果是不能耐高溫的金屬膜，那么該金屬膜要在所有的高溫工藝完成之后進行；如果所述金屬膜采用鈦_鎢雙層結構、鈦_氮化鈦_鎢三層結構、鈦_鎢硅雙層結構、鈦_氮化鈦_鎢硅三層結構，由于這些結構有很好的耐溫特性，不需要考慮之后的熱過程的限制，易于集成。如圖2A中所示的所述金屬塞下沉層的組成結構也能是下部金屬層加上部摻雜多晶硅或摻雜無定形硅。如圖7A至7D所示，本發(fā)明實施例一金屬塞RFLDM0S器件的第五種制造方法的器件結構示意圖，所述金屬塞結構的制造方法為如圖7A所示，在如圖3D所示的步驟四完成后，先進行金屬膜76淀積；如圖7B所示，之后將硅襯底表面和溝槽上部的大部分金屬膜76刻蝕，留下所述溝槽底部的金屬膜76和所述硅襯底形成接觸；如圖7C所示，再進行淀積摻雜多晶硅或摻雜無定形硅77 ； 如圖7D所示，最后利用反刻或化學機械研磨將硅襯底表面的摻雜多晶硅或摻雜無定形硅去除，從而形成所述金屬塞下沉層；后續(xù)步驟和所述第一種制造方法的步驟十相同。在上述結構中，由于所述多晶硅或無定形硅下有金屬，因此工藝集成上要有所考慮 如果所述金屬膜76為鎢或鎢硅，那么它需要在柵形成之后就可，如果是不能耐高溫的金屬膜，那么其要在所有的高溫工藝完成之后進行；如果所述金屬膜采用鈦-鎢雙層結構、 鈦_氮化鈦_鎢三層結構、鈦_鎢硅雙層結構、鈦_氮化鈦_鎢硅三層結構，由于這些結構有很好的耐溫特性，不需要考慮之后的熱過程的限制，易于集成。以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
權利要求
1.一種金屬塞，其特征在于所述金屬塞形成于硅襯底的溝槽中，用以在所述硅襯底中需要電學連接的部分與所述硅襯底表面上的金屬間實現電學連接。
2.如權利要求1所述金屬塞，其特征在于所述金屬塞由金屬硅化物與摻雜多晶硅或摻雜無定形硅的組合而成，所述金屬硅化物形成于所述溝槽底部、所述摻雜多晶硅或摻雜無定形硅形成于所述金屬硅化物上。
3.如權利要求1所述金屬塞，其特征在于所述金屬塞由金屬硅化物與金屬的組合而成，所述金屬硅化物形成于所述溝槽底部、所述金屬形成于所述金屬硅化物上。
4.如權利要求1所述金屬塞，其特征在于所述金屬塞由金屬與摻雜多晶硅或摻雜無定形硅的組合而成，所述金屬形成于所述溝槽底部、所述摻雜多晶硅或摻雜無定形硅形成于所述金屬硅化物上。
5.如權利要求1所述金屬塞，其特征在于所述金屬塞由一種金屬組成。
6.如權利要求1或2或3或4或5所述金屬塞，其特征在于所述金屬塞在溝槽側壁方向通過一介質層實現與所述硅襯底的相應部分的隔離，在底部方向實現與所述硅襯底上需電學連接部分的互聯。
7.如權利要求2或3所述金屬塞，其特征在于所述金屬硅化物為鈦硅合金、或鈷硅合金、或鈮硅合金、或鉬硅合金。
8.如權利要求3或4或5所述金屬塞，其特征在于所述金屬為鎢、鎢硅、或鈦、或氮化鈦、或鋁、或銅、或上述金屬的組合。
9.如權利要求2或4所述金屬塞，其特征在于所述摻雜多晶硅或摻雜無定形硅的雜質為P型、或N型。
10.一種如權利要求2所述金屬塞的制造方法，其特征在于，包含以下步驟步驟一、在硅襯底上依次生長第一層介質一和第二層介質二，利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形；步驟二、在所述溝槽的底部和側壁形成第三層介質一，在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二；步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉，保持所述溝槽側壁的第四層介質二存在；步驟四、將所述溝槽底部的第三層介質一去掉；步驟五、將所述第四層介質二和所述第二層介質二全部去掉，得到所述溝槽底部沒有介質層，所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構； 步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬；步驟七、在所述溝槽底部形成金屬硅化物合金；并將所述溝槽側壁、所述硅襯底表面的介質一上的所述金屬刻蝕掉；步驟八、在所述溝槽和所述硅襯底表面淀積摻雜多晶硅或摻雜無定形硅；步驟九、利用反刻或化學機械研磨將所述硅襯底表面的摻雜多晶硅或摻雜無定形硅去掉。
11.一種如權利要求2或4所述金屬塞的制造方法，其特征在于，包含以下步驟 步驟一、在硅襯底上依次生長第一層介質一和第二層介質二，利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形；步驟二、在所述溝槽的底部和側壁形成第三層介質一，在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二；步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉，保持所述溝槽側壁的第四層介質二存在；步驟四、將所述溝槽底部的第三層介質一去掉；步驟五、將所述第四層介質二和所述第二層介質二全部去掉，得到所述溝槽底部沒有介質層，所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構；步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬或金屬硅化物，所述金屬或金屬硅化物不填滿所述溝槽；步驟七、在所述溝槽和所述硅襯底上形成一涂層，所述涂層為光刻膠或抗反射涂層或有機膜，所述涂層將所述溝槽填滿；再將所述硅襯底表面和溝槽上部的涂層刻蝕掉；步驟八、將所述溝槽側壁上部未被所述涂層覆蓋保護的金屬或金屬硅化物、以及所述硅襯底表面的第一層介質一上的金屬或金屬硅化物刻蝕掉；步驟九、在所述溝槽和所述硅襯底表面淀積摻雜多晶硅或摻雜無定形硅；步驟十、利用反刻或化學機械研磨將所述硅襯底表面的摻雜多晶硅或摻雜無定形硅去掉。
12.—種如權利要求3所述金屬塞的制造方法，其特征在于，包含以下步驟步驟一、在硅襯底上依次生長第一層介質一和第二層介質二，利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形；步驟二、在所述溝槽的底部和側壁形成第三層介質一，在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二；步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉，保持所述溝槽側壁的第四層介質二存在；步驟四、將所述溝槽底部的第三層介質一去掉；步驟五、將所述第四層介質二和所述第二層介質二全部去掉，得到所述溝槽底部沒有介質層，所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構； 步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬；步驟七、在所述溝槽底部形成金屬硅化物合金；并將所述溝槽側壁、所述硅襯底表面的介質一上的所述金屬刻蝕掉；步驟八、在溝槽和所述硅襯底表面淀積金屬；步驟九、利用反刻或化學機械研磨將所述硅襯底表面的金屬去掉。
13.—種如權利要求4所述金屬塞的制造方法，其特征在于，包含以下步驟步驟一、在硅襯底上依次生長第一層介質一和第二層介質二，利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形；步驟二、在所述溝槽的底部和側壁形成第三層介質一，在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二；步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉，保持所述溝槽側壁的第四層介質二存在；步驟四、將所述溝槽底部的第三層介質一去掉；步驟五、將所述第四層介質二和所述第二層介質二全部去掉，得到所述溝槽底部沒有介質層，所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構；步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬或金屬合金，并將所述溝槽填 兩；步驟七、利用濕法反刻工藝將所述溝槽上部、以及所述硅襯底表面的第一層介質一上的金屬或金屬合金刻蝕掉；步驟八、在所述溝槽中和所示硅襯底表面淀積摻雜多晶硅或摻雜無定形硅； 步驟九、利用反刻或化學機械研磨將所示硅襯底表面的所述摻雜多晶硅或摻雜無定形硅去掉。
14.一種如權利要求5所述金屬塞的制造方法，其特征在于，包含以下步驟步驟一、在硅襯底上依次生長第一層介質一和第二層介質二，利用光刻、刻蝕工藝在所述硅襯底上形成溝槽圖形；步驟二、在所述溝槽的底部和側壁形成第三層介質一，在所述溝槽底部和側壁以及所述硅襯底的表面形成第四層介質二；步驟三、通過反刻工藝將所述溝槽底部的第四層介質二去掉，保持所述溝槽側壁的第四層介質二存在；步驟四、將所述溝槽底部的第三層介質一去掉；步驟五、將所述第四層介質二和所述第二層介質二全部去掉，得到所述溝槽底部沒有介質層，所述溝槽側壁保留有第三層介質一和所述襯底表面保留有第一層介質一的結構； 步驟六、在所述溝槽底部、側壁和所述硅襯底表面淀積金屬；步驟七、利用反刻或化學機械研磨將所述硅襯底表面的第一層介質一上的金屬刻蝕掉。
15.如權利要求10或11或12所述的金屬塞的制造方法，其特征在于所述金屬硅化物為鈦硅合金、或鈷硅合金、或鈮硅合金、或鉬硅合金。
16.如權利要求10或11或12或13或14所述的金屬塞的制造方法，其特征在于所述金屬為鎢、鎢硅、或鈦、或氮化鈦、或鋁、或銅、或上述金屬的組合。
17.如權利要求10或11或13所述的金屬塞的制造方法，其特征在于所述摻雜多晶硅或摻雜無定形硅的雜質為P型、或N型；所述摻雜多晶硅的生長溫度為600度 680度； 所述摻雜無定形硅的生長溫度為500度 570度。
18.如權利要求10或11或12或13或14所述的金屬塞的制造方法，其特征在于所述介質一為氧化硅，所述介質二為氮化硅。
全文摘要
本發(fā)明公開了一種金屬塞，形成于硅襯底的溝槽中，用以在硅襯底中需要電學連接的部分與硅襯底表面上的金屬間實現電學連接。金屬塞由金屬硅化物與摻雜多晶硅或摻雜無定形硅的組合而成、或由金屬硅化物與金屬的組合而成、或有金屬與摻雜多晶硅或摻雜無定形硅的組合而成、或由一種金屬組成。金屬塞在溝槽側壁方向通過一介質層實現與硅襯底的相應部分的隔離，在底部方向實現與硅襯底上需電學連接部分的互聯。本發(fā)明還提供了所述金屬塞的制造方法。本發(fā)明能用作RFLDMOS器件的下沉層，減小器件的電阻和尺寸、并能提高器件的頻率特性以及易于與現有工藝集成。
文檔編號H01L23/532GK102157493SQ20101010887
公開日2011年8月17日 申請日期2010年2月11日 優(yōu)先權日2010年2月11日
發(fā)明者肖勝安 申請人:上海華虹Nec電子有限公司