專利名稱：電容元件、其設(shè)計(jì)方法及包括該電容元件的集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電容元件、其設(shè)計(jì)方法以及包括該電容元件的集成電路裝置，更具體地涉及一種由集成電路中的多層配線形成的電容元件、其設(shè)計(jì)方法以及包括該電容元 件的集成電路裝置。
背景技術(shù)：
近些年在半導(dǎo)體制造技術(shù)中取得了顯著進(jìn)步，大規(guī)模地生產(chǎn)了具有0. 1 μ m以下 的最小特征尺寸的半導(dǎo)體。隨著裝置的小型化，在前代中沒有問題的工藝偏差已導(dǎo)致制造 裝置的不能期望的性能。在所有的電路特性中，電容元件的電容差異最顯著地影響模擬裝置的性能。因此， 模擬元件的電容差異(capacitance variation)在性能方面是最本質(zhì)的因素并因此被嚴(yán)格 地管理。模擬裝置的實(shí)例之一是電容型的DA(數(shù)-模)轉(zhuǎn)換器。電容型的DA轉(zhuǎn)換器包括多個并聯(lián)連接的電容元件。這樣的電容元件優(yōu)選地應(yīng)當(dāng) 在電容元件的數(shù)量與獲得的特性(例如，電流和電壓水平)之間具有完全線性的關(guān)系，如圖 15所示。然而，實(shí)際上，在電容元件之間存在差異，可能由于非線性關(guān)系而導(dǎo)致不期望的性 能。因此，通常使用具有較大面積的電容元件以便減小元件與元件的差異。然而，使用具有較大面積的元件會導(dǎo)致整體上增加的芯片面積和增加的功率消 耗。也就是說，芯片面積的增加和期望性能的實(shí)現(xiàn)(電容差異減小)處于權(quán)衡的關(guān)系。圖 16中的圖表是Peligrom圖，其示出了沿水平軸電容元件的面積(1/(面積)"2)和沿垂直軸 的電容差異。當(dāng)在該圖中固定差異的閾值(平行于X軸的虛線)時，元件之間的差異(實(shí)線) 越小，面積就越小。這使得可以減小芯片面積和功率消耗。然而，為了有意地抑制元件之間 的差異，至今沒有其他的備選方案，除了例如通過增加元件本身的配線寬度來抑制工藝差 異(已知這樣做將導(dǎo)致面積增加)夕卜。已知能解決這些問題的現(xiàn)有技術(shù)是一種在形成電容元件的配線的寬度W和配線 間的間距S之間具有1 1關(guān)系的裝置結(jié)構(gòu)(例如，參考日本專利第3851898號和美國專 利第5583359號，在下文中稱為專利文獻(xiàn)1和2)。在配線寬度W與間距S之間具有1 1 關(guān)系的裝置結(jié)構(gòu)在下文中將被稱為緊密堆積結(jié)構(gòu)(close-packed structure)。該緊密堆積 結(jié)構(gòu)已被選擇，這是因?yàn)榫哂性摻Y(jié)構(gòu)的元件能提供最小的面積。

發(fā)明內(nèi)容
然而，盡管提供最小的電容元件面積，但是從工藝的角度來看，根據(jù)現(xiàn)有實(shí)例的緊密堆積結(jié)構(gòu)對差異(制造差異)是很敏感的，因此導(dǎo)致電容元件之間的電容差異。鑒于上述，期望提供一種具有比緊密堆積結(jié)構(gòu)更小的電容差異的電容元件，其設(shè)計(jì)方法以及包括該電容元件的集成電路裝置。為了實(shí)現(xiàn)上述目的，本發(fā)明的實(shí)施方式通過下面的設(shè)計(jì)方法制造了 一種由集成電 路中的多層配線形成的電容元件。也就是說，首先通過一個統(tǒng)計(jì)處理通過改變與多層配線 相關(guān)的多個裝置結(jié)構(gòu)的參數(shù)來計(jì)算多個裝置結(jié)構(gòu)的總電容、層內(nèi)電容和層間電容。接著， 從多個裝置結(jié)構(gòu)中來識別裝置結(jié)構(gòu)，其在裝置結(jié)構(gòu)之間的總電容的差別等于或小于預(yù)定水 平，并且其層內(nèi)電容與總電容的比率或?qū)娱g電容與總電容的比率中的至少一個滿足預(yù)定條 件。最后，滿足該預(yù)定條件的裝置結(jié)構(gòu)的參數(shù)作為形成電容元件的多層配線的參數(shù)被確定。在配線相關(guān)的參數(shù)已經(jīng)通過統(tǒng)計(jì)處理改變的多個裝置結(jié)構(gòu)中，裝置結(jié)構(gòu)之間總電 容的差別等于或小于所述區(qū)域中的預(yù)定水平，其中，裝置結(jié)構(gòu)之間總電容的差別等于或小 于預(yù)定水平是指總電容維持穩(wěn)定只有很小的變化。因此，裝置結(jié)構(gòu)被從滿足上述條件的多 個裝置結(jié)構(gòu)中識別。滿足上述條件的裝置結(jié)構(gòu)的參數(shù)作為形成電容元件的所有多層配線的 參數(shù)被確定。這提供了一種具有對工藝差異不敏感的裝置結(jié)構(gòu)的電容元件。本發(fā)明的實(shí)施方式提供了一種這樣的裝置結(jié)構(gòu)，其具有比在形成由集成電路中的 多層配線形成的電容元件的配線寬度與配線間的間距之間具有11關(guān)系的裝置結(jié)構(gòu)(緊 密堆積結(jié)構(gòu))更小的電容差異。


圖IA和圖IB是示出了應(yīng)用了本發(fā)明的實(shí)施方式的電容元件的結(jié)構(gòu)實(shí)例的截面 圖；圖2是示出了應(yīng)用了本發(fā)明的實(shí)施方式的電容元件的結(jié)構(gòu)實(shí)例的平面圖；圖3是示出了根據(jù)第一實(shí)施方式的電容元件的配線結(jié)構(gòu)的截面圖，其中示出了配 線寬度W與配線高度T之間的關(guān)系；圖4是示出了適于通過幾何概率找出參數(shù)的單位圓的示圖；圖5是示出了從單位圓通過幾何概率找到的每個角度的參數(shù)的示圖；圖6是示出了單位圓的角度與通過使用由角度確定的參數(shù)而獲得的電容之間的 關(guān)系的示圖； 圖7是一個表格，其中電容被分為總電容、層內(nèi)電容和層間電容，它們均以相對值 示出；圖8是描述了微加載效果(由配線寬度引起的膜厚度差異)的示圖；圖9是示出了根據(jù)第二實(shí)施方式的電容元件的配線結(jié)構(gòu)的截面圖，其中示出了配 線間的間距S與到頂部或底部的配線的距離D之間的關(guān)系；圖IOA和圖IOB是示出了根據(jù)第二實(shí)施方式的電容元件的電容、配線寬度和配線 膜厚度之間的關(guān)系的示圖；圖11是示出了電容差異曲線與其微分值之間的關(guān)系的示圖；圖12是示出了電容差異曲線與其曲率之間的關(guān)系的示圖；圖13是示出了電容差異曲線、其曲率半徑和中心角之間的關(guān)系的示圖；圖14是包括根據(jù)本發(fā)明的實(shí)施方式的電容元件和去耦單元的電路的概念圖15是示出了 DA轉(zhuǎn)換器的特性實(shí)例(電容元件的數(shù)量與輸出電壓水平之間的關(guān)系)的示圖；以及圖16是示出了芯片面積與電容差異之間的關(guān)系的示圖。
具體實(shí)施例方式下面將結(jié)合附圖給出用于實(shí)施本發(fā)明的模式(在下文中將描述為實(shí)施方式)的詳 細(xì)描述。應(yīng)當(dāng)注意，將以下面的順序給出描述1.應(yīng)用本發(fā)明的實(shí)施方式的電容元件2.第一實(shí)施方式(使用配線寬度W和配線高度T作為參數(shù)的實(shí)例)3.第二實(shí)施方式(使用配線間的間距S和層間膜厚度D作為參數(shù)的實(shí)例)4.第三實(shí)施方式(第一和第二實(shí)施方式中的閾值設(shè)置被改變的實(shí)例)5.第四實(shí)施方式(第三實(shí)施實(shí)施中的閾值設(shè)置范圍被改變的實(shí)例)6.應(yīng)用例(包括DA轉(zhuǎn)換器的電路裝置的實(shí)例)<1.應(yīng)用了本發(fā)明的實(shí)施方式的電容元件〉首先，將描述應(yīng)用了本發(fā)明的實(shí)施方式的電容元件。應(yīng)用發(fā)明的實(shí)施方式的電容 元件由多層配線形成。在集成電路的多層配線結(jié)構(gòu)中，電容垂直地或水平地，或者在一些情 況下，在其間存在電位差的情況下彼此對角地相鄰形成在兩條配線之間。這背后的理論與 后面要描述的平板電容器的靜電電容是一樣的。多層配線結(jié)構(gòu)的總層內(nèi)電容等于由多層配 線形成的電容元件的電容。作為通過多層配線形成的電容元件，已知由梳形電極的組合構(gòu)成的梳形電容元件 (例如，參見專利文獻(xiàn)1和2)。在該梳形電容元件的情況下，當(dāng)我們將注意力集中在給定部 分的給定電極上時，如圖IA所示，如果在每對電極之間存在電位差，關(guān)注電極(陰影區(qū)域) 與四個電極中的每一個形成電容C，這四個電極一個在頂部、一個在底部、一個在右邊并且
一個在左邊。除了上述以外，在梳形電容元件的情況下，如圖IB所示，如果在每對電極之間存 在電位差，關(guān)注電極與兩個電極形成電容C，一個在右而一個在左。在這種情況下，關(guān)注電極 與相對于該關(guān)注電極對角布置的四個電極中的每一個形成電容。形成的電容大大小于在關(guān) 注電極與位于左右的兩個電極中的任一個之間形成的電容。除了梳形電容元件之外，其他類型的電容元件作為由多層配線形成的電容元件被 熟知，其中如圖2所示多個并聯(lián)的電極以直角彼此交叉的方式層疊(例如，參見日本專利公 開第2000-252428號)。在該電容元件的情況下，電容還垂直、水平地，或在一些情況下，在 其間存在電位差的情況下彼此對角地相鄰形成在關(guān)注電極與其他電極之間。如從上面的描述中清楚的是，應(yīng)用本發(fā)明實(shí)施方式的電容元件具有在多層配線的 每一層中包括沿一個方向延伸的線性配線和配線間的間距的1個以上周期的裝置結(jié)構(gòu)。此 夕卜，不同層中的線性配線和配線間的間距以部分或全部彼此重疊的方式并聯(lián)。可替換地，不 同層中的線性配線和配線間的間距部分或全部地彼此垂直。如上所述，本發(fā)明的實(shí)施方式涉及一種通過集成電路中的多層配線形成的電容元 件，并且特征在于包括電容元件(其中電容元件的裝置結(jié)構(gòu)提供減少的電容差異)的半導(dǎo) 體電路的物理布局的設(shè)計(jì)方法(電容元件的設(shè)計(jì)方法)。下面將對設(shè)計(jì)方法的實(shí)施方式給出具體的描述。<2.第一實(shí)施方式>首先將給出根據(jù)第一實(shí)施方式的電容元件的設(shè)計(jì)方法。圖3示出了典型裝置(電容元件)的配線結(jié)構(gòu)的截面圖。在圖3中，中央的陰影部分是關(guān)注配線(在下文中被描述 為目標(biāo)配線)。在本實(shí)施方式中，電容(每單元截面積的電容)首先通過在實(shí)際工藝差異范圍內(nèi) 改變緊密堆積結(jié)構(gòu)的配線寬度和膜厚度(配線高度)來計(jì)算。也就是說，配線寬度W和配 線高度(膜厚度)T被用作設(shè)計(jì)電容元件的參數(shù)。如圖4所示的例如幾何概率近似法的統(tǒng)計(jì)處理被用來改變配線寬度W和膜厚度 T0例如，幾何概率近似法用于電容提取(capacitance extraction)(例如，參見文獻(xiàn)-K. Yamada 禾口 N. Oda, "Satistical Corner Conditions of Interconnect Delay (Corner LP ESpecifications), " ICCAD' 06proceedings of the 2006IEEE, p706)。在圖4中，垂直軸表示配線膜厚度(高度)T，而水平軸表示配線寬度W。圓的半徑 是1。也就是說，該圓是單位圓。在該單位圓中，如果配線寬度和膜厚度彼此無關(guān)，則所有 以角度θ從圓的圓周上的點(diǎn)投影的配線寬度w和膜厚度T的組合都是同等的概率。在圓 的30度角，例如，X軸上的值(即，配線寬度)是W3o Xcos30°，而Y軸上的值(即，配線 膜厚度)是Τ3σ Xsin30°。參數(shù)的組合是(W3o XcOS30°，Τ3σ Xsin30° )的概率例如等于在圓的60度角 的參數(shù)組合是(W3o Xcos60°，Τ3σ Xsin60° )的概率。這里，W3 σ和Τ3 σ表示工藝差 異的30值(ο是標(biāo)準(zhǔn)偏差)。僅存在很小的使兩個參數(shù)都呈現(xiàn)差異范圍的最大值(W3o， Τ3σ)的概率。因此，使用幾何概率排除這樣的不現(xiàn)實(shí)的組合，使得可以找出可能發(fā)生的參 數(shù)的組合。圖5以規(guī)格化(標(biāo)準(zhǔn)化)值(相對值)示出了不同角度的目標(biāo)配線的計(jì)算參數(shù) (配線寬度和高度)。圖6是一曲線圖，其示出了針對通過代入圖5所示的參數(shù)并組合除了 目標(biāo)配線外的位于頂部或底部的金屬(配線)和層間絕緣膜的厚度的差異的最大值和最小 值而獲得的每個結(jié)構(gòu)計(jì)算的規(guī)格化電容。在圖6中，垂直軸表示相對電容，而水平軸表示角 度θ。在圖4所示的單位圓中，配線寬度W和高度T隨著角度θ的變化而改變。結(jié)果， 電容(相對值)示出了如圖6所示的三角函數(shù)的漸變的斜率曲線。從這里清楚的是，當(dāng)配 線寬度和高度處于給定的水平時，電容呈現(xiàn)最大和最小值。這里值得注意的是，隨著裝置結(jié) 構(gòu)(θ )的變化，電容的改變在最大和最小值附近很小(小的變化率)，維持在這些區(qū)域的電 容的穩(wěn)定。在本實(shí)施方式中，注意力集中在電容的小變化(電容的較小變化率)上。也就是 說，當(dāng)存在由配線寬度的變化引起的較大間距時，隨著配線寬度的變化，層內(nèi)電容存在很小 的變化，因而使得層間電容突出。因此，在該區(qū)域中，不管配線寬度的變化如何，總電容保持 不變。這是為什么電容穩(wěn)定的原因。在基于圖6所示的曲線圖的電容的計(jì)算中，考慮到對電容的敏感度(電容的變化 率較大高敏感度，電容的變化率較小低敏感度)，組合參數(shù)的最大和最小值用于除了目 標(biāo)配線以外的配線。也就是說，作為敏感度研究的結(jié)果已經(jīng)發(fā)現(xiàn)，在本說明書中處理裝置的情況下，目標(biāo)配線的寬度和高度(厚度)對于電容的變化是有效的。因此，裝置結(jié)構(gòu)通過組 合除了待改變的參數(shù)以外的參數(shù)的工藝差異的最大和最小膜厚度值而制備。圖6中的曲線圖示出了在裝置的金屬(配線)之間的總電容的變化。該曲線圖依 賴于工藝而改變。順便提及，使用類似于本實(shí)施方式中的工藝制造的、具有緊密堆積結(jié)構(gòu) (W S = 1 1)以及1.9 1的T S比率裝置的電容對應(yīng)于由圖6中的虛線圓封閉的 區(qū)域P。如從圖6中的曲線顯然的是，區(qū)域P相對于電容具有較大的變化率。平板電容器模型的靜電電容C 一般由下式給出C= ε · S/d其中，ε是介電常數(shù)，S是平行板的面積，而d是平行板之間的距離。由于該原因，在金屬電容較大的情況下，裝置結(jié)構(gòu)的電容通過薄化層間膜(減少距離d)而增加。相反，在金屬電容很小的情況下，裝置結(jié)構(gòu)的電容通過增厚層間膜而減少。 也就是說，裝置結(jié)構(gòu)的較大的金屬電容與最小的層間膜厚度組合，而其較小的金屬電容與 最大的層間膜厚度組合。當(dāng)電容不是最大或最小值時，在總的膜厚度保持不變的情況下，確 定層間膜的厚度。圖7示出了被分為總電容、層內(nèi)電容和層間電容并以相對值表示的電容。在圖7 中，“總的”表示裝置的總電容，“層間”表示層間電容，即，在目標(biāo)配線與在頂部或底部的配 線之間的電容，而“層內(nèi)”表示層內(nèi)電容，即，在目標(biāo)配線與其左右的配線(同一層內(nèi)的配 線)之間的電容。圖7中的字母“A”到“D”對應(yīng)于圖5所示的結(jié)構(gòu)A到D。圖5示出了圖4中所示的單 位圓上不同角度的參數(shù)，即，配線寬度和高度(膜厚度)，該參數(shù)關(guān)于裝置代(generation) 的設(shè)計(jì)規(guī)則的緊密堆積結(jié)構(gòu)以相對值示出。也就是說，字母“A”到“D”表示對于單位圓的 不同角度通過組合參數(shù)，即配線寬度和高度確定的裝置結(jié)構(gòu)。由圖7中的表格顯而易見的是，在總電容是穩(wěn)定的、具有很小差別的區(qū)域(圖5中 的結(jié)構(gòu)B和C)中，“層內(nèi)電容與總電容的比率”和“層間電容與總電容的比率”之間的差別 (圖7中的表格的“B”和“C”欄中的第四和第五行的差別)很小。結(jié)果，很明顯，如果該結(jié) 構(gòu)滿足預(yù)先針對裝置結(jié)構(gòu)之間的總電容(圖6中的Y軸)的變化所確定的規(guī)格，并且如果 該結(jié)構(gòu)的差別比預(yù)定的閾值小，則裝置結(jié)構(gòu)對工藝差異不敏感。在本實(shí)施方式中，關(guān)于總電容的變化的規(guī)格等于或小于給定的水平諸如0. 以 下。通過設(shè)定該條件，可以從多個裝置結(jié)構(gòu)(圖5中的結(jié)構(gòu)A至Q)中提取在裝置結(jié)構(gòu)之間 的總電容具有0. 以下的差別的裝置結(jié)構(gòu)B和C。這些結(jié)構(gòu)通過統(tǒng)計(jì)處理來改變目標(biāo)配 線的參數(shù)，即，配線寬度和高度(膜厚度)而獲得。接著，從多個裝置結(jié)構(gòu)中識別“層內(nèi)電容與總電容的比率”和“層間電容與總電容 的比率”之間的差別小于0.01的裝置結(jié)構(gòu)。在本實(shí)施方式的情況下，被識別為對工藝差異 不敏感的裝置結(jié)構(gòu)(在規(guī)格化后)，在單位圓的45度角處具有來自圖5的1. 106的配線寬 度和1.083的配線膜厚度。在本實(shí)施方式中，從具有0. 以下的總電容差別的裝置結(jié)構(gòu)中識別“層內(nèi)電容與 總電容的比率”和“層間電容與總電容的比率”之間的差別滿足給定條件的裝置結(jié)構(gòu)。然 而，本實(shí)施方式并不限于此。更具體地，“層內(nèi)電容與總電容的比率”和“層間電容與總電容的比率”中的一個或兩個，即至少兩個比率中的一個滿足給定的條件的裝置結(jié)構(gòu)可以被識別為不敏感的裝置結(jié)構(gòu)。本實(shí)施方式所示的參數(shù)的組合，S卩，目標(biāo)配線的配線寬度和配線膜厚度并不限于 這兩種，而是各種其他參數(shù)可以通過找出對電容的敏感度(靈敏度)(電容的變化率較大 高敏感度，電容的變化率較小低敏感度)而被設(shè)置。最后，通過將通過根據(jù)本實(shí)施方式的設(shè)計(jì)方法識別的裝置結(jié)構(gòu)的配線應(yīng)用于從下 層到上層的所有層中，可以確定具有多層結(jié)構(gòu)的裝置的最優(yōu)結(jié)構(gòu)(最優(yōu)裝置結(jié)構(gòu))。另一方面，在存在具有小于預(yù)定閾值的工藝差異的多個裝置結(jié)構(gòu)的情況下，單一 裝置結(jié)構(gòu)可以通過平均多個裝置結(jié)構(gòu)的參數(shù)而被找到。此外，如在本實(shí)施方式中一樣，從多 個裝置結(jié)構(gòu)中識別具有最小的工藝差異，即，“層內(nèi)電容與總電容的比率”和“層間電容與總 電容的比率”之間的差別的裝置結(jié)構(gòu)。另外，可以指定滿足條件的裝置結(jié)構(gòu)的范圍。例如，因?yàn)闈M足本實(shí)施方式的條件的 裝置結(jié)構(gòu)具有作為圖6中的單位圓的角度的30 45度，如果配線寬度是1. 106 1. 13而 配線膜厚度是1. 059 1. 083，則裝置結(jié)構(gòu)對工藝差異不敏感。另一方面，根據(jù)本實(shí)施方式的設(shè)計(jì)方法旨在改變配線寬度和膜厚度。然而，最佳的 裝置結(jié)構(gòu)可通過對考慮到對改變的配線寬度的微加載效果的配線膜厚度的差異進(jìn)行因式 分解來確定。這里，術(shù)語“微加載效果”是指如圖8所示隨著模式(配線)寬度的變化膜厚 度改變。在圖8所示的實(shí)例中，膜厚度變到很大的程度，直到達(dá)到給定的配線寬度，但之后 逐漸變化。更正確地反映工藝差異的膜厚度可以通過考慮膜厚度的該變化而被求出。更具體地，如果已經(jīng)獲得實(shí)際的膜厚度的微加載效果的關(guān)系，則通過增加每個配 線寬度的變化可以表達(dá)更精確的電容。在本實(shí)施方式中，通過將配線寬度代入圖8的水平 軸可以求出微加載水平。于是，微加載水平被加到配線膜厚度上。在本實(shí)施方式中，我們假設(shè)在目標(biāo)配線(圖3中的陰影區(qū)域)的頂部、底部、左邊 和右邊的配線處于與目標(biāo)配線不同的電位。在本實(shí)施方式中，目標(biāo)配線的頂部和底部的配 線垂直于目標(biāo)配線定位。然而，本實(shí)施方式并不限于該結(jié)構(gòu)，而是目標(biāo)配線的頂部和底部的 配線可以平行與目標(biāo)配線定位。此外，在本實(shí)施方式中，裝置結(jié)構(gòu)通過以用作基礎(chǔ)(basis)的緊密堆積間距 (close-packed pitch)在實(shí)際工藝差異的范圍內(nèi)改變配線寬度和配線膜厚度而制備。例 如，如果芯片面積被預(yù)先固定，如果對現(xiàn)有工藝差異具有間距的結(jié)構(gòu)已經(jīng)被固定，或者如果 需要的電容和其他需求被預(yù)先固定，則很難轉(zhuǎn)換到具有緊密堆積間隙的結(jié)構(gòu)。在這樣的情況下，根據(jù)本實(shí)施方式的方法不僅適用于在配線寬度與配線間的間距 之間具有1 1關(guān)系的緊密堆積結(jié)構(gòu)，而且還適用于由于其他限制除了其間具有1 1關(guān) 系之外的結(jié)構(gòu)。換句話說，可以采用除了緊密堆積間距外的抵抗于工藝差異的間距，并將根 據(jù)本實(shí)施方式的方法應(yīng)用于該間距從而確定不敏感的裝置結(jié)構(gòu)。如上所述，如果結(jié)構(gòu)具有例如，0. 以下的裝置結(jié)構(gòu)之間的總電容差別和少于 0.01的層內(nèi)電容與總電容的比和層間電容與總電容的比之間的差別，則可以實(shí)現(xiàn)下面的有 利效果。也就是說，與在配線寬度與配線間的間距之間具有1 1關(guān)系的裝置結(jié)構(gòu)(緊密 堆積結(jié)構(gòu))相比，這樣的結(jié)構(gòu)提供減小的電容差異。
提供減小的電容差異相當(dāng)于減少圖16的曲線中所示的Peligrom圖的斜率，使得 可以與斜率的平方成比例地減少電容元件的面積。也就是說，電容元件的面積可以通過減 小電容元件的電容差異來減少。 <3.第二實(shí)施方式>在第一實(shí)施方式中，配線寬度W和配線高度(膜厚度)T被用作設(shè)計(jì)電容元件的參 數(shù)。相反，在本實(shí)施方式中，在圖9所示的典型裝置(電容元件)的配線結(jié)構(gòu)中，目標(biāo)配線 (陰影區(qū)域)和在同一層的其左或右的配線之間的間距S以及目標(biāo)配線與在頂部或底部的 配線之間的距離(層間膜厚度)D被用作設(shè)計(jì)電容元件的參數(shù)。更具體地，在本實(shí)施方式中，以與第一實(shí)施方式中一樣，圖6所示的電容與角度 之間的關(guān)系首先通過改變參數(shù)來求出。接著，通過改變第一實(shí)施方式中的閾值設(shè)定而找 到穩(wěn)定化結(jié)構(gòu)。閾值設(shè)定是指與到頂部或底部配線的距離D與形成圖9所示的電容元件 的配線之間的距離S之間的比率D/S有關(guān)的設(shè)定。也就是說，比率D/S與目標(biāo)代(target generation)的設(shè)計(jì)規(guī)則的緊密堆積結(jié)構(gòu)的比率Dmin/Smin之間的差別被設(shè)定為閾值。配線間的間距S和到頂部或底部的配線的距離D是適于考慮層間電容與總電容的 比以及層內(nèi)電容與總電容的比的參數(shù)，假設(shè)總配線電容是層內(nèi)電容和層間電容的和。配線 間的間距S越小，則層內(nèi)電容越大。另一方面，目標(biāo)配線到頂部或底部配線的距離D越小， 則層間電容越大。因此，當(dāng)目標(biāo)配線寬度W和膜厚度T同時增加時(當(dāng)S和D同時減少時)，總電容 達(dá)到其最大值。相反，當(dāng)目標(biāo)配線寬度W和膜厚度T同時減少時(當(dāng)S和D同時增加時)， 總電容達(dá)到其最小值。圖6示出了一曲線，該曲線示出了電容在其最大值與最小值之間隨 著配線膜厚度T和配線寬度W的變化而變化。在本實(shí)施方式中，當(dāng)兩個比率，即從目標(biāo)配線到頂部或底部的配線的距離D與配 線間的間距S的比率以及比率Dmin/Smin之間的差的絕對值在緊密堆積結(jié)構(gòu)的情況下大于 0且小于0. 1時，該裝置結(jié)構(gòu)是最佳的。圖IOA中的表格示出了在第四行，具有不同配線間 的間距S和距離D的四種結(jié)構(gòu)A到D的差別ADi/Si = Di/Si-Dmin/Smin。圖IOA中的表格的第四行中的ADi/Si示出了對于結(jié)構(gòu)B、C和D差別的絕對值大 于0且小于0.1。在這些結(jié)構(gòu)中，結(jié)構(gòu)C具有最小的差別。因此，該結(jié)構(gòu)被認(rèn)為是在高電容 側(cè)對工藝差異抗擾性(immunity)(最大抵抗力)的最佳選擇。另一方面，低電容側(cè)上的穩(wěn)定點(diǎn)可以相同的方式考慮。圖IOB中的表格示出了在 第四行，在低電容側(cè)上的比率之間的差別。結(jié)構(gòu)E到H表示具有不同的配線間間距S和距 離D的四種結(jié)構(gòu)?；谠摬顒e，結(jié)構(gòu)G被判定為是對工藝差異抗擾性的最佳選擇。此外，將 高和低電容側(cè)上的結(jié)果組合在一起，結(jié)構(gòu)G是具有最小工藝差異的最佳裝置結(jié)構(gòu)。然而，存在多個滿足本實(shí)施方式的規(guī)格的裝置結(jié)構(gòu)，S卩，D/S比率的差別大于0且 小于0. 1。根據(jù)圖IOA和圖10B，結(jié)構(gòu)B、C、D、F、G和H滿足本實(shí)施方式的規(guī)格，即，D/S比 率的差別大于0且小于0.1。因此，可以求出兩組結(jié)構(gòu)(在高電容側(cè)上的一組結(jié)構(gòu)B、C和D，以及在低電容側(cè)上 的另一組結(jié)構(gòu)F、G和H)中的每一組到頂部或底部的配線的距離D和配線間間距S的平均 值?？商鎿Q地，可以示出平均結(jié)構(gòu)和到頂部或底部的配線的距離D和配線間間距S的范圍 (本實(shí)施方式中的結(jié)構(gòu)B、C和D或F、G和H的范圍)。
在本實(shí)施方式中，相對于緊密堆積結(jié)構(gòu)比較配線間間距s與到頂部或底部的配線 的距離d之間的比率。然而，進(jìn)行比較的結(jié)構(gòu)并不限于緊密堆積結(jié)構(gòu)。相反，各種其他結(jié)構(gòu) 可根據(jù)工藝和布局被設(shè)置為比較的參考，包括在第一實(shí)施方式中描述的裝置結(jié)構(gòu)。于是，最 佳結(jié)構(gòu)可通過改變用作比較的參考的結(jié)構(gòu)的距離d和配線間間距s來確定。此外，0. 1的閾 值也可被改變?yōu)楦鞣N其他值。最后，通過將由根據(jù)本實(shí)施方式的設(shè)計(jì)方法確定的裝置結(jié)構(gòu)的配線應(yīng)用到從下層 到上層的所有層，可以確定具有多層結(jié)構(gòu)的裝置的最佳結(jié)構(gòu)(最佳裝置結(jié)構(gòu))。如上所述，與緊密堆積結(jié)構(gòu)相比，如果裝置結(jié)構(gòu)之間的總電容的差別是0. 1 %以 下，并且如果比率D/S與比率Dmin/Smin之間的差別大于0且小于0. 1，則結(jié)構(gòu)能提供較少 的電容差異。提供減少的電容差異相當(dāng)于減小圖16的曲線中所示的Peligrom圖的斜率，使得 可以與斜率的平方成比例地減少電容元件的面積。也就是說，電容元件的面積可以通過減 少電容元件的電容差異來減少。<4.第三實(shí)施方式>在本實(shí)施方式中，與如在第一實(shí)施方式中相同的方式，首先通過改變參數(shù)來找出 圖6所示的電容與角度之間的關(guān)系。接著，通過改變第一和第二實(shí)施方式中的閾值設(shè)定來 找到穩(wěn)定化結(jié)構(gòu)。本實(shí)施方式中的閾值設(shè)定是圖11所示的電容差異曲線的微分值。也就是說，圖11所示的電容差異曲線被假設(shè)為具有配線寬度w和膜厚度t作為變 量的函數(shù)。當(dāng)配線寬度w和膜厚度τ由變化系數(shù)θ表示，g卩，c = f (w(e)，T(e)，常數(shù)) 時，如果該結(jié)構(gòu)滿足δ c/δ θ =0，則該裝置結(jié)構(gòu)被認(rèn)為對工藝差異不敏感。該條件對應(yīng)于由圖11中的字母a指示的區(qū)域。存在多個落在以字母a指示的區(qū) 域中的裝置結(jié)構(gòu)(本實(shí)例中是兩個)。在這種情況下，這兩個結(jié)構(gòu)中的任一個可被選擇作為 最佳裝置結(jié)構(gòu)?？商鎿Q地，最佳裝置結(jié)構(gòu)可通過平均多個裝置結(jié)構(gòu)的參數(shù)來選擇。還可替 換地，最佳裝置結(jié)構(gòu)可基于平均結(jié)構(gòu)和參數(shù)范圍來定義。另一方面，現(xiàn)有的方法使用對應(yīng)于 由字母B指示的斜線(slope)的區(qū)域中的裝置結(jié)構(gòu)。結(jié)果，顯然的是，這些結(jié)構(gòu)隨著變化系 數(shù)的變化具有較大的差異，使這些結(jié)構(gòu)易受工藝差異的影響。最后，通過將通過根據(jù)本實(shí)施方式的設(shè)計(jì)方法確定的裝置結(jié)構(gòu)的配線應(yīng)用到從上 層到下層的所有層，可以確定具有多層結(jié)構(gòu)的裝置的最佳結(jié)構(gòu)(最佳裝置結(jié)構(gòu))。如上所述，與緊密堆積結(jié)構(gòu)相比，當(dāng)配線寬度w和膜厚度t由變化系數(shù)θ表示時， 如果裝置結(jié)構(gòu)之間的總電容的差異為0.1%以下，并且該結(jié)構(gòu)滿足sc/δ θ =0，則該結(jié)構(gòu) 能提供減少的電容差異。提供減少的電容差異相當(dāng)于減少圖16的曲線中所示的Peligrom圖的斜率，使得 可以與斜率的平方成比例地減少電容元件的面積。也就是說，電容元件的面積可以通過減 少電容元件的電容差異來減少。在本實(shí)施方式中，電容差異曲線的配線寬度W和膜厚度T被設(shè)置為參數(shù)。然而，參 數(shù)并不限于配線寬度W和膜厚度Τ，取而代之的是可以根據(jù)裝置結(jié)構(gòu)、工藝條件和布局來設(shè) 定對電容差異具有高敏感度的參數(shù)。<5.第四實(shí)施方式〉在本實(shí)施方式中，穩(wěn)定化結(jié)構(gòu)通過改變第三實(shí)施方式中的閾值設(shè)定來找到。也就是說，電容差異曲線被假設(shè)為具有在根據(jù)第三實(shí)施方式的多層配線中的配線寬度W和膜厚 度τ作為變量的函數(shù)。當(dāng)配線寬度w和配線高度τ由變化系數(shù)θ表示，S卩，c = F(w(9)， Τ(θ)，常數(shù))時，如果該結(jié)構(gòu)滿足條件δ C/δ θ <0.01，其中δ C/δ θ是上述函數(shù)的變化 率，則該裝置結(jié)構(gòu)對工藝差異不敏感。
圖13所示的曲線示出了部分電容差異曲線。使由曲線上的任意點(diǎn)A、B和C構(gòu)成 的弧，即包含在C = F (w(e)，τ(θ)，常數(shù))中的任意弧的曲率半徑由R表示，并且以θι 表示弧的中心角，電容變化率Δ可以由下式表達(dá)Δ = R(l-cos ( θ 1/2))結(jié)果，上述條件由式R(l-C0S(e 1/2)) < 0.01表示。這里，曲率半徑R是曲率的 倒數(shù)，并且可以例如通過在任一點(diǎn)上的給定函數(shù)的二階微分來求出。圖12中的差異曲線的左邊所示的各種函數(shù)的斜線代表結(jié)構(gòu)的微分值。圖12示出 了斜線C到F作為實(shí)例。在這些斜線中，只有斜線F滿足上述條件。因此，在本實(shí)施方式中， 滿足斜線F的結(jié)構(gòu)(兩個點(diǎn)由曲線圖中的箭頭指示)被認(rèn)為是最佳裝置結(jié)構(gòu)的候選者。然后，使用通過平均兩個結(jié)構(gòu)或候選者的配線寬度和膜厚度而獲得的裝置結(jié)構(gòu)作 為最佳結(jié)構(gòu)。如上所述，如果在最佳結(jié)構(gòu)的選擇中存在多個滿足條件的裝置結(jié)構(gòu)，則具有最 小微分值的結(jié)構(gòu)可被選作最佳裝置結(jié)構(gòu)?？商鎿Q地，通過平均滿足條件的結(jié)構(gòu)的參數(shù)而獲 得的結(jié)構(gòu)可被選作最佳結(jié)構(gòu)。在本實(shí)施方式中，電容差異曲線的配線寬度和膜厚度被設(shè)置為參數(shù)。然而，參數(shù)并 不限于配線寬度和膜厚度，而是可以根據(jù)裝置結(jié)構(gòu)和工藝條件來設(shè)定對電容差異具有高敏 感度的各種其他參數(shù)。此外，范圍并不限于小于0.01，而是可以裝置結(jié)構(gòu)、工藝條件和布局 設(shè)置各種其他范圍。最后，通過將由根據(jù)本實(shí)施方式的設(shè)計(jì)方法確定的裝置結(jié)構(gòu)的配線應(yīng)用到從下層 到上層的所有層，可以確定具有多層結(jié)構(gòu)的裝置的最佳結(jié)構(gòu)(最佳裝置結(jié)構(gòu))。如上所述，具有落在由圖11中的字母A表示的區(qū)域中的裝置結(jié)構(gòu)的電容元件提供 比具有落在由圖11中的字母B表示的區(qū)域中的裝置結(jié)構(gòu)的電容元件十分之一以上的電容 差異的減少。提供減少的電容差異相當(dāng)于減少圖16的曲線圖中所示的Peligrom圖的斜線， 使得可能與斜線的平方成比例地減少電容元件的面積。也就是說，電容元件的面積可以通 過減少電容元件的電容差異來減少。<6.應(yīng)用例〉根據(jù)按照第一至第四實(shí)施方式的設(shè)計(jì)方法(即，用于制備電容元件的物理布局的 圖案設(shè)計(jì)方法)中的任意一種制造的電容元件可以用作合并了電容元件的半導(dǎo)體裝置(集 成電路裝置)。然后，通過使用光學(xué)鄰近校正的掩模來制造合并了電容元件的半導(dǎo)體裝置。 該掩模具有基于本設(shè)計(jì)方法制備的物理布局。光學(xué)鄰近校正是一種在半導(dǎo)體制造過程中使 用的掩模校正技術(shù)。合并了電容元件的半導(dǎo)體裝置的一個實(shí)例是如圖14所示的電路裝置10。該裝置 10包括DA轉(zhuǎn)換器(DAC) 11和其他電路(A和B) 12和13。DA轉(zhuǎn)換器11是電容型的DA轉(zhuǎn)換 器并包括多個并聯(lián)連接的電容元件Cl到C4。在電容型DA轉(zhuǎn)換器11中，最重要的是在DA轉(zhuǎn)換精確度方面將電容元件Cl到C4 的工藝差異保持至最小。因此，DA轉(zhuǎn)換器11中最必要的因素是使基于根據(jù)第一至第四實(shí)施方式的任一方法設(shè)計(jì)的電容元件對工藝差異不敏感，因?yàn)槎鄠€電容元件Cl到C4是并聯(lián) 的。另一個方面，在電路裝置10中，去耦單元Ca、Cb和Cc被連接在電力線Ll與L2之間以減少供應(yīng)電壓噪聲和波動。去耦單元Ca、Cb和Cc被插入在DA轉(zhuǎn)換器11與電路(A和 B) 12和13之間以使這些電路彼此隔離。因而，外部噪聲通過提供更小的電路線圈而被隔 斷。例如，使用具有在配線寬度W和配線間間距S之間具有1 1關(guān)系的緊密堆積結(jié) 構(gòu)的電容元件作為去耦單元Ca、Cb和Ce。對于此的原因的重要性在于面積效率勝于對去 耦單元Ca、Cb和Cc的電容差異。也就是說，必要的是，對于同樣的面積應(yīng)當(dāng)獲得更高的電容。如上所述，通過根據(jù)第一至第四實(shí)施方式的方法之一被設(shè)計(jì)為對工藝差異不敏感 的電容元件與諸如那些在電路裝置10和其他電路中具有緊密堆積結(jié)構(gòu)的其他電容元件混 合在一起。也就是說，對工藝差異不敏感的電容元件和諸如具有緊密堆積結(jié)構(gòu)的其他電容 元件根據(jù)應(yīng)用而被選擇性使用。因此，根據(jù)期望的目的來改變電容元件的結(jié)構(gòu)和面積能提 供整體上減少的面積和減少的電力消耗。在每一代的設(shè)計(jì)規(guī)則中已被設(shè)計(jì)為最小間距的1. 5至2倍的間距的電容元件提供 對工藝差異的抵抗力。根據(jù)第一至第四實(shí)施方式的設(shè)計(jì)方法允許基于最小間距找到對工藝 差異不敏感的結(jié)構(gòu)，從而與現(xiàn)有技術(shù)相比，提供諸如DA轉(zhuǎn)換器的整個電路裝置面積的50% 的減少。該50%的減少通過組合作為減少的工藝差異的結(jié)果的面積減少效果和基于最小間 距的設(shè)計(jì)的協(xié)同效果來實(shí)現(xiàn)。此外，與在DA轉(zhuǎn)換器的情況中一樣，減少的電容差異有助于并聯(lián)連接的電容元件 的線性，從而提供具有小面積的期望性能。另外，當(dāng)使用適于期望目的的電容元件時，結(jié)合 了通過根據(jù)第一至第四實(shí)施方式的方法之一設(shè)計(jì)的電容元件和其他電容元件的裝置能同 時提供期望的性能并使得面積整體減少。本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，根據(jù)設(shè)計(jì)要求和其它因素，可以進(jìn)行各種變形、 組合、子組合以及改變，只要它們在所附權(quán)利要求書的范圍內(nèi)或其等同范圍內(nèi)。
權(quán)利要求
一種電容元件，通過多層配線形成，其中，通過改變與集成電路中的所述多層配線有關(guān)的參數(shù)來計(jì)算多個裝置結(jié)構(gòu)的總電容、層內(nèi)電容和層間電容，從所述多個裝置結(jié)構(gòu)中識別這樣的裝置結(jié)構(gòu)在所述裝置結(jié)構(gòu)之間的總電容的差別等于或小于預(yù)定水平，并且其所述層內(nèi)電容與所述總電容的比或其所述層間電容與所述總電容的比中的至少一個滿足預(yù)定條件，并且滿足所述預(yù)定條件的裝置結(jié)構(gòu)的參數(shù)被確定為所述多層配線的參數(shù)。
2.根據(jù)權(quán)利要求1所述的電容元件，其中，當(dāng)配線寬度W和配線高度T被用作與所述多層配線有關(guān)的參數(shù)時，滿足所述預(yù)定條件 的裝置結(jié)構(gòu)是其所述層內(nèi)電容和所述總電容的比與其所述層間電容與所述總電容的比之 間的差別小于0.01的結(jié)構(gòu)。
3.根據(jù)權(quán)利要求2所述的電容元件，其中，如果存在多個滿足所述預(yù)定條件的裝置結(jié)構(gòu)，則選擇通過平均這些裝置結(jié)構(gòu)的參數(shù)而 獲得的裝置結(jié)構(gòu)或具有最小差別的裝置結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的電容元件，其中，當(dāng)配線間的間距S和到頂部或底部的配線的距離D被用作與所述多層配線有關(guān)的參數(shù) 時，滿足所述預(yù)定條件的裝置結(jié)構(gòu)是比率D/S與比率Dmin/Smin之間的差別大于0且小于 10%的結(jié)構(gòu)，所述比率D/S是到頂部或底部的配線的距離D和配線間的間距S的比率，比率 Dmin/Smin是對于在配線寬度和配線間的間距之間具有1 1關(guān)系的目標(biāo)代的設(shè)計(jì)規(guī)則的 緊密堆積結(jié)構(gòu)的比率。
5.根據(jù)權(quán)利要求4所述的電容元件，其中，如果存在多個滿足所述預(yù)定條件的裝置結(jié)構(gòu)，則選擇通過平均所述多個裝置結(jié)構(gòu)的參 數(shù)而獲得的裝置結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的電容元件，其中，當(dāng)所述電容元件的電容C通過具有配線寬度W和配線高度T作為變量的函數(shù)表示時， 并且當(dāng)配線寬度w和配線高度τ通過變化系數(shù)θ表示時，即c = F(w(9)，τ(θ)，常數(shù))， 滿足所述預(yù)定條件的結(jié)構(gòu)是滿足δ c/ δ θ = ο的結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的電容元件，其中，如果存在滿足所述預(yù)定條件的多個裝置結(jié)構(gòu)，則選擇所述多個裝置結(jié)構(gòu)之一或通過平 均所述多個裝置結(jié)構(gòu)的參數(shù)而獲得的裝置結(jié)構(gòu)。
8.根據(jù)權(quán)利要求6所述的電容元件，其中，當(dāng)包含在式C = F(W( θ )，Τ( θ )，常數(shù))中的弧的曲率半徑是R，并且所述弧的中心角 是Θ1時，滿足所述預(yù)定條件的結(jié)構(gòu)是滿足R(l-cos(0 1/2)) <0.01的結(jié)構(gòu)。
9.根據(jù)權(quán)利要求1所述的電容元件，其中，與所述多層配線有關(guān)的參數(shù)通過統(tǒng)計(jì)處理而改變。
10.根據(jù)權(quán)利要求9所述的電容元件，其中，所述統(tǒng)計(jì)處理是幾何概率方法。
11.根據(jù)權(quán)利要求1所述的電容元件，具有在所述多層配線的各層中包括沿一個方向 延伸的線性配線和配線間間距的1個以上周期的裝置結(jié)構(gòu)。
12.根據(jù)權(quán)利要求11所述的電容元件，其中，所述裝置結(jié)構(gòu)使得不同層中的線性配線和配線間間距以部分或全部彼此重疊的方式 平行，或者部分或全部彼此垂直。
13.根據(jù)權(quán)利要求11所述的電容元件，其中，目標(biāo)配線處于與所述目標(biāo)配線的頂部和底部以及左右的配線不同的電位。
14.一種電容元件，通過集成電路中的多層配線形成，其中，識別這樣的裝置結(jié)構(gòu)其總電容的差別等于或小于預(yù)定水平，并且至少其層內(nèi)電容和 總電容的比或其層間電容和總電容的比中的任一個滿足預(yù)定的條件，并且 被識別的裝置結(jié)構(gòu)的參數(shù)被確定為所述多層配線的參數(shù)。
15.一種電容元件的設(shè)計(jì)方法，包括以下步驟通過改變與集成電路中的多層配線有關(guān)的參數(shù)來計(jì)算多個裝置結(jié)構(gòu)的總電容、層內(nèi)電 容和層間電容；從所述多個裝置結(jié)構(gòu)中識別這樣的裝置結(jié)構(gòu)在所述裝置結(jié)構(gòu)之間的總電容的差別等 于或小于預(yù)定水平，并且其所述層內(nèi)電容與所述總電容的比或其所述層間電容與所述總電 容的比中的至少一個滿足預(yù)定條件；并且確定滿足預(yù)定條件的裝置結(jié)構(gòu)的參數(shù)作為形成電容元件的多層配線的參數(shù)。
16.一種包括電容元件的集成電路裝置，所述電容元件通過多層配線形成，其中， 通過改變與集成電路中的多層配線有關(guān)的參數(shù)來計(jì)算多個裝置結(jié)構(gòu)的總電容、層內(nèi)電容和層間電容，從所述多個裝置結(jié)構(gòu)中識別這樣的裝置結(jié)構(gòu)在所述裝置結(jié)構(gòu)之間的總電容的差別等 于或小于預(yù)定水平，并且其所述層內(nèi)電容與所述總電容的比或其所述層間電容與所述總電 容的比中的至少一個滿足預(yù)定條件，并且滿足所述預(yù)定條件的裝置結(jié)構(gòu)的參數(shù)被確定為多層配線的參數(shù)。
全文摘要
本發(fā)明涉及一種電容元件、其設(shè)計(jì)方法以及包括該電容元件的集成電路裝置。該電容元件通過多層配線形成，其中，通過改變與集成電路中的多層配線有關(guān)的參數(shù)來計(jì)算多個裝置結(jié)構(gòu)的總電容、層內(nèi)電容和層間電容，從多個裝置結(jié)構(gòu)中確定一裝置結(jié)構(gòu)，其在裝置結(jié)構(gòu)之間的總電容的差別等于或小于預(yù)定水平，并且至少其層內(nèi)電容與總電容的比或?qū)娱g電容與總電容的比中的任一個滿足預(yù)定的條件，并且滿足預(yù)定條件的裝置結(jié)構(gòu)的參數(shù)被確定為多層配線的參數(shù)。
文檔編號H01L27/02GK101807571SQ20101011107
公開日2010年8月18日 申請日期2010年2月10日 優(yōu)先權(quán)日2009年2月16日
發(fā)明者出羽恭子, 安茂博章, 榎本容幸 申請人:索尼公司