專利名稱：集成電路的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路的制造方法，特別涉及一種靜態(tài)隨機(jī)存取內(nèi)存的制造方法。
背景技術(shù)：
集成電路(IC)工業(yè)已歷經(jīng)快速的成長。集成電路(IC)材料和設(shè)計(jì)的技術(shù)發(fā)展已 使每一個(gè)集成電路世代的電路較前一個(gè)世代小且更復(fù)雜。然而，這些發(fā)展會增加集成電路 工藝和制造方法的復(fù)雜度，且為了實(shí)現(xiàn)這些技術(shù)發(fā)展，需要發(fā)展較簡單的集成電路工藝和 制造方法。在集成電路發(fā)展的過程中，當(dāng)幾何尺寸(意即可利用一工藝制造的最小組件(或 線寬))縮小時(shí)，通常會增加功能密度(functional density)(意即每個(gè)芯片面積的相互連 接組件的數(shù)量)。這種尺寸微縮的工藝通常具有增加工藝效率和降低成本的優(yōu)點(diǎn)。這種尺 寸微縮的工藝也會明顯的縮小用以分隔接觸孔(或接觸窗)與相鄰集成電路裝置之間的間 距。接觸孔提供集成電路的不同組件或物體之間的接觸。由于尺寸微縮的組件和分隔組件 之間的間距縮小，注意的是，現(xiàn)有工藝的接觸孔工藝容許度小于理想的接觸孔工藝容許度， 其會導(dǎo)致工藝的限制和設(shè)計(jì)的問題。舉例來說，較小的接觸孔工藝容許度，會導(dǎo)致在設(shè)計(jì)規(guī) 則中，接觸孔開口和組件(例如柵極結(jié)構(gòu))之間需要一最小間距(minimum spacing)，上述 最小間距會使接觸孔/柵極的疊對(overlay)范圍(margin)小于理想的接觸孔/柵極的 疊對范圍。而且，如果接觸孔和上述組件之間的最小間距變化的話，會導(dǎo)致例如接觸孔/柵 極短路和接觸孔斷路等較差的組件性能。在此技術(shù)領(lǐng)域中，有需要一種半導(dǎo)體裝置的制造方法，以克服現(xiàn)有技術(shù)的缺點(diǎn)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明的一個(gè)實(shí)施例提供一種集成電路的 制造方法，包括提供一基板，其包括一第一區(qū)域和一第二區(qū)域，上述第一區(qū)域和上述第二區(qū) 域具有一個(gè)或多個(gè)柵極結(jié)構(gòu)，上述柵極結(jié)構(gòu)包括一虛設(shè)柵極層；從上述第一區(qū)域和上述第 二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)移除上述虛設(shè)柵極層，以在上述第一區(qū)域和上述第二 區(qū)域中形成一個(gè)或多個(gè)溝槽；將一導(dǎo)電層填入上述第一區(qū)域和上述第二區(qū)域中的一個(gè)或多 個(gè)上述溝槽；選擇性回蝕位于上述第二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的上述導(dǎo)電層； 在位于上述第二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的回蝕后的上述導(dǎo)電層上方形成一保 護(hù)層；在上述第一區(qū)域和上述第二區(qū)域中形成一個(gè)或多個(gè)接觸孔。本發(fā)明的另一個(gè)實(shí)施例提供一種集成電路結(jié)構(gòu)的制造方法，包括提供一基板，其 包括一第一區(qū)域和一第二區(qū)域，其中上述第一區(qū)域和上述第二區(qū)域包括至少一個(gè)柵極結(jié) 構(gòu)，上述柵極結(jié)構(gòu)包括一虛設(shè)柵極層；在上述基板上方形成一第一介電層；從上述第一區(qū) 域和上述第二區(qū)域中的一個(gè)或多個(gè)的至少一個(gè)上述柵極結(jié)構(gòu)移除上述虛設(shè)柵極層，以在上 述第一區(qū)域和上述第二區(qū)域中形成一個(gè)或多個(gè)溝槽；將一導(dǎo)電層填入上述第一區(qū)域和上述第二區(qū)域中的一個(gè)或多個(gè)上述溝槽；選擇性回蝕位于上述第一區(qū)域和上述第二區(qū)域中的一 個(gè)或多個(gè)上述柵極結(jié)構(gòu)的上述導(dǎo)電層；在位于上述第一區(qū)域和上述第二區(qū)域中的一個(gè)或多 個(gè)上述柵極結(jié)構(gòu)的回蝕后的上述導(dǎo)電層上方形成一保護(hù)層；移除位于上述基板上方的上述 第一介電層；移除位于上述第一區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的回蝕后的上述導(dǎo)電層 上方的上述保護(hù)層；在上述第一區(qū)域和上述第二區(qū)域中形成一個(gè)或多個(gè)接觸孔。 本發(fā)明的又一實(shí)施例提供一種集成電路結(jié)構(gòu)的制造方法，包括提供一基板；形成 包括一導(dǎo)電層的一個(gè)或多個(gè)柵極結(jié)構(gòu)，且一個(gè)或多個(gè)上述柵極結(jié)構(gòu)包括位于上述基板上方 的一虛設(shè)柵極層；選擇性回蝕至少一個(gè)的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的上述導(dǎo)電層和至少一 個(gè)的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的上述虛設(shè)柵極層；在至少一個(gè)的一個(gè)或多個(gè)上述柵極結(jié)構(gòu) 的回蝕后的上述導(dǎo)電層上方形成一保護(hù)層且回蝕至少一個(gè)的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的 上述虛設(shè)柵極層；對上述基板及/或一個(gè)或多個(gè)上述柵極結(jié)構(gòu)形成一個(gè)或多個(gè)接觸孔。本發(fā)明的再一實(shí)施例提供一種集成電路結(jié)構(gòu)的制造方法，包括提供一基板；形成 包括一導(dǎo)電層的一個(gè)或多個(gè)柵極結(jié)構(gòu)，且一個(gè)或多個(gè)所述柵極結(jié)構(gòu)包括位于該基板上方的 一虛設(shè)柵極層；選擇性回蝕一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該導(dǎo)電層和一個(gè)或多個(gè)所述柵極結(jié) 構(gòu)的該虛設(shè)柵極層；在一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該導(dǎo)電層上方形成一保護(hù)層且 回蝕一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該虛設(shè)柵極層；從一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的一部分移除 該保護(hù)層包括從一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的一部分回蝕該導(dǎo)電層且一個(gè)或多個(gè)所述柵極 結(jié)構(gòu)的一部分包括回蝕的該虛設(shè)柵極層；對該基板及/或一個(gè)或多個(gè)所述柵極結(jié)構(gòu)形成一 個(gè)或多個(gè)接觸孔。本發(fā)明實(shí)施例提供的方法，利用合并選擇性回蝕工藝和形成保護(hù)層的工藝，當(dāng)縮 小模塊尺寸時(shí)可放大接觸孔的工藝容許度。


圖1為本發(fā)明實(shí)施例的集成電路的制造方法的工藝流程圖。圖2A至圖2H為依據(jù)圖1的本發(fā)明實(shí)施例的集成電路的制造方法的中間工藝剖面 圖。圖3為本發(fā)明另一實(shí)施例的集成電路的制造方法的工藝流程圖。圖4A至圖4L為依據(jù)圖3的本發(fā)明另一實(shí)施例的集成電路的制造方法的中間工藝 剖面圖。主要組件符號說明100、300 方法；200,400 半導(dǎo)體裝置；102、104、106、108、110、112、302、304、306、308、310、312、314、316 步驟；210、410 基板；211A、411A 第一區(qū)域；211B、411B 第二區(qū)域；212、224、412、428 介電層；213A、213B、213C、413A、413B、413C 柵極結(jié)構(gòu)；214,414 虛設(shè)柵極層；
216、416 間隙壁；218、418 溝槽；220、420 導(dǎo)電層；222、422 保護(hù)層；424 抗反射層；426 光致抗蝕劑層；226、228、230、430、432、434 接觸孔。
具體實(shí)施例方式以下以各實(shí)施例詳細(xì)說明并結(jié)合

的范例，作為本發(fā)明的參考依據(jù)。在附 圖或說明書描述中，相似或相同的部分皆使用相同的圖號。且在附圖中，實(shí)施例的形狀或是 厚度可擴(kuò)大，并以簡化或是方便標(biāo)示。再者，附圖中各組件的部分將分別描述說明，值得注 意的是，圖中未示出或描述的組件，為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知的形式，另外，特 定的實(shí)施例僅為揭示本發(fā)明使用的特定方式，其并非用以限定本發(fā)明。請參考圖1、圖2A-2H、圖3和圖4A-4L，其顯示方法100、300和半導(dǎo)體裝置200和 400。可以了解的是，可在方法100、300之前、之中或之后提供額外的步驟，且對于上述方法 的額外實(shí)施例而言，后續(xù)描述的一些步驟可以被替換或省略。另外，可以了解的是，在半導(dǎo) 體裝置200和400中可以增加額外的組件，對于上述半導(dǎo)體裝置200和400的額外的實(shí)施 例而言，后續(xù)描述的一些組件可以被替換或省略。當(dāng)半導(dǎo)體裝置200和400的尺寸明顯的 縮小時(shí)，本發(fā)明實(shí)施例的方法100、300和半導(dǎo)體裝置200和400可放大接觸孔的工藝容許 度(process window)0圖1為本發(fā)明實(shí)施例的制造半導(dǎo)體裝置200的方法100的工藝流程圖。圖2A至圖 2H為本發(fā)明實(shí)施例的方法100不同步驟的半導(dǎo)體裝置200的部分或全體剖面圖。請參考圖 1和圖2A，方法100起始于步驟102，步驟102提供一基板210，其包括一第一區(qū)域21IA和 一第二區(qū)域211B。可以了解的是，基板210可以包括多個(gè)第一區(qū)域211A和第二區(qū)域211B。在本發(fā)明實(shí)施例中，基板210為一半導(dǎo)體基板?；?10可為包括包含結(jié)晶結(jié)構(gòu)、多晶結(jié)構(gòu)或非晶結(jié)構(gòu)的硅或鍺的元素半導(dǎo)體、包括碳化硅(siliconcarbide)、砷化鎵 (gallium arsenic)、憐化嫁(gallium phosphide)、憐化鋼(indiumphosphide)、石串化鋼 (indium arsenide)或銻化銦(indium antimonide)的化合物半導(dǎo)體、包括 SiGe、GaAsP、 AlInAs、AlGaAs, GaInAs, GaInP或GaInAsP的合金半導(dǎo)體或其它適合的材料及/或上述組 合。在本發(fā)明一實(shí)施例中，合金半導(dǎo)體基板可具有一梯度SiGe，其中硅和鍺的成分比例隨 著梯度SiGe的不同位置而改變。在本發(fā)明其它實(shí)施例中，SiGe合金形成于一硅基板上方。 在本發(fā)明其它實(shí)施例中，SiGe基板受到應(yīng)力。此外，上述半導(dǎo)體基板可為例如一絕緣層上 覆硅(silicon on insulator, S0I)的絕緣層上覆半導(dǎo)體，或者為一薄膜晶體管。在本發(fā)明 一些實(shí)施例中，上述半導(dǎo)體基板可包括一摻雜外延層或一隱埋層。在本發(fā)明其它實(shí)施例中， 上述化合物半導(dǎo)體基板可包括一多層的化合物半導(dǎo)體基板，或上述硅基板可包括一多層化 合物半導(dǎo)體基板。在一些實(shí)施例中，基板210可包括玻璃。在基板210上方沉積一介電層212，介電層212例如為一層間介電層(ILD)。介電 層212可為包括TEOS(tetraethylorthosilicate)氧化物、氧化硅、氮化硅、氮氧化硅、氧化鉿、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、磷硅玻璃(PSG)、硼磷 硅玻璃(BPSG)、任何其它適合的材料及/或上述組合的任何適合的介電材料。在一些實(shí)施 例中，介電層212可包括例如摻氟的硅玻璃(Fluorinated Silicate Glass，F(xiàn)SG)、摻碳的 氧化硅、應(yīng)用材料(Applied Materials, Inc.)提供的黑鉆石(有機(jī)硅酸鹽玻璃)、干凝膠 (Xerogels)、氣膠(Aerogel)、非晶系碳膜(amorphous fluorinated carbon)、聚對二甲苯 (parylene)、苯并環(huán)丁烯(BCB)、芳香族碳?xì)浠衔?SiLK，由密執(zhí)安州米德蘭的道氏公司 提供)、聚亞酰胺(polyimide)、其它適合的多孔聚合材料及/或上述組合之一低介電常數(shù) (low-k)材料。可利用包括化學(xué)氣相沉積(CVD)、高密度等離子體CVD、旋轉(zhuǎn)、濺鍍、旋轉(zhuǎn)涂布 及/或其它適合的方式形成介電層212。介電層212可更包括包含多層介電材料的多層結(jié) 構(gòu)。另外，介電層212可具有任何適當(dāng)?shù)暮穸取？梢粤私獾氖?，可在介電?12上方及/或 下方形成例如界面層、覆蓋層、阻障層及/或緩沖層等額外層。另外，在本實(shí)施例中，第一區(qū)域211A包括至少一設(shè)置于基板210上方的柵極結(jié)構(gòu) 213A和213B，柵極結(jié)構(gòu)213A和213B包括一虛設(shè)柵極層214和間隙壁216。而第二區(qū)域 211B包括至少一設(shè)置于基板210上方的柵極結(jié)構(gòu)213C，柵極結(jié)構(gòu)213C包括一虛設(shè)柵極層 214和間隙壁216?？梢粤私獾氖牵雽?dǎo)體裝置200可還包括隔絕區(qū)域(例如淺溝槽隔絕物 (STI)及/或區(qū)域性硅氧化物(L0C0S))、淺摻雜源/漏極區(qū)域(LDD)、源/漏極區(qū)域(S/D) 及/或硅化物區(qū)域。可利用任何適合的工藝形成柵極結(jié)構(gòu)213A、213B和213C。舉例來說，可利用常用 的沉積工藝、光刻圖案化工藝、蝕刻工藝及/或上述組合形成柵極結(jié)構(gòu)213A、213B和213C。 上述沉積工藝可包括化學(xué)氣相沉積(CVD)法、物理氣相沉積(PVD)法、原子層沉積(ALD) 法、濺鍍法、電鍍法、其它適合的方式及/或上述方式組合。上述光刻圖案化工藝可包括光 致抗蝕劑涂布(例如旋轉(zhuǎn)涂布)、軟烤、光掩模對準(zhǔn)、曝光、曝光后烘烤、光致抗蝕劑顯影、浸 潤、烘干(例如硬烤)、其它適合的方式及/或上述方式組合?？墒褂美鐭o光掩模光刻工 藝、電子束寫入法、離子束寫入法或分子印跡等方式應(yīng)用或取代上述光刻曝光工藝。上述蝕 刻工藝可為干蝕刻、濕蝕刻及/或其它蝕刻方法(例如反應(yīng)式離子蝕刻)。上述蝕刻工藝也 可包括純化學(xué)工藝(等離子體蝕刻工藝)、純物理工藝(離子研磨工藝(ion milling))及 /或上述組合。可以了解的是，可利用相同工藝步驟或工藝材料同時(shí)形成至少一柵極結(jié)構(gòu)， 或利用不同工藝步驟或工藝材料分別形成不同的柵極結(jié)構(gòu)，或利用相同或不同工藝步驟或 工藝材料的組合形成至少一柵極結(jié)構(gòu)。虛設(shè)柵極層214可包括含有復(fù)合介電材料的一多層結(jié)構(gòu)。虛設(shè)柵極層214可包括一高介電常數(shù)(high-k)材料的單層結(jié)構(gòu)，其可選自金屬氧化物、金屬氮化物、金屬硅化物、 過渡金屬氧化物、過渡金屬氮化物、過渡金屬硅化物、金屬的氮氧化物、金屬鋁酸鹽、鋯硅酸 鹽、鋯鋁酸鹽、Hf02、HfSiO、HfSiON、HfTaO, HfTaTiO,HfTiO, HfZrO, HfAlON、其它適合的高介 電常數(shù)(high-k)材料及/或上述組合。虛設(shè)柵極層214可包括包含一介電材料的單層結(jié) 構(gòu)，舉例來說，介電材料包含多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅的含氧材料、含鍺材 料、氧化鉿、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁合金、其它適合的材料及/或上述材 料組合的含硅材料。在一些實(shí)施例中，虛設(shè)柵極層214可包括相同或不同摻質(zhì)的摻雜多晶 硅?？梢粤私獾氖?，虛設(shè)柵極層214可包括界面層、覆蓋層、阻障層及/或緩沖層等額外層。 在本例中，虛設(shè)柵極層214可包括多晶硅。
設(shè)置虛設(shè)柵極層214的每一個(gè)側(cè)邊的間隙壁216可包括一介電材料，舉例來說，氮 化硅、氧化硅、碳化硅、氮氧化硅、其它適當(dāng)?shù)牟牧霞?或上述組合。在本例中，間隙壁216 可包括氮化硅?？衫萌魏芜m合的工藝形成間隙壁216。間隙壁216可更包括柵極襯墊層。 在一些實(shí)施例中，間隙壁2166可包括一多層結(jié)構(gòu)。在一些實(shí)施例中，可部分或全部省略間隙壁216。請參考圖1，進(jìn)行方法100的步驟104，從基板的第一區(qū)域和第二區(qū)域中的至少一 個(gè)柵極結(jié)構(gòu)移除至少一虛設(shè)柵極層，以形成一個(gè)或多個(gè)溝槽及/或凹陷。請參考圖2B，在第 一區(qū)域211A和第二區(qū)域211B中的柵極結(jié)構(gòu)213A、213B和213C移除虛設(shè)柵極層214，以形 成溝槽218?？衫萌魏芜m合的工藝移除虛設(shè)柵極層214。舉例來說，可利用選擇性蝕刻方 式移除虛設(shè)柵極層214。上述選擇性蝕刻方式可包括一濕蝕刻工藝、一干蝕刻工藝或濕蝕刻 工藝和干蝕刻工藝的組合。舉例來說，濕蝕刻工藝可包括暴露于含氫氧離子的溶液(氫氧 化銨)、去離子水及/或其它適合的蝕刻劑溶液中。進(jìn)行步驟106，在上述基板上方形成一導(dǎo)電層，將至少一部分的上述導(dǎo)電層填入基 板的第一區(qū)域和第二區(qū)域中的一個(gè)或多個(gè)溝槽。在本例中，在基板210上方形成一導(dǎo)電層 220，導(dǎo)電層220填入如圖2C所示的溝槽218?？衫美缁瘜W(xué)氣相沉積(CVD)、物理氣相 沉積(PVD)、原子層沉積(ALD)、濺鍍、電鍍、其它適合的方式及/或上述方式組合沉積導(dǎo)電 層220。導(dǎo)電層220可包括任何適合的材料或任何適合的厚度。舉例來說，導(dǎo)電層220可 包括鋁、銅、鎢、鈦、鉭、氮化鈦、氮化鉭、鎳硅化物、鈷硅化物、TaC、TaSiN, TaCN, TiAl、TiAlN 其它適當(dāng)?shù)牟牧霞?或上述組合。另外，導(dǎo)電層220可為具有摻雜相同或不同摻質(zhì)的摻雜 多晶硅。導(dǎo)電層220可包括功函數(shù)層、襯墊層、界面層、種晶層、黏著層、阻障層等。舉例來 說，可使用TiN、WN或W做為用于P型金屬氧化物半導(dǎo)體晶體管(PMOS)的P型功函數(shù)金屬 (P-metal)。另一方面，可使用TiAl、TiAlN或TaCN作為用于N型金屬氧化物半導(dǎo)體晶體管 (NMOS)的N型功函數(shù)金屬(N-metal)。之后，如圖2D所示，對導(dǎo)電層220進(jìn)行一化學(xué)機(jī)械研磨(CMP)工藝，以平坦化及研 磨導(dǎo)電層220，直到到達(dá)介電層212為止。上述化學(xué)機(jī)械研磨(CMP)工藝在第一區(qū)域211A 和第二區(qū)域211B中形成包括間隙壁216和導(dǎo)電層220的柵極結(jié)構(gòu)213A、213B和213C。接著進(jìn)行常用的工藝，在上述半導(dǎo)體裝置上方形成一第二層(第二介電層)和形 成一個(gè)或多個(gè)接觸孔(或容許度)。上述一個(gè)或多個(gè)接觸孔(或容許度)允許一層或多層 之間的接觸、一個(gè)或多個(gè)組件之間的接觸、基板一部分與一層或多層之間的接觸及/或基 板一部分與半導(dǎo)體裝置的一個(gè)或多個(gè)組件之間的接觸。由于半導(dǎo)體裝置的尺寸明顯地縮 小，因此半導(dǎo)體裝置的組件之間的間距、形成于半導(dǎo)體裝置的組件附近的用以隔開一個(gè)或 多個(gè)接觸孔(或容許度)的間距也會隨之明顯地縮小。注意的是，現(xiàn)有工藝的接觸孔工藝 容許度小于理想的接觸孔工藝容許度，其會導(dǎo)致工藝的限制和設(shè)計(jì)的問題。舉例來說，較小 的接觸孔工藝容許度，會導(dǎo)致在設(shè)計(jì)規(guī)則中，接觸孔開口和組件(例如柵極結(jié)構(gòu))之間需要 一最小間距(minimum spacing)，上述最小間距會使接觸孔/柵極的疊對(overlay)范圍 (margin)小于理想的接觸孔/柵極的疊對范圍。而且，如果接觸孔和上述組件之間的最小 間距變化的話，會導(dǎo)致例如接觸孔/柵極短路和接觸孔斷路等較差的組件性能。因此，本發(fā)明實(shí)施例提供一方法，其中合并選擇性回蝕工藝和形成保護(hù)層的工藝， 以解決上述問題。利用合并選擇性回蝕工藝和形成保護(hù)層的工藝，可放大接觸孔工藝容許度。實(shí)質(zhì)上，接觸孔和柵極之間的間距明顯地縮小，可允許接觸孔和柵極之間的間距接近于 零，且允許接觸孔和柵極重迭(overlay)。上述的接觸孔-柵極之間間距的縮小可明顯地縮 小半導(dǎo)體裝置的尺寸。在一些例子中，半導(dǎo)體裝置(例如靜態(tài)隨機(jī)存取內(nèi)存)的尺寸可縮 小33. 4%之多。另外，因?yàn)楸Ｗo(hù)層形成于一個(gè)或多個(gè)柵極結(jié)構(gòu)上方，所以可消除例如短路的 組件性能問題。因此，當(dāng)半導(dǎo)體裝置的尺寸明顯地縮小時(shí)，本發(fā)明實(shí)施例可放大接觸孔工藝 容許度。在一些實(shí)施例中，可依據(jù)本發(fā)明實(shí)施例，形成位于金屬柵極上的新的自對準(zhǔn)靜態(tài)隨 機(jī)存取內(nèi)存。 請參考圖1，進(jìn)行方法100的步驟108，選擇性回蝕位于基板的第二區(qū)域中的至少 一個(gè)柵極結(jié)構(gòu)的導(dǎo)電層。圖2E顯示選擇性回蝕位于基板210的第二區(qū)域211B中的至少一 個(gè)柵極結(jié)構(gòu)213C的導(dǎo)電層220?？蓱?yīng)用一濕蝕刻工藝、一干蝕刻工藝或濕蝕刻工藝和干蝕 刻工藝的組合做為選擇性回蝕工藝。舉例來說，濕蝕刻工藝可包括暴露于含氫氧離子的溶 液(氫氧化銨)、去離子水及/或其它適合的蝕刻劑溶液中。在另一實(shí)施例中，可使用含氟 等離子體和可包括CF4、Cl2, HBr, O2、其它適合的氣體或上述組合的蝕刻氣體進(jìn)行干蝕刻工 藝。請參考圖1和圖2F，進(jìn)行步驟110，在位于基板的第二區(qū)域中的至少一個(gè)柵極 結(jié)構(gòu)的回蝕后的導(dǎo)電層上方形成一保護(hù)層。在本發(fā)明實(shí)施例中，在位于基板210的第 二區(qū)域211B中的至少一個(gè)柵極結(jié)構(gòu)213C的回蝕后的導(dǎo)電層220上方形成一保護(hù)層 222。可利用例如物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)型化學(xué)氣相沉 積(plasma-enhanced CVD)、快速升溫化學(xué)氣相沉積(rapid thermal CVD)、原子層沉積 (ALD)、金屬-有機(jī)物化學(xué)氣相沉積(metal-organic CVD)、其它適當(dāng)?shù)墓に嚰?或上述組 合的任何適當(dāng)?shù)墓に囆纬杀Ｗo(hù)層222。在一實(shí)施例中，形成保護(hù)層222可包括于基板210 上方，且包括第二區(qū)域21IB中的至少一個(gè)柵極結(jié)構(gòu)213C的導(dǎo)電層220上方沉積一保護(hù)層 222。之后，進(jìn)行一化學(xué)機(jī)械研磨(CMP)工藝直到到達(dá)介電層212為止。上述化學(xué)機(jī)械研磨 (CMP)工藝可使柵極結(jié)構(gòu)213A和213B的導(dǎo)電層220與柵極結(jié)構(gòu)213C的保護(hù)層222暴露出 來。另外，保護(hù)層222可包括例如氮化硅、氧化硅、碳化硅、氮氧化硅、非晶碳材料、其它適當(dāng) 的介電材料及/或上述組合的任何適當(dāng)?shù)牟牧稀Ｔ诤罄m(xù)工藝期間，保護(hù)層222可作為位于 柵極結(jié)構(gòu)213C的導(dǎo)電層220上方的硬屏蔽層。在一些實(shí)施例中，保護(hù)層222包括與間隙壁 216相同的材料。在本發(fā)明實(shí)施例中，保護(hù)層222包括氮化硅。進(jìn)行步驟112，在第一區(qū)域和第二區(qū)域中形成一個(gè)或多個(gè)接觸孔。舉例來說， 可形成一桶狀(butted)接觸孔開口以及一自對準(zhǔn)接觸孔開口。請參考圖2G，在基板 210上方沉積一介電層224。在本發(fā)明實(shí)施例中，介電層224也會沉積于介電層212和 柵極結(jié)構(gòu)213A、213B和213C上方?？衫冒ɑ瘜W(xué)氣相沉積(CVD)、高密度等離子體 CVD、物理氣相沉積(PVD)、原子層沉積(ALD)、濺鍍、旋轉(zhuǎn)涂布及/或其它適合的方式沉 積介電層224。介電層224包括例如層間介電層(ILD)的一介電層。介電層224可包 括TEOS (tetraethylorthosilicate)氧化物、氧化硅、氮化硅、氮氧化硅、氧化鉿、氧化 鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、磷硅玻璃(PSG)、硼磷硅玻璃 (BPSG)、摻氟的硅玻璃(Fluorinated Silicate Glass，F(xiàn)SG)、摻碳的之氧化硅、應(yīng)用材料 (Applied Materials, Inc.)提供的黑鉆石(有機(jī)硅酸鹽玻璃)、干凝膠(Xerogels)、氣膠 (Aerogel)、非晶系碳膜(amorphous fluorinatedcarbon)、聚對二甲苯(parylene)、苯并環(huán)丁烯(BCB)、芳香族碳?xì)浠衔?SiLK，由密執(zhí)安州米德蘭的道氏公司提供)、聚亞酰胺 (polyimide)、其它適合的多孔聚合材料、其它適合的材料及/或上述組合的任何適合的介 電材料。另外，介電層224可具有任何適當(dāng)?shù)暮穸??？梢粤私獾氖牵稍诮殡妼?24上方及 /或下方形成例如界面層、覆蓋層、阻障層及/或緩沖層等額外層。在一些實(shí)施例中，介電層 224和介電層212可包括相同的材料。在第一區(qū)域211A和第二區(qū)域211B中形成一個(gè)或多個(gè)接觸孔226、228和230。如圖2H所示，上述一個(gè)或多個(gè)接觸孔226、228和230可形成穿過介電層212和介電層224。 可利用任何適合的工藝形成接觸孔226、228和230、舉例來說，可利用常用的光刻圖案化工 藝、蝕刻工藝及/或上述組合形成接觸孔226、228和230。上述光刻圖案化工藝可包括光 致抗蝕劑涂布(例如旋轉(zhuǎn)涂布)、軟烤、光掩模對準(zhǔn)、曝光、曝光后烘烤、光致抗蝕劑顯影、浸 潤、烘干(例如硬烤)、其它適合的方式及/或上述方式組合?？墒褂美鐭o光掩模光刻工 藝、電子束寫入法、離子束寫入法或分子印跡等其它適合方式應(yīng)用或取代上述光刻曝光工 藝。上述蝕刻工藝可為干蝕刻、濕蝕刻及/或其它蝕刻方法(例如反應(yīng)式離子蝕刻)。上 述蝕刻工藝也可包括純化學(xué)工藝(等離子體蝕刻工藝)、純物理工藝(離子研磨工藝(ion milling))及/或上述組合?？梢粤私獾氖?，可利用上述工藝的任意組合形成接觸孔226、 228 和 230。在一實(shí)施例中，為了圖案化接觸孔226、228和230，利用例如旋轉(zhuǎn)涂布的適合的工 藝在介電層224上方形成一光致抗蝕劑層。然后，利用一適合的光刻圖案化方法圖案化光 致抗蝕劑層，以形成圖案化光致抗蝕劑。之后，如圖2H所示，利用一干蝕刻方式將光致抗蝕 劑的圖案轉(zhuǎn)移至其下的層(意即介電層212、柵極結(jié)構(gòu)213A和213B的間隙壁216和導(dǎo)電層 220、柵極結(jié)構(gòu)213C的間隙壁216和保護(hù)層222，以及介電層224)，以形成接觸孔226、228 和230。之后，可移除光致抗蝕劑層。可以了解的是，上述實(shí)施例并非用以限制形成接觸孔 226,228的工藝步驟。在本發(fā)明實(shí)施例中，接觸孔226包括一多晶硅接觸孔開口，接觸孔228包括一桶 狀(butted)接觸孔開口，而接觸孔230包括一自對準(zhǔn)接觸孔開口。如上所述，基板210可 還包括源/漏極(S/D)區(qū)域，其中接觸孔228和230提供開口以形成源/漏極(S/D)區(qū)域 的接觸孔。之后，可以了解的是，可對半導(dǎo)體裝置200進(jìn)行互補(bǔ)式金屬氧化物半導(dǎo)體晶體管 (CMOS)或金屬氧化物半導(dǎo)體晶體管(MOS)工藝，以形成常用的不同種類的組件。在另一實(shí) 施例中，可在基板210上形成且組成不同的接觸孔插塞/介層孔插塞和多層內(nèi)聯(lián)機(jī)物(意 即金屬層和層間介電層)，以連接半導(dǎo)體裝置200的不同組件或結(jié)構(gòu)。舉例來說，在本發(fā)明 實(shí)施例中，可利用任何適合的材料填入接觸孔226、228和230中，以提供半導(dǎo)體裝置200的 基板或不同組件的接觸。圖3為本發(fā)明實(shí)施例的制造半導(dǎo)體裝置400的方法300的工藝流程圖。圖4A至圖 4L本發(fā)明實(shí)施例的方法300不同步驟的半導(dǎo)體裝置400的部分或全體剖面圖。請參考圖3 和圖4A，方法300起始于步驟302，步驟302提供一基板410，其包括一第一區(qū)域41IA和一 第二區(qū)域411B?？梢粤私獾氖?，基板410可以包括多個(gè)第一區(qū)域411A和第二區(qū)域411B。在本發(fā)明實(shí)施例中，基板410為一半導(dǎo)體基板?；?10可為包括包含結(jié)晶結(jié) 構(gòu)、多晶結(jié)構(gòu)或非晶結(jié)構(gòu)的硅或鍺的元素半導(dǎo)體、包括碳化硅(siliconcarbide)、砷化鎵 (gallium arsenic)、憐化嫁(gallium phosphide)、憐化銦(indiumphosphide)、砷化銦(indium arsenide)或銻化銦(indium antimonide)的化合物半導(dǎo)體、包括 SiGe、GaAsP、 AlInAs、AlGaAs, GaInAs, GaInP或GaInAsP的合金半導(dǎo)體或其它適合的材料及/或上述組 合。在本發(fā)明一實(shí)施例中，合金半導(dǎo)體基板可具有一梯度SiGe，其中硅和鍺的成分比例隨 著梯度SiGe的不同位置而改變。在本發(fā)明其它實(shí)施例中，SiGe合金形成于一硅基板上方。 在本發(fā)明其它實(shí)施例中，SiGe基板受到應(yīng)力。此外，上述半導(dǎo)體基板可為例如一絕緣層上 覆硅(silicon on insulator, SOI)的絕緣層上覆半導(dǎo)體，或者為一薄膜晶體管。在本發(fā)明 一些實(shí)施例中，上述半導(dǎo)體基板可包括一摻雜外延層或一隱埋層。在本發(fā)明其它實(shí)施例中， 上述化合物半導(dǎo)體基板可包括一多層的化合物半導(dǎo)體基板，或上述硅基板可包括一多層化 合物半導(dǎo)體基板。在一些實(shí)施例中，基板410可包括玻璃。在基板410上方沉積一介電層412，其可視為一層間介電層(ILD)。介電層412可為包括TEOS(tetraethylorthosilicate)氧化物、氧化硅、氮化硅、氮氧化硅、氧化鉿、氧 化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、磷硅玻璃(PSG)、硼磷硅玻璃 (BPSG)任何其它適合的材料及/或上述組合的任何適合的介電材料。在一些實(shí)施例中，介 電層412可包括例如摻氟的硅玻璃(Fluorinated Silicate Glass，F(xiàn)SG)、摻碳的氧化硅、應(yīng) 用材料(AppliedMaterialsInc.)提供的黑鉆石(有機(jī)硅酸鹽玻璃)、干凝膠(Xerogels)、 氣膠(Aerogel)、非晶系碳膜(amorphous fluorinated carbon)、聚對二甲苯(parylene)、 苯并環(huán)丁烯(BCB)、芳香族碳?xì)浠衔?SiLK，由密執(zhí)安州米德蘭的道氏公司提供)、聚亞酰 胺(polyimide)、其它適合的多孔聚合材料及/或上述組合之一低介電常數(shù)(low-k)材料。 可利用包括化學(xué)氣相沉積(CVD)、高密度等離子體CVD、旋轉(zhuǎn)、濺鍍、旋轉(zhuǎn)涂布及/或其它適 合的方式形成介電層212。介電層412可還包括包含多層介電材料的多層結(jié)構(gòu)。另外，介電 層412可具有任何適當(dāng)?shù)暮穸取？梢粤私獾氖?，可在介電?12上方及/或下方形成例如 界面層、覆蓋層、阻障層及/或緩沖層等額外層。另外，在本實(shí)施例中，第一區(qū)域411A包括至少一設(shè)置于基板410上方的柵極結(jié)構(gòu) 413A和413B，柵極結(jié)構(gòu)413A和413B包括一虛設(shè)柵極層414和間隙壁416。而第二區(qū)域 411B包括至少一設(shè)置于基板410上方的柵極結(jié)構(gòu)413C，柵極結(jié)構(gòu)413C包括一虛設(shè)柵極層 414和間隙壁416?？衫萌魏芜m合的工藝形成柵極結(jié)構(gòu)413A、413B和413C。舉例來說，可利用常用 的沉積工藝、光刻圖案化工藝、蝕刻工藝及/或上述組合形成柵極結(jié)構(gòu)413A、413B和413C。 上述沉積工藝可包括化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、濺鍍、 電鍍、其它適合的方式及/或上述方式組合。上述光刻圖案化工藝可包括光致抗蝕劑涂布 (旋轉(zhuǎn)涂布)、軟烤、光掩模對準(zhǔn)、曝光、曝光后烘烤、光致抗蝕劑顯影、浸潤、烘干(例如硬 烤)、其它適合的方式及/或上述方式組合?？墒褂美鐭o光掩模光刻工藝、電子束寫入 法、離子束寫入法或分子印跡等方式應(yīng)用或取代上述光刻曝光工藝。上述蝕刻工藝可為干 蝕刻、濕蝕刻及/或其它蝕刻方法(例如反應(yīng)式離子蝕刻)。上述蝕刻工藝也可包括純化 學(xué)工藝(等離子體蝕刻工藝)、純物理工藝(離子研磨工藝(ion milling))及/或上述組 合?？梢粤私獾氖?，可利用相同工藝步驟或工藝材料同時(shí)形成至少一柵極結(jié)構(gòu)，或利用不同 工藝步驟或工藝材料分別形成至少一柵極結(jié)構(gòu)，或利用相同或不同工藝步驟或工藝材料的 組合形成至少一柵極結(jié)構(gòu)。虛設(shè)柵極層414可包括含有多重介電材料的一多層結(jié)構(gòu)。虛設(shè)柵極層414可包括一高介電常數(shù)(high-k)材料的單層結(jié)構(gòu)，其可選自金屬氧化物、金屬氮化物、金屬硅化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬硅化物、金屬的氮氧化物、金屬鋁酸鹽、鋯硅酸 鹽、鋯鋁酸鹽、Hf02、HfSiO、HfSiON、HfTaO, HfTaTiO,HfTiO, HfZrO, HfAlON、其它適合的高介 電常數(shù)(high-k)材料及/或上述組合。虛設(shè)柵極層414可包括包含一介電材料的單層結(jié) 構(gòu)，舉例來說，介電材料包含多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅的含氧材料、含鍺材 料、氧化鉿、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁合金、其它適合的材料及/或上述材 料組合的含硅材料。在一些實(shí)施例中，虛設(shè)柵極層414可包括相同或不同摻質(zhì)的摻雜多晶 硅?？梢粤私獾氖?，虛設(shè)柵極層414可包括界面層、覆蓋層、阻障層及/或緩沖層等額外層。 在本例中，虛設(shè)柵極層414可包括多晶硅。設(shè)置虛設(shè)柵極層414的每一個(gè)側(cè)邊的間隙壁416可包括一介電材料，舉例來說，氮 化硅、氧化硅、碳化硅、氮氧化硅、其它適當(dāng)?shù)牟牧霞?或上述組合。在本例中，間隙壁416 可包括氮化硅?？衫萌魏芜m合的工藝形成間隙壁416。間隙壁416可還包括柵極襯墊層。 在一些實(shí)施例中，可部分或全部省略間隙壁416。請參考圖3，進(jìn)行方法300的步驟304，從基板的第一區(qū)域和第二區(qū)域中的至少一 個(gè)或多個(gè)柵極結(jié)構(gòu)移除虛設(shè)柵極層，以形成一個(gè)或多個(gè)溝槽及/或凹陷。請參考圖4B，在第 一區(qū)域411A和第二區(qū)域411B中的柵極結(jié)構(gòu)413A、413B和413C移除虛設(shè)柵極層414，以形 成溝槽418?？衫萌魏芜m合的工藝移除虛設(shè)柵極層414。舉例來說，可利用選擇性蝕刻方 式移除虛設(shè)柵極層414。上述選擇性蝕刻方式可包括一濕蝕刻工藝、一干蝕刻工藝或濕蝕刻 工藝和干蝕刻工藝的組合。舉例來說，濕蝕刻工藝可包括暴露于含氫氧離子的溶液(氫氧 化銨)、去離子水及/或其它適合的蝕刻劑溶液中。進(jìn)行步驟306，在上述基板上方形成一導(dǎo)電層，至少一部分的上述導(dǎo)電層填入第一 區(qū)域和第二區(qū)域中的一個(gè)或多個(gè)溝槽。在本例中，在基板410上方形成一導(dǎo)電層420，導(dǎo)電 層420填入如圖4C所示的溝槽418。可利用例如化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、 原子層沉積(ALD)、濺鍍、電鍍、其它適合的方式及/或上述方式組合沉積導(dǎo)電層420。導(dǎo)電 層420可包括任何適合的材料或任何適合的厚度。舉例來說，導(dǎo)電層220可包括鋁、銅、鎢、 鈦、鉭、氮化鈦、氮化鉭、鎳硅化物、鈷硅化物、TaC, TaSiN, TaCN, TiAl、TiAlN其它適當(dāng)?shù)牟?料及/或上述組合。另外，導(dǎo)電層420可為摻雜相同或不同摻質(zhì)的摻雜多晶硅。導(dǎo)電層420 可包括功函數(shù)層、襯墊層、界面層、種晶層、黏著層、阻障層等。舉例來說，可使用TiN、WN或W 做為用于P型金屬氧化物半導(dǎo)體晶體管(PMOS)的P型功函數(shù)金屬(P-metal)。另一方面， 可使用TiAl、TiAlN或TaCN做為用于N型金屬氧化物半導(dǎo)體晶體管(NMOS)的N型功函數(shù) 金屬(N-metal)。之后，如圖4D所示，對導(dǎo)電層420進(jìn)行一化學(xué)機(jī)械研磨(CMP)工藝，以平坦化及研 磨導(dǎo)電層420，直到到達(dá)介電層412為止。上述化學(xué)機(jī)械研磨(CMP)工藝在第一區(qū)域411A 和第二區(qū)域411B中形成包括間隙壁416和導(dǎo)電層420的柵極結(jié)構(gòu)413A、413B和413C。接著進(jìn)行常用的工藝，在上述半導(dǎo)體裝置上方形成一第二層(第二介電層)和形 成一個(gè)或多個(gè)接觸孔(或容許度)。上述一個(gè)或多個(gè)接觸孔(或容許度)允許一層或多層 之間的接觸、一個(gè)或多個(gè)組件之間的接觸、基板一部分與一層或多層之間的接觸及/或基 板一部分與半導(dǎo)體裝置的一個(gè)或多個(gè)組件之間的接觸。由于半導(dǎo)體裝置的尺寸明顯地縮 小，因此半導(dǎo)體裝置的組件之間的間距、形成于半導(dǎo)體裝置的的組件附近之用以隔開一個(gè)或多個(gè)接觸孔(或容許度)的間距也會隨之明顯地縮小。注意的是，現(xiàn)有工藝的接觸孔工 藝容許度小于理想的接觸孔工藝容許度，其會導(dǎo)致工藝的限制和設(shè)計(jì)的問題。舉例來說，較 小的接觸孔工藝容許度，會導(dǎo)致在設(shè)計(jì)規(guī)則中，接觸孔開口和組件(例如柵極結(jié)構(gòu))之間需 要一最小間距(minimum spacing)，上述最小間距會使接觸孔/柵極的疊對(overlay)范圍 (margin)小于理想的接觸孔/柵極的疊對范圍。而且，如果接觸孔和上述組件之間的最小 間距變化的話，會導(dǎo)致例如接觸孔/柵極短路和接觸孔斷路等較差的組件性能。因此，本發(fā)明實(shí)施例提供一方法，其中合并選擇性回蝕工藝和形成保護(hù)層的工藝， 以解決上述問題。利用合并選擇性回蝕工藝和形成保護(hù)層之工藝，可理想地放大接觸孔工 藝容許度。實(shí)質(zhì)上，接觸孔和柵極之間的間距明顯地縮小，可允許接觸孔和柵極之間的間距 接近于零，且允許接觸孔和柵極重迭(overlay)。上述的接觸孔-柵極之間間距的縮小可明 顯地縮小半導(dǎo)體裝置的尺寸。在一些例子中，半導(dǎo)體裝置(例如靜態(tài)隨機(jī)存取內(nèi)存)的尺 寸可縮小33. 4%之多。另外，因?yàn)楸Ｗo(hù)層是形成于一個(gè)或多個(gè)柵極結(jié)構(gòu)上方，所以可消除例 如短路的組件性能問題。因此，當(dāng)半導(dǎo)體裝置的尺寸明顯地縮小時(shí)，本發(fā)明實(shí)施例可放大接 觸孔工藝容許度。在一些實(shí)施例中，可依據(jù)本發(fā)明實(shí)施例形成位于金屬柵極上的新的自對 準(zhǔn)靜態(tài)隨機(jī)存取內(nèi)存。請參考圖3，進(jìn)行方法300的步驟308，選擇性回蝕位于第一區(qū)域和第二區(qū)域中的一個(gè)或多個(gè)柵極結(jié)構(gòu)的導(dǎo)電層。圖4E顯示選擇性回蝕位于基板410的第一區(qū)域411A中的 柵極結(jié)構(gòu)413A和413B和第二區(qū)域411B中的柵極結(jié)構(gòu)413C的導(dǎo)電層420?？蓱?yīng)用一濕蝕 刻工藝、一干蝕刻工藝或濕蝕刻工藝和干蝕刻工藝的組合做為選擇性回蝕工藝。舉例來說， 濕蝕刻工藝可包括暴露于含氫氧離子的溶液(氫氧化銨)、去離子水及/或其它適合的蝕刻 劑溶液中。在另一實(shí)施例中，可使用含氟等離子體和可包括CF4、Cl2、HBr、02、其它適合的氣 體或上述組合之蝕刻氣體進(jìn)行干蝕刻工藝。請參考圖3和圖4F，進(jìn)行步驟310，在位于第一區(qū)域和第二區(qū)域中的一個(gè)或多個(gè) 柵極結(jié)構(gòu)的回蝕后的導(dǎo)電層上方形成一保護(hù)層。在本發(fā)明實(shí)施例中，在位于基板410的 第一區(qū)域411A中的柵極結(jié)構(gòu)413A和413B的回蝕后導(dǎo)電層420上方，和第二區(qū)域411B中 的柵極結(jié)構(gòu)413C的回蝕后導(dǎo)電層420上方形成一保護(hù)層422?？衫美缥锢須庀喑练e (PVD)、化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)型化學(xué)氣相沉積(plasma-enhanced CVD)、快速 升溫化學(xué)氣相沉積(rapid thermal CVD)、原子層沉積(ALD)、金屬-有機(jī)物化學(xué)氣相沉 積(metal-organic CVD)、其它適當(dāng)?shù)墓に嚰?或上述組合的任何適當(dāng)?shù)墓に囆纬杀Ｗo(hù)層 422。在一實(shí)施例中，形成保護(hù)層422的方式可包括在基板410上方，且包括柵極結(jié)構(gòu)413A、 413B和413C的導(dǎo)電層420上方沉積一保護(hù)層422。之后，進(jìn)行一化學(xué)機(jī)械研磨(CMP)工藝 直到到達(dá)介電層412為止。上述化學(xué)機(jī)械研磨(CMP)工藝可使柵極結(jié)構(gòu)413A、413B和413C 的保護(hù)層422暴露出來。另外，保護(hù)層422可包括例如氮化硅、氧化硅、碳化硅、氮氧化硅、 非晶碳材料、其它適當(dāng)?shù)慕殡姴牧霞?或上述組合的任何適當(dāng)?shù)牟牧?。在后續(xù)工藝期間，保 護(hù)層422可做為位于柵極結(jié)構(gòu)413A、413B和413C的導(dǎo)電層420上方的硬屏蔽層。在一些 實(shí)施例中，保護(hù)層422包括與間隙壁416相同的材料。在本發(fā)明實(shí)施例中，保護(hù)層422包括 氮化硅。進(jìn)行步驟312，移除位于基板上方的介電層。請參考圖4G，可利用例如蝕刻工藝的 任何適當(dāng)?shù)墓に噺幕?10上方移除介電層412，上述蝕刻工藝可為干蝕刻、濕蝕刻及/或其它蝕刻方法(例如反應(yīng)式離子蝕刻)。上述蝕刻工藝也可包括純化學(xué)工藝(等離子體蝕 刻工藝)、純物理工藝(離子研磨工藝(ion milling))及/或上述組合。可以了解的是，可 對半導(dǎo)體裝置400進(jìn)行更進(jìn)一步的工藝，其中半導(dǎo)體裝置400包括常用額外的組件。舉例 來說，半導(dǎo)體裝置400可更包括隔絕區(qū)域(例如淺溝槽隔絕物(STI)及/或區(qū)域性硅氧化 物(LOCOS))、淺摻雜源/漏極區(qū)域(LDD)、源/漏極區(qū)域(S/D)及/或硅化物區(qū)域。接著，進(jìn)行步驟314，移除位于第一區(qū)域中的一個(gè)或多個(gè)柵極結(jié)構(gòu)的回蝕后的導(dǎo)電 層上方的保護(hù)層。在本發(fā)明實(shí)施例中，移除位于基板410的第一區(qū)域411A中的柵極結(jié)構(gòu) 413A和413B上方的保護(hù)層422 (意即從柵極結(jié)構(gòu)413A和413B的回蝕后的導(dǎo)電層420的 上方移除保護(hù)層422)?？衫萌魏芜m當(dāng)?shù)墓に囘M(jìn)行上述移除步驟。舉例來說，在本發(fā)明實(shí) 施例中，如圖4G所示，在包括柵極結(jié)構(gòu)413A、413B和413C的基板410上方沉積一抗反射層 424和一光致抗蝕劑層426?？衫美缁瘜W(xué)氣相沉積(CVD)、高密度等離子體CVD、物理氣 相沉積(PVD)、原子層沉積(ALD)、濺鍍、電鍍、其它適合的方式及/或上述方式組合的任何 適當(dāng)?shù)墓に嚦练e抗反射層424和光致抗蝕劑層426?？梢粤私獾氖?，在本發(fā)明其它實(shí)施例 中，可部分或全部省略抗反射層424，及/或可于基板410上方沉積一頂層抗反射層。請參考圖41，圖案化和蝕刻光致抗蝕劑層426，以暴露基板的第一區(qū)域411A中的柵極結(jié)構(gòu)413A和413B，特別是柵極結(jié)構(gòu)413A和413B的保護(hù)層422。上述圖案化工藝可 包括光致抗蝕劑涂布(例如旋轉(zhuǎn)涂布)、軟烤、光掩模對準(zhǔn)、曝光、曝光后烘烤、光致抗蝕劑 顯影、浸潤、烘干(例如硬烤)、其它適合的方式及/或上述方式組合?？墒褂美鐭o光掩 模光刻工藝、電子束寫入法、離子束寫入法或分子印跡等方式應(yīng)用或取代上述光刻圖案化 和曝光工藝。上述蝕刻工藝可為干蝕刻、濕蝕刻及/或其它蝕刻方法(例如反應(yīng)式離子蝕 亥IJ)。上述蝕刻工藝也可包括純化學(xué)工藝(等離子體蝕刻工藝)、純物理工藝(離子研磨工 藝(ion milling))及/或上述組合。可以了解的是，可利用上述工藝的任意組合暴露柵極 結(jié)構(gòu)413A和413B。接著，移除柵極結(jié)構(gòu)413A和413B暴露的保護(hù)層422，以暴露柵極結(jié)構(gòu)413A和413B 的導(dǎo)電層420的頂面?？衫美邕x擇性蝕刻工藝的任何適當(dāng)?shù)墓に囈瞥Ｗo(hù)層422。如 圖4J所示，之后，可剝除抗反射層424和光致抗蝕劑層426。進(jìn)行步驟316，在第一區(qū)域和第二區(qū)域中形成一個(gè)或多個(gè)接觸孔。舉例來說，可形 成一桶狀(butted)接觸孔開口以及一自對準(zhǔn)接觸孔開口。請參考圖4K，在基板410上方沉 積一介電層428。在本發(fā)明實(shí)施例中，介電層428也會沉積于柵極結(jié)構(gòu)413A、413B和413C上 方?？衫冒ɑ瘜W(xué)氣相沉積(CVD)、高密度等離子體CVD、物理氣相沉積(PVD)、原子層沉 積(ALD)、濺鍍、旋轉(zhuǎn)涂布、旋轉(zhuǎn)涂布及/或其它適合的方式形成介電層428。介電層428包 括例如層間介電層(ILD)之一介電層。介電層428可包括TEOS (tetraethylorthosi 1 icate) 氧化物、氧化硅、氮化硅、氮氧化硅、氧化鉿、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁 (HfO2-Al2O3)合金、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、摻氟的硅玻璃(Fluorinated Silicate Glass, FSG)、摻碳的氧化硅、應(yīng)用材料(Applied Materials, Inc.)提供的黑 鉆石(有機(jī)硅酸鹽玻璃)、干凝膠(Xerogels)、氣膠(Aerogel)、非晶系碳膜(amorphous fluorinatedcarbon)、聚對二甲苯(parylene)、苯并環(huán)丁烯(BCB)、芳香族碳?xì)浠衔?(SiLK,由密執(zhí)安州米德蘭的道氏公司提供)、聚亞酰胺(polyimide)、其它適合的多孔聚合 材料、其它適合的材料及/或上述組合的任何適合的介電材料。另外，介電層428可具有任何適當(dāng)?shù)暮穸取？梢粤私獾氖?，可在介電?28上方及/或下方形成例如界面層、覆蓋層、阻障層及/或緩沖層等額外層。之后，在第一區(qū)域和第二區(qū)域中形成一個(gè)或多個(gè)接觸孔430、432和434。如圖4L 所示，上述一個(gè)或多個(gè)接觸孔430、432和434可形成穿過介電層428?？衫萌魏芜m合的工 藝形成接觸孔430、432和434、舉例來說，可利用一個(gè)或多個(gè)常用的光刻圖案化工藝、蝕刻 工藝及/或上述組合形成接觸孔430、432和434。上述光刻圖案化工藝可包括光致抗蝕劑 涂布(例如旋轉(zhuǎn)涂布)、軟烤、光掩模對準(zhǔn)、曝光、曝光后烘烤、光致抗蝕劑顯影、浸潤、烘干 (例如硬烤)、其它適合的方式及/或上述方式組合?？墒褂美鐭o光掩模光刻工藝、電子 束寫入法、離子束寫入法或分子印跡等其它適合方式應(yīng)用或取代上述光刻曝光工藝。上述 蝕刻工藝可為干蝕刻、濕蝕刻及/或其它蝕刻方法(例如反應(yīng)式離子蝕刻)。上述蝕刻工藝 也可包括純化學(xué)工藝(等離子體蝕刻工藝)、純物理工藝(離子研磨工藝(ion milling)) 及/或上述組合。可以了解的是，可利用上述工藝的任意組合形成接觸孔430、432和434。在一實(shí)施例中，為了圖案化接觸孔430、432和434，是利用例如旋轉(zhuǎn)涂布的適合的 工藝在介電層428上方形成一光致抗蝕劑層。然后，利用一適合的光刻圖案化方法圖案化 光致抗蝕劑層，以形成圖案化光致抗蝕劑。之后，如圖4L所示，利用一干蝕刻方式將光致抗 蝕劑的圖案轉(zhuǎn)移至其下的層(介電層428)，以形成接觸孔430、432和434。之后，可剝除光 致抗蝕劑層?？梢粤私獾氖?，上述實(shí)施例并非用以限制形成接觸孔430、432和434的工藝 步驟。在本發(fā)明實(shí)施例中，接觸孔430包括一多晶硅接觸孔開口(提供對柵極結(jié)構(gòu)413A的 接觸)，接觸孔432包括一桶狀(butted)接觸孔開口(提供對柵極結(jié)構(gòu)413B及/或基板 (源/漏極(S/D)區(qū))的接觸)，而接觸孔434包括一自對準(zhǔn)接觸孔開口(提供對基板(源 /漏極(S/D)區(qū))的接觸)。如上所述，基板410可更包括源/漏極(S/D)區(qū)域，其中接觸 孔432和434提供開口以形成源/漏極(S/D)區(qū)域的接觸孔。之后，可以了解的是，可進(jìn)一步對半導(dǎo)體裝置400進(jìn)行互補(bǔ)式金屬氧化物半導(dǎo)體 晶體管(CMOS)或金屬氧化物半導(dǎo)體晶體管(MOS)工藝，以形成常用的不同種類的組件。在 另一實(shí)施例中，可在基板410上形成且組成不同的接觸孔插塞/介層孔插塞和多層內(nèi)聯(lián)機(jī) 物(金屬層和層間介電層)，以連接半導(dǎo)體裝置400的不同組件或結(jié)構(gòu)。舉例來說，在本發(fā) 明實(shí)施例中，可利用任何適合的材料填入接觸孔430、432和434中，以提供半導(dǎo)體裝置400 的基板或不同組件的接觸?？偠灾?，本發(fā)明實(shí)施例提供下述的多個(gè)優(yōu)點(diǎn)(1)改善所有的組件性能(例如 保護(hù)接觸孔/柵極不受短路和接觸孔斷路問題的影響)；(2)擴(kuò)大接觸孔模塊工藝容許度； (3)縮小半導(dǎo)體裝置的尺寸；(4)容許接觸孔/柵極結(jié)構(gòu)重疊對準(zhǔn)，實(shí)質(zhì)上容許接觸孔與柵 極結(jié)構(gòu)之間的間距接近于零；以及(5)縮小接觸孔與半導(dǎo)體裝置組件之間工藝設(shè)計(jì)的間 距。在一實(shí)施例中，一集成電路的制造方法包括提供一基板，其包括一第一區(qū)域和一第二 區(qū)域，上述第一區(qū)域和上述第二區(qū)域具有一個(gè)或多個(gè)柵極結(jié)構(gòu)，上述柵極結(jié)構(gòu)包括一虛設(shè) 柵極層；從上述第一區(qū)域和上述第二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)移除上述虛設(shè)柵極 層，以在上述第一區(qū)域和上述第二區(qū)域中形成一個(gè)或多個(gè)溝槽；將一導(dǎo)電層填入上述第一 區(qū)域和上述第二區(qū)域中的一個(gè)或多個(gè)上述溝槽；選擇性回蝕位于上述第二區(qū)域中的一個(gè)或 多個(gè)上述柵極結(jié)構(gòu)的上述導(dǎo)電層；在位于上述第二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的回 蝕后的上述導(dǎo)電層上方形成一保護(hù)層；在上述第一區(qū)域和上述第二區(qū)域中形成一個(gè)或多個(gè)接觸孔。上述集成電路結(jié)構(gòu)的制造方法還包括在上述基板上方形成一第一(介電)層。上述集成電路結(jié)構(gòu)的制造方法還包括在填入上述第一區(qū)域和上述第二區(qū)域中的一個(gè)或多個(gè) 上述溝槽之后進(jìn)行一化學(xué)機(jī)械研磨工藝；在位于上述第二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié) 構(gòu)的回蝕后的上述導(dǎo)電層上方形成上述保護(hù)層之后進(jìn)行一化學(xué)機(jī)械研磨工藝。在一些實(shí)施 例中，每一個(gè)上述化學(xué)機(jī)械研磨工藝停止在上述第一(介電)層上。在上述第一區(qū)域和上 述第二區(qū)域中形成一個(gè)或多個(gè)上述接觸孔包括在上述基板上方形成一第二(介電)層；對 上述第一介電層和上述第二介電層進(jìn)行一圖案化及/或蝕刻工藝。在一些實(shí)施例中，在上 述第一區(qū)域和上述第二區(qū)域中形成一個(gè)或多個(gè)上述接觸孔可包括在上述第一區(qū)域中形成 一桶狀(butted)接觸孔開口 ；在上述第二區(qū)域中形成一自對準(zhǔn)接觸孔開口。在一些實(shí)施例 中，上述集成電路結(jié)構(gòu)包括一靜態(tài)隨機(jī)存取內(nèi)存。上述保護(hù)層包括一硬屏蔽層。在一實(shí)施例中，一集成電路的制造方法包括提供一基板，其包括一第一區(qū)域和一 第二區(qū)域，其中上述第一區(qū)域和上述第二區(qū)域包括至少一個(gè)柵極結(jié)構(gòu)，上述柵極結(jié)構(gòu)包括 一虛設(shè)柵極層；在上述基板上方形成一第一介電層；從上述第一區(qū)域和上述第二區(qū)域中的 一個(gè)或多個(gè)的至少一個(gè)上述柵極結(jié)構(gòu)移除上述虛設(shè)柵極層，以在上述第一區(qū)域和上述第二 區(qū)域中形成一個(gè)或多個(gè)溝槽；將一導(dǎo)電層填入上述第一區(qū)域和上述第二區(qū)域中的一個(gè)或多 個(gè)上述溝槽；選擇性回蝕位于上述第一區(qū)域和上述第二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu) 的上述導(dǎo)電層；在位于上述第一區(qū)域和上述第二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的回蝕 后的上述導(dǎo)電層上方形成一保護(hù)層；移除位于上述基板上方的上述第一介電層；移除位于 上述第一區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的回蝕后的上述導(dǎo)電層上方的上述保護(hù)層；在 上述第一區(qū)域和上述第二區(qū)域中形成一個(gè)或多個(gè)接觸孔。上述集成電路結(jié)構(gòu)的制造方法還包括從上述第一區(qū)域和上述第二區(qū)域中的一個(gè) 或多個(gè)上述柵極結(jié)構(gòu)選擇性回蝕上述虛設(shè)柵極層；在位于上述第一區(qū)域和上述第二區(qū)域中 的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的回蝕后的上述虛設(shè)柵極層上方形成一保護(hù)層；移除位于上述 第一區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的回蝕后的上述虛設(shè)柵極層上方的上述保護(hù)層。上 述集成電路結(jié)構(gòu)的制造方法還包括將上述導(dǎo)電層填入上述第一區(qū)域和上述第二區(qū)域中的 一個(gè)或多個(gè)上述溝槽的步驟之后進(jìn)行一化學(xué)機(jī)械研磨工藝；在位于上述第二區(qū)域中的一個(gè) 或多個(gè)上述柵極結(jié)構(gòu)的回蝕后的上述導(dǎo)電層上方形成上述保護(hù)層的步驟之后進(jìn)行一化學(xué) 機(jī)械研磨工藝。在一些實(shí)施例中，移除位于上述第一區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的回蝕后 的上述虛設(shè)柵極層上方的上述保護(hù)層的步驟包括于上述基板上方形成一圖案層；蝕刻上述 圖案層以暴露出在上述基板的上述第一區(qū)域的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的上述保護(hù)層；選 擇性回蝕位于上述基板的上述第一區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的上述保護(hù)層。上述 集成電路結(jié)構(gòu)的制造方法更包括移除上述基板上方的上述圖案層及/或于上述基板上方 形成一個(gè)或多個(gè)抗反射層。在一些實(shí)施例中，在上述第一區(qū)域和上述第二區(qū)域中形成一個(gè)或多個(gè)上述接觸孔 的步驟包括在上述基板上方形成一第二介電層；對上述第二介電層進(jìn)行一圖案化及/或蝕 刻工藝。在一些實(shí)施例中，在上述第一區(qū)域和上述第二區(qū)域中形成一個(gè)或多個(gè)上述接觸孔 的步驟包括于上述第一區(qū)域中形成一多晶硅接觸孔開口和一桶狀(butted)接觸孔開口 ；在上述第二區(qū)域中形成一自對準(zhǔn)接觸孔開口。在另一實(shí)施例中，一集成電路的制造方法包括提供一基板；形成包括一導(dǎo)電層的 一個(gè)或多個(gè)柵極結(jié)構(gòu)，且一個(gè)或多個(gè)上述柵極結(jié)構(gòu)包括位于上述基板上方的一虛設(shè)柵極 層；選擇性回蝕至少一個(gè)的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的上述導(dǎo)電層和至少一個(gè)的一個(gè)或多 個(gè)上述柵極結(jié)構(gòu)的上述虛設(shè)柵極層；在至少一個(gè)的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的 回蝕后的上 述導(dǎo)電層上方形成一保護(hù)層且回蝕至少一個(gè)的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的上述虛設(shè)柵極 層；對上述基板及/或一個(gè)或多個(gè)上述柵極結(jié)構(gòu)形成一個(gè)或多個(gè)接觸孔。在一些實(shí)施例中， 對上述基板及/或一個(gè)或多個(gè)上述柵極結(jié)構(gòu)形成一個(gè)或多個(gè)上述接觸孔的步驟包括形成 一桶狀(butted)接觸孔開口以及一自對準(zhǔn)接觸孔開口。在又另一實(shí)施例中，一集成電路的制造方法包括提供一基板；形成包括一導(dǎo)電層 的一個(gè)或多個(gè)柵極結(jié)構(gòu)，且一個(gè)或多個(gè)所述柵極結(jié)構(gòu)包括位于該基板上方的一虛設(shè)柵極 層；選擇性回蝕一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該導(dǎo)電層和一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該虛設(shè) 柵極層；在一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該導(dǎo)電層上方形成一保護(hù)層且回蝕一個(gè)或 多個(gè)所述柵極結(jié)構(gòu)的該虛設(shè)柵極層；從一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的一部分移除該保護(hù)層包 括從一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的一部分回蝕該導(dǎo)電層且一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的一部 分包括回蝕的該虛設(shè)柵極層；對該基板及/或一個(gè)或多個(gè)所述柵極結(jié)構(gòu)形成一個(gè)或多個(gè)接 觸孔。在一些實(shí)施例中，對該基板及/或一個(gè)或多個(gè)所述柵極結(jié)構(gòu)形成一個(gè)或多個(gè)所述接 觸孔的步驟包括形成一多晶硅接觸孔開口、一桶狀(butted)接觸孔開口以及一自對準(zhǔn)接 觸孔開口。雖然本發(fā)明已以實(shí)施例揭示如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域普通 技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許改變與潤飾，因此本發(fā)明的保護(hù)范 圍應(yīng)當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種集成電路的制造方法，包括下列步驟提供一基板，其包括一第一區(qū)域和一第二區(qū)域，該第一區(qū)域和該第二區(qū)域具有一個(gè)或多個(gè)柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)包括一虛設(shè)柵極層；從該第一區(qū)域和該第二區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)移除該虛設(shè)柵極層，以在該第一區(qū)域和該第二區(qū)域中形成一個(gè)或多個(gè)溝槽；將一導(dǎo)電層填入該第一區(qū)域和該第二區(qū)域中的一個(gè)或多個(gè)所述溝槽；選擇性回蝕位于該第二區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該導(dǎo)電層；在位于該第二區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該導(dǎo)電層上方形成一保護(hù)層；以及在該第一區(qū)域和該第二區(qū)域中形成一個(gè)或多個(gè)接觸孔。
2.如權(quán)利要求1所述的集成電路的制造方法，還包括在填入該第一區(qū)域和該第二區(qū)域中的一個(gè)或多個(gè)所述溝槽之后進(jìn)行一化學(xué)機(jī)械研磨 工藝；以及在位于該第二區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該導(dǎo)電層上方形成該保 護(hù)層之后進(jìn)行一化學(xué)機(jī)械研磨工藝。
3.如權(quán)利要求1所述的集成電路的制造方法，其中在該第一區(qū)域和該第二區(qū)域中形成 一個(gè)或多個(gè)所述接觸孔包括在該基板上方形成一介電層；對該介電層進(jìn)行一圖案化及/或蝕刻工藝。
4.如權(quán)利要求1所述的集成電路的制造方法，其中在該第一區(qū)域和該第二區(qū)域中形成 一個(gè)或多個(gè)所述接觸孔包括在該第一區(qū)域中形成一桶狀接觸孔開口 ；以及 在該第二區(qū)域中形成一自對準(zhǔn)接觸孔開口。
5.一種集成電路的制造方法，包括下列步驟提供一基板，其包括一第一區(qū)域和一第二區(qū)域，其中該第一區(qū)域和該第二區(qū)域包括至 少一個(gè)柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)包括一虛設(shè)柵極層； 在該基板上方形成一第一介電層；從該第一區(qū)域和該第二區(qū)域中的一個(gè)或多個(gè)的至少一個(gè)所述柵極結(jié)構(gòu)移除該虛設(shè)柵 極層，以在該第一區(qū)域和該第二區(qū)域中形成一個(gè)或多個(gè)溝槽；將一導(dǎo)電層填入該第一區(qū)域和該第二區(qū)域中的一個(gè)或多個(gè)所述溝槽；選擇性回蝕位于該第一區(qū)域和該第二區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該導(dǎo)電層；在位于該第一區(qū)域和該第二區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該導(dǎo)電層 上方形成一保護(hù)層；移除位于該基板上方的該第一介電層；移除位于該第一區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該導(dǎo)電層上方的該保 護(hù)層；以及在該第一區(qū)域和該第二區(qū)域中形成一個(gè)或多個(gè)接觸孔。
6.如權(quán)利要求5所述的集成電路的制造方法，還包括從該第一區(qū)域和該第二區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)選擇性回蝕該虛設(shè)柵極層；在位于該第一區(qū)域和該第二區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該虛設(shè)柵 極層上方形成一保護(hù)層；以及移除位于該第一區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該虛設(shè)柵極層上方的 該保護(hù)層。
7.如權(quán)利要求5所述的集成電路的制造方法，還包括將該導(dǎo)電層填入該第一區(qū)域和該第二區(qū)域中的一個(gè)或多個(gè)所述溝槽的步驟之后進(jìn)行 一化學(xué)機(jī)械研磨工藝；以及在位于該第二區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該導(dǎo)電層上方形成該保 護(hù)層的步驟之后進(jìn)行一化學(xué)機(jī)械研磨工藝。
8.如權(quán)利要求5所述的集成電路的制造方法，其中移除位于該第一區(qū)域中的一個(gè)或多 個(gè)所述柵極結(jié)構(gòu)的回蝕后的該虛設(shè)柵極層上方的該保護(hù)層的步驟包括在該基板上方形成一圖案層；蝕刻該圖案層以暴露出在該基板的該第一區(qū)域的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該保護(hù)層；選擇性回蝕位于該基板的該第一區(qū)域中的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該保護(hù)層。
9.如權(quán)利要求5所述的集成電路的制造方法，其中在該第一區(qū)域和該第二區(qū)域中形成 一個(gè)或多個(gè)所述接觸孔的步驟包括在該基板上方形成一第二介電層；以及 對該第二介電層進(jìn)行一圖案化及/或蝕刻工藝。
10.如權(quán)利要求5所述的集成電路的制造方法，在該第一區(qū)域和該第二區(qū)域中形成一 個(gè)或多個(gè)所述接觸孔的步驟包括在該第一區(qū)域中形成一多晶硅接觸孔開口和一桶狀接觸孔開口 ；以及 在該第二區(qū)域中形成一自對準(zhǔn)接觸孔開口。
11.一種集成電路的制造方法，包括下列步驟 提供一基板；形成包括一導(dǎo)電層的一個(gè)或多個(gè)柵極結(jié)構(gòu)，且一個(gè)或多個(gè)所述柵極結(jié)構(gòu)包括位于該基 板上方的一虛設(shè)柵極層；選擇性回蝕至少一個(gè)的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該導(dǎo)電層和至少一個(gè)的一個(gè)或多 個(gè)所述柵極結(jié)構(gòu)的該虛設(shè)柵極層；在至少一個(gè)的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該導(dǎo)電層上方形成一保護(hù)層且回 蝕至少一個(gè)的一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該虛設(shè)柵極層；以及對該基板及/或一個(gè)或多個(gè)所述柵極結(jié)構(gòu)形成一個(gè)或多個(gè)接觸孔。
12.如權(quán)利要求11所述的集成電路的制造方法，其中對該基板及/或一個(gè)或多個(gè)所述 柵極結(jié)構(gòu)形成一個(gè)或多個(gè)所述接觸孔的步驟包括形成一桶狀接觸孔開口以及一自對準(zhǔn)接 觸孔開口。
13.一種集成電路的制造方法，包括下列步驟 提供一基板；形成包括一導(dǎo)電層的一個(gè)或多個(gè)柵極結(jié)構(gòu)，且一個(gè)或多個(gè)所述柵極結(jié)構(gòu)包括位于該基板上方的一虛設(shè)柵極層；選擇性回蝕一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該導(dǎo)電層和一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該虛設(shè)柵極層；在一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的回蝕后的該導(dǎo)電層上方形成一保護(hù)層且回蝕一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的該虛設(shè)柵極層；從一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的一部分移除該保護(hù)層包括從一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的一部分回蝕該導(dǎo)電層且一個(gè)或多個(gè)所述柵極結(jié)構(gòu)的一部分包括回蝕的該虛設(shè)柵極層；以 及對該基板及/或一個(gè)或多個(gè)所述柵極結(jié)構(gòu)形成一個(gè)或多個(gè)接觸孔。
14.如權(quán)利要求13所述的集成電路的制造方法，其中對該基板及/或一個(gè)或多個(gè)所述 柵極結(jié)構(gòu)形成一個(gè)或多個(gè)所述接觸孔的步驟包括形成一多晶硅接觸孔開口、一桶狀接觸孔 開口以及一自對準(zhǔn)接觸孔開口。
全文摘要
本發(fā)明提供一種集成電路的制造方法，包括提供一基板，其包括一第一區(qū)域和一第二區(qū)域，上述第一區(qū)域和第二區(qū)域具有一個(gè)或多個(gè)柵極結(jié)構(gòu)，上述柵極結(jié)構(gòu)包括一虛設(shè)柵極層；從上述第一區(qū)域和第二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)移除虛設(shè)柵極層，以在上述第一區(qū)域和第二區(qū)域中形成一個(gè)或多個(gè)溝槽；將一導(dǎo)電層填入上述第一區(qū)域和第二區(qū)域中的一個(gè)或多個(gè)上述溝槽；選擇性回蝕位于第二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的導(dǎo)電層；在位于上述第二區(qū)域中的一個(gè)或多個(gè)上述柵極結(jié)構(gòu)的回蝕后的導(dǎo)電層上方形成一保護(hù)層；在上述第一區(qū)域和第二區(qū)域中形成一個(gè)或多個(gè)接觸孔。本發(fā)明的集成電路的制造方法在縮小模塊尺寸時(shí)可提供放大的工藝容許度。
文檔編號H01L21/28GK101800192SQ20101011337
公開日2010年8月11日 申請日期2010年2月3日 優(yōu)先權(quán)日2009年2月3日
發(fā)明者杜安群, 黃振銘 申請人:臺灣積體電路制造股份有限公司