專利名稱：碳化硅半導(dǎo)體裝置的制造方法及碳化硅半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有實(shí)現(xiàn)柵極電容的降低的柵極結(jié)構(gòu)的碳化硅半導(dǎo)體裝置的制造方 法及碳化硅半導(dǎo)體裝置。
背景技術(shù)：
與傳統(tǒng)的硅(Si)相比，碳化硅(SiC)具有約3倍寬的禁帶寬度、約10倍的絕緣 破壞電場(chǎng)以及約3倍的導(dǎo)熱性。因此與利用硅襯底制造的半導(dǎo)體裝置(硅半導(dǎo)體裝置) 相比，利用碳化硅襯底制造的半導(dǎo)體裝置(碳化硅半導(dǎo)體裝置)具有能以低電阻高溫動(dòng) 作的特征。特別是與作為硅半導(dǎo)體裝置的M0SFET或IGBT相比，作為碳化硅半導(dǎo)體裝置 的M0SFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管Metal OxideSemiconductor Field Effect Transistor)或 IGBT(絕緣柵雙極型晶體管Insulated Gate Bipolor Transistor)可以 減少通電時(shí)的損耗或開關(guān)動(dòng)作時(shí)的損耗。特別是在高速進(jìn)行開關(guān)動(dòng)作時(shí)，可知與作為硅半 導(dǎo)體裝置的M0SFET或IGBT相比，作為碳化硅半導(dǎo)體裝置的M0SFET或IGBT的減少損耗效 果大。可是在使作為碳化硅半導(dǎo)體裝置的M0SFET或IGBT高速進(jìn)行切換的場(chǎng)合，減少柵 極電容是很重要的。圖9是表示具有實(shí)現(xiàn)該柵極電容的減少的柵極結(jié)構(gòu)的傳統(tǒng)平面型M0SFET的剖視 圖，例如，示出與專利文獻(xiàn)1及2相當(dāng)?shù)臇艠O結(jié)構(gòu)。此外圖10至圖14是表示圖9的平面型 M0SFET的一般制造工序的說明圖。參照?qǐng)D9至圖14，就傳統(tǒng)平面型M0SFET的制造工序及其結(jié)構(gòu)進(jìn)行說明。首先，在n型的碳化硅襯底101的表面上，通過外延氣相生長(zhǎng)法形成n-型的碳化 硅層102。接著，在碳化硅層102的所選擇的區(qū)域，以抗蝕劑103為掩模，離子注入(箭頭 A)p型的雜質(zhì)即鋁(A1)形成阱區(qū)104。在離子注入后，除去抗蝕劑103。(參照?qǐng)D10)接著，在阱區(qū)104的所選擇的區(qū)域，以抗蝕劑105為掩模，離子注入(箭頭B)n型 的雜質(zhì)即氮(N)或磷(P)，形成源極區(qū)106。在離子注入后，除去抗蝕劑105。(參照?qǐng)D11)接著，以抗蝕劑107為掩模，離子注入(箭頭C)p型的雜質(zhì)即鋁(A1)，以與源極區(qū) 106的外側(cè)相接觸的方式形成接觸區(qū)108。(參照?qǐng)D12)接著，在除去抗蝕劑107后，進(jìn)行活性化退火處理(例如，在氬(Ar)氣氛中 1500°C，30分鐘)。(參照?qǐng)D13)接著，在碳化硅層102的整個(gè)表面上，通過熱氧化法來形成柵極氧化膜109。然后 在柵極氧化膜109上，通過化學(xué)氣相生長(zhǎng)法等形成多晶硅膜，然后以抗蝕劑為掩模，通過干 蝕刻法等除去不需要部分，形成柵電極110。這時(shí)，柵電極110不會(huì)形成在被阱區(qū)104夾持 的碳化硅層102的區(qū)域即耗盡區(qū)111。(參照?qǐng)D14)接著，在柵極氧化膜109及柵電極110的表面上，通過化學(xué)氣相生長(zhǎng)法形成層間絕 緣膜112后，以抗蝕劑為掩模，通過干蝕刻法等除去不需要部分。接著，在露出的接觸區(qū)108、源極區(qū)106及層間絕緣膜112的表面上，通過物理氣相生長(zhǎng)法等形成源電極113。(參照?qǐng)D14)最后，在碳化硅襯底101的背面上，通過物理氣相生長(zhǎng)法等形成漏電極114，完成 圖9所示的平面型M0SFET。專利文獻(xiàn)1 日本特開2002-190594號(hào)公報(bào)專利文獻(xiàn)2 日本特開2007-59636號(hào)公報(bào)在圖9所示那樣的平面型M0SFET的場(chǎng)合，可以實(shí)現(xiàn)柵極電容的減少，但是圖9的E 部分所示的柵電極110內(nèi)側(cè)的柵電極端，換言之在耗盡區(qū)111上的柵電極110的柵電極端 的電場(chǎng)變強(qiáng)，因此存在柵極氧化膜109的可靠性降低的問題。特別是，碳化硅的絕緣破壞電 場(chǎng)比硅大一位，因此該柵電極端的電場(chǎng)大一位。因此，柵極氧化膜109的可靠性下降的問題 顯得更加明顯。此外這問題在具有與平面型M0SFET相同的柵極結(jié)構(gòu)的平面型IGBT中也同 樣發(fā)生。此外，從商業(yè)角度來看，要解決該問題時(shí)還需要抑制制造成本的增加。

發(fā)明內(nèi)容
本發(fā)明的第一目的是為解決上述所示的問題而構(gòu)思，提供一種碳化硅半導(dǎo)體裝置 的制造方法及碳化硅半導(dǎo)體裝置，以在柵電極110內(nèi)側(cè)的耗盡區(qū)111上的柵電極端發(fā)生強(qiáng) 電場(chǎng)的場(chǎng)合，也能緩沖施加于柵極氧化膜109的電場(chǎng)，并可以確保柵極氧化膜109的可靠性。此外本發(fā)明的第二目的是提供在實(shí)現(xiàn)上述第一目的時(shí)極力抑制制造成本的增加 的碳化硅半導(dǎo)體裝置的制造方法及碳化硅半導(dǎo)體裝置。本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法，其特征在于包括在第一導(dǎo)電型的碳化 硅層的內(nèi)部，不用活性化退火處理來擴(kuò)散而在所述碳化硅層內(nèi)離子注入第二導(dǎo)電型的第一 雜質(zhì)形成第二導(dǎo)電型的阱區(qū)的工序；在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域，不 用所述活性化退火處理來擴(kuò)散而在所述碳化硅層內(nèi)離子注入成為第一導(dǎo)電型的第二雜質(zhì) 并且離子注入經(jīng)所述活性化退火處理擴(kuò)散而在所述碳化硅層內(nèi)成為第二導(dǎo)電型的第三雜 質(zhì)形成第一導(dǎo)電型的源極區(qū)的工序；在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域，且 在所述源極區(qū)內(nèi)側(cè)的所述碳化硅層，通過所述活性化退火處理擴(kuò)散所述源極區(qū)所包含的所 述第三雜質(zhì)形成第二導(dǎo)電型的溝道區(qū)的工序；以及在所述碳化硅層的表面上，隔著柵極絕 緣膜形成柵電極，以覆蓋所述溝道區(qū)及處于所述溝道區(qū)的內(nèi)外側(cè)的所述碳化硅層的一部分 表面露出部和一部分所述源極區(qū)的工序，所述阱區(qū)、所述溝道區(qū)及所述柵電極形成為在以 所述源極區(qū)的內(nèi)側(cè)為基準(zhǔn)設(shè)所述阱區(qū)的延伸長(zhǎng)度為L(zhǎng)well、所述溝道區(qū)的延伸長(zhǎng)度為L(zhǎng)ch、 所述柵電極的延伸長(zhǎng)度為L(zhǎng)g時(shí)，滿足Lch < Lg < Lwell的關(guān)系。(發(fā)明效果)依據(jù)本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法，阱區(qū)、溝道區(qū)及柵電極形成為在以 源極區(qū)的內(nèi)側(cè)為基準(zhǔn)設(shè)阱區(qū)的延伸長(zhǎng)度為L(zhǎng)well、溝道區(qū)的延伸長(zhǎng)度為L(zhǎng)ch、柵電極的延伸 長(zhǎng)度為L(zhǎng)g時(shí)，滿足Lch < Lg < Lwell的關(guān)系，因此僅位于碳化硅層的表面露出部的柵電極 端的電場(chǎng)得到緩沖，從而能夠確保柵極氧化膜的可靠性。此外，依據(jù)本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法，在形成源極區(qū)時(shí)在碳化硅層 內(nèi)依次離子注入成為第一導(dǎo)電型的第二雜質(zhì)和成為第二導(dǎo)電型的第三雜質(zhì)，通過其后的活 性化退火處理使第三雜質(zhì)擴(kuò)散在碳化硅層內(nèi)形成溝道區(qū)，因此在形成溝道區(qū)時(shí)，無需形成
6新的抗蝕劑等的掩模而離子注入第三雜質(zhì)，僅增加離子注入第三雜質(zhì)的工序即可，因此能 夠極力抑制制造成本。


圖1是表示本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造工序的說明圖。圖2是表示本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造工序的說明圖。圖3是表示本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造工序的說明圖。圖4是表示本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造工序的說明圖。圖5是表示本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造工序的說明圖。圖6是表示本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造工序的說明圖。圖7是表示本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置的剖視圖。圖8是表示本發(fā)明實(shí)施方式2的碳化硅半導(dǎo)體裝置的剖視圖。圖9是表示傳統(tǒng)碳化硅半導(dǎo)體裝置的剖視圖。圖10是表示傳統(tǒng)碳化硅半導(dǎo)體裝置的制造工序的說明圖。圖11是表示傳統(tǒng)碳化硅半導(dǎo)體裝置的制造工序的說明圖。圖12是表示傳統(tǒng)碳化硅半導(dǎo)體裝置的制造工序的說明圖。圖13是表示傳統(tǒng)碳化硅半導(dǎo)體裝置的制造工序的說明圖。圖14是表示傳統(tǒng)碳化硅半導(dǎo)體裝置的制造工序的說明圖。
具體實(shí)施例方式實(shí)施方式1采用平面型M0SFET作為碳化硅半導(dǎo)體裝置的一個(gè)例子，就本發(fā)明的實(shí)施方式1進(jìn) 行說明。圖1 圖6是表示平面型M0SFET的制造工序的說明圖。此外圖7是表示由該平 面型M0SFET的制造工序獲得的平面型M0SFET的結(jié)構(gòu)的剖視圖。參照?qǐng)D1至圖7，就本發(fā)明的平面型M0SFET的制造工序及其結(jié)構(gòu)進(jìn)行說明。首先，通過外延晶體生長(zhǎng)法，在n型(第一導(dǎo)電型)的碳化硅襯底1的表面上形 成n-型(第一導(dǎo)電型)的碳化硅層2。由該碳化硅襯底1和碳化硅層2構(gòu)成碳化硅晶片 (wafer) 0 (參照?qǐng)D 1)接著，在從碳化硅層2表面規(guī)定深度的碳化硅層2內(nèi)部，以抗蝕劑3為掩模，離子 注入(箭頭G)p型的雜質(zhì)，隔著規(guī)定間隔有選擇地形成p型(第二導(dǎo)電型)的阱區(qū)4。在此 碳化硅層2中采用鋁(A1)作為p型的雜質(zhì)。在離子注入后，除去抗蝕劑3。此外通過離子 注入來形成的阱區(qū)4的深度是通過注入的離子的加速電壓來控制的，因此設(shè)定加速電壓， 以在規(guī)定深度的碳化硅層2內(nèi)部形成阱區(qū)4。(參照?qǐng)D1)接著，在阱區(qū)4上被碳化硅層2的表面和阱區(qū)4夾持的碳化硅層2的區(qū)域，以抗蝕 劑5為掩模，依次離子注入(箭頭H)n型的雜質(zhì)和p型的雜質(zhì)，有選擇地形成n型(第一導(dǎo) 電型)的源極區(qū)6。源極區(qū)6的n型的雜質(zhì)濃度設(shè)定為相對(duì)濃于碳化硅層2的n型的雜質(zhì) 濃度。在此作為碳化硅層2中的n型的雜質(zhì)，舉出了氮(N)或磷(P)。此外在這里作為被 注入的P型的雜質(zhì)，采用硼(B)。此外需要使硼的注入量少于氮或磷的注入量，以使離子注 入后的源極區(qū)6成為n型。此外需要使被注入的硼到達(dá)阱區(qū)4。再者如圖2所示，源極區(qū)6進(jìn)入阱區(qū)4也可。在離子注入后，除去抗蝕劑5。此外，通過離子注入形成的源極區(qū)6的深 度是通過所注入的離子的加速電壓來控制的，因此設(shè)定加速電壓，以成為規(guī)定深度。此外n 型的雜質(zhì)即氮或磷和P型的雜質(zhì)即硼的離子注入順序可為逆向。(參照?qǐng)D2)接著，在阱區(qū)4上被碳化硅層2的表面和阱區(qū)4夾持的區(qū)域，以抗蝕劑7為掩模， 離子注入(箭頭K)p型的雜質(zhì)，有選擇地形成p+型(第二導(dǎo)電型)的接觸區(qū)8。在此接觸 區(qū)8形成為與源極區(qū)6的外側(cè)相接觸。此外接觸區(qū)8的雜質(zhì)濃度設(shè)定為相對(duì)濃于阱區(qū)4的 雜質(zhì)濃度。在這里碳化硅層2中采用鋁作為p型的雜質(zhì)。在離子注入后，除去抗蝕劑7。此 外，通過離子注入形成的接觸區(qū)8的深度是通過所注入的離子的加速電壓來控制的，因此 設(shè)定加速電壓，以成為規(guī)定深度。(參照?qǐng)D3)接著，對(duì)碳化硅晶片進(jìn)行活性化退火處理(例如，在氬(Ar)氣氛中1500°C，30分 鐘)。從而注入離子被電氣活性化，恢復(fù)因離子注入而產(chǎn)生的晶體缺陷。(參照?qǐng)D4)此外在活性化退火時(shí)，離子注入到源極區(qū)6的硼，如圖4的點(diǎn)劃線M所示，在源極 區(qū)6周圍擴(kuò)散。在此碳化硅晶片為(0001)面，因此(0001)面內(nèi)方向的擴(kuò)散大于在(0001) 面內(nèi)垂直方向的擴(kuò)散。即，硼的擴(kuò)散在碳化硅晶片的面內(nèi)方向(橫向)大，而在深度方向 (縱向)小。此外，作為雜質(zhì)的鋁、氮及磷，通過活性化退火而幾乎不會(huì)擴(kuò)散。因此離子注入 時(shí)的形成輪廓被原樣保留。(參照?qǐng)D4)如此通過活性化退火處理來使離子注入至源極區(qū)6的硼向源極區(qū)6的周圍擴(kuò)散， 以在阱區(qū)4上以與源極區(qū)6內(nèi)側(cè)相接觸的方式，有選擇地在被碳化硅層2的表面與阱區(qū)4夾 持的區(qū)域形成P-型(第二導(dǎo)電型)的溝道區(qū)9。即，通過活性化退火處理使p型的雜質(zhì)即 硼擴(kuò)散至n-型的碳化硅層2，通過將n型轉(zhuǎn)換為p型，形成p-型的溝道區(qū)9。(參照?qǐng)D5)再者硼為p型的雜質(zhì)，因此即使擴(kuò)散至p型的阱區(qū)4及p+型的接觸區(qū)8，在功能上 也沒有問題。接著，在高溫的氧(02)氣氛中，對(duì)碳化硅層2的整個(gè)表面上形成由二氧化硅(Si02) 構(gòu)成的柵極氧化膜10。又，在柵極氧化膜10的表面上，通過化學(xué)氣相生長(zhǎng)法形成多晶硅膜 后，以抗蝕劑為掩模，通過濕蝕刻法或借助RIE (活性離子蝕刻Reactive Ion Etching)等 的干蝕刻法來除去不需要部分，形成柵電極11。這時(shí)，柵電極11形成為覆蓋溝道區(qū)9。更 詳細(xì)地說，柵電極11形成為覆蓋溝道區(qū)9、以及溝道區(qū)9的內(nèi)外側(cè)的碳化硅層2的一部分表 面露出部及一部分源極區(qū)6。此外柵電極11不會(huì)形成在被阱區(qū)4及溝道區(qū)9夾持的碳化硅 層2的區(qū)域即耗盡區(qū)12。(參照?qǐng)D6)。接著，在柵極氧化膜10及柵電極11的表面上，通過利用TE0S(四乙氧基硅烷 Tetraethoxysilane)氣體的化學(xué)氣相生長(zhǎng)法形成由二氧化硅(Si02)構(gòu)成的層間絕緣膜13 后，以抗蝕劑為掩模，通過RIE等的干蝕刻法除去層間絕緣膜13及柵極氧化膜10，以使接觸 區(qū)8及一部分露出源極區(qū)6。然后，也除去抗蝕劑。(參照?qǐng)D6)接著，在露出的接觸區(qū)8、源極區(qū)6及層間絕緣膜13的表面上，例如通過濺鍍等的 物理氣相生長(zhǎng)法(PVD (Physical Vapor D印osition)法)，形成作為第一主電極的源電極 14。源電極14與接觸區(qū)8及源極區(qū)6電連接。(參照?qǐng)D6)在此作為源電極14的材料構(gòu)成例，舉出鋁(A1)。該場(chǎng)合，在露出的接觸區(qū)8和源 極區(qū)6的表面形成有用于得到歐姆接觸的鎳(Ni)合金。最后，在半導(dǎo)體襯底1的背面上，通過濺鍍等的物理氣相生長(zhǎng)法形成由導(dǎo)電膜構(gòu)
8成的作為第二主電極的漏電極15。(參照?qǐng)D7)在此作為漏電極15的材料構(gòu)成例，舉出鎳(Ni)和金(Au)的疊層。該場(chǎng)合，在半 導(dǎo)體襯底1的背面也形成有用于得到歐姆接觸的鎳(Ni)合金。經(jīng)上述步驟，完成本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置即平面型M0SFET。(參 照?qǐng)D7)可是，在這樣制造的平面型M0SFET中，為了緩沖柵電極11內(nèi)側(cè)的柵電極端，即耗 盡區(qū)12上的柵電極端(圖中，N部分)的電場(chǎng)，需要使阱區(qū)4、溝道區(qū)9及柵電極11處于如 下的位置關(guān)系。S卩，如圖7所示，在碳化硅晶片面內(nèi)方向(橫向)，以源極區(qū)6的內(nèi)側(cè)為基準(zhǔn)，將向 耗盡區(qū)12—側(cè)延伸的長(zhǎng)度，即阱區(qū)4的延伸長(zhǎng)度設(shè)為L(zhǎng)well、溝道區(qū)9的延伸長(zhǎng)度設(shè)為L(zhǎng)ch、 柵電極11的延伸長(zhǎng)度設(shè)為L(zhǎng)g的場(chǎng)合，需要滿足Lch < Lg< Lwell的關(guān)系。從而，在圖7的N部分所示的柵電極11內(nèi)側(cè)的柵電極端，即耗盡區(qū)12上的柵電極 端產(chǎn)生的強(qiáng)電場(chǎng)，被阱區(qū)4屏蔽。在本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造方法中，將阱區(qū)4、溝道區(qū)6及柵 電極11形成為在將碳化硅晶片面內(nèi)方向上的距離源極區(qū)6內(nèi)側(cè)的延伸長(zhǎng)度，具體地說從源 極區(qū)6的內(nèi)側(cè)向耗盡區(qū)12 —側(cè)延伸的長(zhǎng)度設(shè)成阱區(qū)4為L(zhǎng)well、溝道區(qū)9為L(zhǎng)ch、柵電極11 為L(zhǎng)g的情況下，滿足Lch < Lg < Lwell的關(guān)系，因此到達(dá)碳化硅層2的表面露出部的耗盡 區(qū)12上的柵電極11的柵電極端成為被阱區(qū)4屏蔽的柵極結(jié)構(gòu)，所以與圖9所示那樣的傳 統(tǒng)柵極部的結(jié)構(gòu)相比緩沖了電場(chǎng)。因而能夠確保柵極氧化膜10的可靠性。此外，在本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造方法中，通過活性化退火 處理擴(kuò)散注入于源極區(qū)6的硼，形成了溝道區(qū)9。因此，除了在形成源極區(qū)6時(shí)追加了注入 硼的工序以外，能夠利用圖10至圖14所示的傳統(tǒng)制造工序。在形成溝道區(qū)9時(shí)，無需重新 形成抗蝕劑掩模后離子注入硼。因而能夠抑制碳化硅半導(dǎo)體裝置的制造成本。而且，在本發(fā)明實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造方法中，通過利用了注入 到源極區(qū)6的硼的擴(kuò)散的自定位(self aligned)形成溝道區(qū)9，因此溝道長(zhǎng)度的控制性與 通過利用抗蝕劑掩模的離子注入來形成溝道區(qū)9的場(chǎng)合相比，顯得非常優(yōu)越。這對(duì)碳化硅 半導(dǎo)體裝置的小型化也是有效的。實(shí)施方式2在實(shí)施方式1中，例示了在耗盡區(qū)12上無柵電極11的平面型M0SFET，但是如圖8 所示，在整個(gè)耗盡區(qū)12上形成柵電極16的場(chǎng)合，也具有緩沖柵電極16的電場(chǎng)的效果。因 而能夠確保柵極氧化膜10的可靠性。此外在實(shí)施方式2中，柵電極16以外是與實(shí)施方式 1所示的圖7相等，因此采用圖7中標(biāo)記的符號(hào)相同的符號(hào)，并省略其說明。此外在制造工 序中，由于采用實(shí)施方式1所示的工序也能容易達(dá)成，省略其說明。此外在實(shí)施方式2中，也需要在將碳化硅晶片面內(nèi)方向的從源極區(qū)6內(nèi)側(cè)向耗盡 區(qū)12 —側(cè)延伸的長(zhǎng)度設(shè)成阱區(qū)4為L(zhǎng)well、溝道區(qū)9為L(zhǎng)ch的情況下，滿足Lch < Lwell的 關(guān)系。此外在實(shí)施方式2中，也能得到如實(shí)施方式1所示那樣的、制造成本的抑制及溝道 長(zhǎng)度的良好控制性。再者在實(shí)施方式1及2中，作為碳化硅半導(dǎo)體裝置以平面型M0SFET為例進(jìn)行了說明，但是很顯然，只要是具有相同的柵極結(jié)構(gòu)的碳化硅半導(dǎo)體裝置就能適用，例如可以對(duì)平 面型IGBT適用。再者要對(duì)平面型IGBT適用時(shí)，在與半導(dǎo)體襯底1的第二主電極15相接觸 的一側(cè)設(shè)置第二導(dǎo)電型的集電極層即可。此外在實(shí)施方式1及2中，說明了作為活性化退火時(shí)在碳化硅層2內(nèi)擴(kuò)散的雜質(zhì) 即第一雜質(zhì)采用鋁，作為第二雜質(zhì)采用氮及磷，并且作為活性化退火時(shí)向碳化硅層2內(nèi)擴(kuò) 散的雜質(zhì)即第三雜質(zhì)采用硼，但是如果具有與在此所示的雜質(zhì)相等的特性，具體而言在活 性化退火處理時(shí)具有相等的碳化硅層2內(nèi)的擴(kuò)散特性的雜質(zhì)就可以利用，采用這些雜質(zhì)的 情形，顯然也屬于本發(fā)明的范圍。符號(hào)說明In型(第一導(dǎo)電型)的碳化硅襯底；2n_型(第一導(dǎo)電型)的碳化硅層；3抗蝕 劑；4p型(第二導(dǎo)電型)的阱區(qū)；5抗蝕劑；6n型(第一導(dǎo)電型)的源極區(qū)；7抗蝕劑；8p+ 型(第二導(dǎo)電型)的接觸區(qū)；9p_型(第二導(dǎo)電型)的溝道區(qū)；10柵極氧化膜；11柵電極； 12耗盡區(qū)；13層間絕緣膜；14作為第一主電極的源電極；15作為第二主電極的漏電極。
權(quán)利要求
一種碳化硅半導(dǎo)體裝置的制造方法，其特征在于包括在第一導(dǎo)電型的碳化硅層的內(nèi)部，不用活性化退火處理來擴(kuò)散而在所述碳化硅層內(nèi)離子注入第二導(dǎo)電型的第一雜質(zhì)形成成為第二導(dǎo)電型的阱區(qū)的工序；在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域，不用所述活性化退火處理來擴(kuò)散而在所述碳化硅層內(nèi)離子注入成為第一導(dǎo)電型的第二雜質(zhì)并且離子注入經(jīng)所述活性化退火處理擴(kuò)散而在所述碳化硅層內(nèi)成為第二導(dǎo)電型的第三雜質(zhì)形成第一導(dǎo)電型的源極區(qū)的工序；在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域，且在所述源極區(qū)內(nèi)側(cè)的所述碳化硅層，通過所述活性化退火處理擴(kuò)散所述源極區(qū)所包含的所述第三雜質(zhì)形成第二導(dǎo)電型的溝道區(qū)的工序；以及在所述碳化硅層的表面上，隔著柵極絕緣膜形成柵電極，以覆蓋所述溝道區(qū)及處于所述溝道區(qū)的內(nèi)外側(cè)的所述碳化硅層的一部分表面露出部和一部分所述源極區(qū)的工序，所述阱區(qū)、所述溝道區(qū)及所述柵電極形成為在以所述源極區(qū)的內(nèi)側(cè)為基準(zhǔn)設(shè)所述阱區(qū)的延伸長(zhǎng)度為L(zhǎng)well、所述溝道區(qū)的延伸長(zhǎng)度為L(zhǎng)ch、所述柵電極的延伸長(zhǎng)度為L(zhǎng)g時(shí)，滿足Lch＜Lg＜Lwell的關(guān)系。
2.如權(quán)利要求1所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于所述第一雜質(zhì)為 鋁，所述第二雜質(zhì)為氮或磷，所述第三雜質(zhì)為硼。
3.一種碳化硅半導(dǎo)體裝置的制造方法，其特征在于包括在第一導(dǎo)電型的碳化硅層的內(nèi)部，不用活性化退火處理來擴(kuò)散而在所述碳化硅層內(nèi)離 子注入第二導(dǎo)電型的第一雜質(zhì)形成成為第二導(dǎo)電型的阱區(qū)的工序；在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域，不用所述活性化退火處理來擴(kuò)散而 在所述碳化硅層內(nèi)離子注入成為第一導(dǎo)電型的第二雜質(zhì)并且離子注入經(jīng)所述活性化退火 處理擴(kuò)散而在所述碳化硅層內(nèi)成為第二導(dǎo)電型的第三雜質(zhì)形成第一導(dǎo)電型的源極區(qū)的工 序；在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域，且在所述源極區(qū)內(nèi)側(cè)的所述碳化硅 層，通過所述活性化退火處理擴(kuò)散所述源極區(qū)所包含的所述第三雜質(zhì)形成第二導(dǎo)電型的溝 道區(qū)的工序；以及在所述碳化硅層的表面上，隔著柵極絕緣膜形成柵電極，以覆蓋所述溝道區(qū)及處于所 述溝道區(qū)的內(nèi)外側(cè)的所述碳化硅層的表面露出部和一部分所述源極區(qū)的工序，所述阱區(qū)、所述溝道區(qū)形成為在以所述源極區(qū)的內(nèi)側(cè)為基準(zhǔn)設(shè)所述阱區(qū)的延伸長(zhǎng)度為 Lwell、所述溝道區(qū)的延伸長(zhǎng)度為L(zhǎng)ch時(shí)，滿足Lch < Lwell的關(guān)系。
4.如權(quán)利要求3所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于所述第一雜質(zhì)為 鋁，所述第二雜質(zhì)為氮或磷，所述第三雜質(zhì)為硼。
5.一種碳化硅半導(dǎo)體裝置，其特征在于包括第一導(dǎo)電型的半導(dǎo)體襯底；第一導(dǎo)電型的碳化硅層，設(shè)置在所述半導(dǎo)體襯底的表面上；第二導(dǎo)電型的阱區(qū)，以規(guī)定間隔相離間地選擇性設(shè)置在所述碳化硅層內(nèi)部的規(guī)定深度；第一導(dǎo)電型的源極區(qū)，有選擇地設(shè)置在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域；第二導(dǎo)電型的接觸區(qū)，設(shè)置在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域，以與所 述源極區(qū)外側(cè)相接觸；第二導(dǎo)電型的溝道區(qū)，設(shè)置在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域，以與所 述源極區(qū)內(nèi)側(cè)相接觸；柵極絕緣膜，設(shè)置成經(jīng)過所述碳化硅層的表面上的、所述源極區(qū)、所述溝道區(qū)及被所述 溝道區(qū)所夾持的所述碳化硅層的露出部分；柵電極，設(shè)置成經(jīng)過所述柵極絕緣膜的表面上的、所述溝道區(qū)及處于所述溝道區(qū)的內(nèi) 外側(cè)的一部分所述源極區(qū)和所述碳化硅層的一部分所述露出部分；第一主電極，設(shè)置成經(jīng)過所述碳化硅層的表面上的、所述接觸區(qū)及所述源極區(qū)；以及 第二主電極，設(shè)置在所述半導(dǎo)體襯底的背面上，所述阱區(qū)、所述溝道區(qū)及所述柵電極，在以所述源極區(qū)的內(nèi)側(cè)為基準(zhǔn)，設(shè)所述阱區(qū)的延 伸長(zhǎng)度為L(zhǎng)well、所述溝道區(qū)的延伸長(zhǎng)度為L(zhǎng)ch、所述柵電極的延伸長(zhǎng)度為L(zhǎng)g時(shí)，滿足Lch < Lg < Lwell 的關(guān)系。
6.如權(quán)利要求5所述的碳化硅半導(dǎo)體裝置，其特征在于通過擴(kuò)散所述源極區(qū)預(yù)先含 有的硼來設(shè)置所述溝道區(qū)。
7.如權(quán)利要求5所述的碳化硅半導(dǎo)體裝置，其特征在于在所述半導(dǎo)體襯底的與所述 第二主電極相接觸的一側(cè)具備第二導(dǎo)電型的集電極層。
8.一種碳化硅半導(dǎo)體裝置，其特征在于包括 第一導(dǎo)電型的半導(dǎo)體襯底；第一導(dǎo)電型的碳化硅層，設(shè)置在所述半導(dǎo)體襯底的表面上；第二導(dǎo)電型的阱區(qū)，以規(guī)定間隔相離間地選擇性設(shè)置在所述碳化硅層內(nèi)部的規(guī)定深度；第一導(dǎo)電型的源極區(qū)，有選擇地設(shè)置在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域；第二導(dǎo)電型的接觸區(qū)，設(shè)置在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域，以與所 述源極區(qū)外側(cè)相接觸；第二導(dǎo)電型的溝道區(qū)，設(shè)置在被所述碳化硅層的表面和所述阱區(qū)夾持的區(qū)域，以與所 述源極區(qū)內(nèi)側(cè)相接觸；柵極絕緣膜，設(shè)置成經(jīng)過所述碳化硅層的表面上的、所述源極區(qū)、所述溝道區(qū)及被所述 溝道區(qū)所夾持的所述碳化硅層的露出部分； 柵電極，設(shè)置在所述柵極絕緣膜的表面上；第一主電極，設(shè)置成經(jīng)過所述碳化硅層的表面上的、所述接觸區(qū)及所述源極區(qū)；以及 第二主電極，設(shè)置在所述半導(dǎo)體襯底的背面上，所述阱區(qū)及所述溝道區(qū)在以所述源極區(qū)的內(nèi)側(cè)為基準(zhǔn)，設(shè)所述阱區(qū)的延伸長(zhǎng)度為 Lwell、所述溝道區(qū)的延伸長(zhǎng)度為L(zhǎng)ch時(shí)，滿足Lch < Lwell的關(guān)系。
9.如權(quán)利要求8所述的碳化硅半導(dǎo)體裝置，其特征在于通過擴(kuò)散所述源極區(qū)預(yù)先含 有的硼來設(shè)置所述溝道區(qū)。
10.如權(quán)利要求8所述的碳化硅半導(dǎo)體裝置，其特征在于在所述半導(dǎo)體襯底的與所述第二主電極相接觸的一側(cè)具備第二導(dǎo)電型的集電極層。
全文摘要
本發(fā)明得到可以緩沖施加于柵極氧化膜的電場(chǎng)而確保柵極氧化膜的可靠性的同時(shí)，極力抑制制造成本的增加的碳化硅半導(dǎo)體裝置的制造方法。阱區(qū)、溝道區(qū)及柵電極形成為在以源極區(qū)的內(nèi)側(cè)為基準(zhǔn)，設(shè)阱區(qū)向耗盡區(qū)一側(cè)的延伸長(zhǎng)度為L(zhǎng)well、溝道區(qū)向耗盡區(qū)一側(cè)的延伸長(zhǎng)度為L(zhǎng)ch、柵電極向耗盡區(qū)一側(cè)的延伸長(zhǎng)度為L(zhǎng)g時(shí)，滿足Lch＜Lg＜Lwell的關(guān)系，并且溝道區(qū)是通過活性化退火處理向碳化硅層擴(kuò)散預(yù)先通過活性化退火來注入至源極區(qū)的第三雜質(zhì)即硼來形成的。
文檔編號(hào)H01L21/28GK101859706SQ201010119238
公開日2010年10月13日 申請(qǐng)日期2010年1月25日 優(yōu)先權(quán)日2009年4月8日
發(fā)明者樽井陽一郎 申請(qǐng)人:三菱電機(jī)株式會(huì)社