專利名稱：具有熔絲的集成電路與其系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本揭露一般是有關(guān)于半導(dǎo)體電路的領(lǐng)域，特別是有關(guān)于具有熔絲的集成電路與其系統(tǒng)。
背景技術(shù)：
在半導(dǎo)體工業(yè)中，熔絲元件已被廣泛地應(yīng)用于集成電路的各種用途上，例如改善 制造良率或客制化通用型集成電路。舉例而言，熔絲元件可被用來以位于一芯片上的冗余 電路來替換位于同一芯片上的有缺陷的電路，因而有效地增加制造良率。由于內(nèi)存芯片是 于許多完全相同的內(nèi)存晶胞和晶胞群所組成，故替換有缺陷的電路對(duì)改善內(nèi)存芯片的制造 良率特別有用。在又一例子中，選擇性地?zé)龜嗉呻娐分械娜劢z可用以客制化通用型集成 電路至各種不同的客戶用途。

發(fā)明內(nèi)容
根據(jù)一或多個(gè)實(shí)施例，一種集成電路包含位于襯底上方的熔絲。該熔絲具有第一 端、第二端和位于第一端與第二端間的中間部分。第一虛設(shè)圖案(Dummy Pattern)被設(shè)置 相鄰于熔絲的中間部分的每一側(cè)。在又一實(shí)施例中，一種系統(tǒng)包含連接至集成電路的處理器。該集成電路包含位 于襯底上方的熔絲。該熔絲具有第一端、第二端和位于第一端與第二端間的中間部分。第 一虛設(shè)圖案被設(shè)置相鄰于熔絲的中間部分的每一側(cè)。本發(fā)明的這些和其它實(shí)施例與其特征是結(jié)合以下文字說明與所附附圖來詳細(xì)地 敘述。


為使本發(fā)明的上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附附圖的詳 細(xì)說明如下。要強(qiáng)調(diào)的是。各種特征并未按實(shí)際尺寸示出，其僅做為說明的用途。事實(shí)上， 各種特征的數(shù)量與尺寸可任意增加或減少，以清楚討論。圖1為示出集成電路的例示熔絲及與其相鄰的復(fù)數(shù)個(gè)虛設(shè)圖案的示意圖；圖2為示出與圖1的熔絲圖案相對(duì)應(yīng)的模擬圖案的示意圖；圖3為示出集成電路的熔絲及與其相鄰的其它例示虛設(shè)圖案的示意圖；圖4A至圖4H為示出熔絲端與中間部分間的各種例示圖案的示意圖；圖5A至圖5F為示出熔絲的中間部分間的各種例示圖案的示意圖；圖6為示出例示的熔絲的電阻(Ohm ； Ω)與累計(jì)分布(％ )間的關(guān)系的測(cè)量圖；圖7為示出集成電路的一部分的示意圖；圖8為示出包含例示集成電路的系統(tǒng)的示意圖。主要元件符號(hào)說明100:集成電路100a:熔絲
101 第一端103 第二端
105:中間部分107 部分109:部分IlOa:第一虛設(shè)圖案IlOb:第一虛設(shè)圖案111:線條113:線條115a:空隙115b:空隙117:線條119:線條120a:第二虛設(shè)圖案120b 第二虛設(shè)圖案121 線條123 線條125a 空隙125b 空隙127 線條129 線條130a 第三虛設(shè)圖案130b 第三虛設(shè)圖案131 線條132 線條133 線條136 線條137 線條138:線條205:中間部分207 部分209 部分211 線條213 線條217 線條219 線條221 線條223 線條227 線條229 線條W:寬度300:集成電路300a:熔絲301 第一端303 第二端305:中間部分307 部分109:部分310a:第一虛設(shè)圖案310b:第一虛設(shè)圖案311 :L_形虛設(shè)圖案311a:角落313:L_形虛設(shè)圖案315a:空隙315b 空隙317 =L-形虛設(shè)圖案319 =L-形虛設(shè)圖案330a 第三虛設(shè)圖案330b 第三虛設(shè)圖案331 線條332 線條333 線條336 線條337 線條338 線條401a_401h 第一端405a_405h 中間部分407a_407h:部分505a_505f 中間部分540a-540f 部分545a_545f 部分700:集成電路700a:熔絲710 金氧半場(chǎng)效應(yīng)晶體管710a 柵極端子720:感測(cè)電路800:系統(tǒng)
810 處理器
具體實(shí)施例方式可理解的是，以下的揭露提供許多實(shí)施例或例子，以實(shí)施本發(fā)明的不同特征。以下 敘述特定例子的元件和其排列方式是用以簡(jiǎn)化本揭露。其當(dāng)然僅是舉例說明而無意圖成為 本揭露的限制。例如在以下敘述中，形成第一特征于第二特征上或上方可包含第一特征直 接接觸第二特征的實(shí)施例，也可包含可形成額外的特征于第一特征和第二特征之間的實(shí)施 例，以使第一特征可不直接接觸第二特征。加上，本揭露可能重復(fù)參考號(hào)碼和/或文字于各 種例子中。該重復(fù)是為了簡(jiǎn)要與清楚說明的目的，其本身并未指出各種實(shí)施例間和/或所 討論的配置間的關(guān)系。通常來說，有許多種中斷熔絲的方式以激光束來燒斷熔絲(稱為激光熔絲)；或 由產(chǎn)生熱所造成的電性破壞來中斷熔絲(稱為電熔絲(E-fuse))。使用熔絲的激光可程序冗余(Laser Programmable Redundancy)的技術(shù)已被廣 泛地應(yīng)用于大型內(nèi)存裝置中。然而，在各種結(jié)構(gòu)(如低階層金屬層)中的激光修補(bǔ)速率相 當(dāng)?shù)停移涔に囅喈?dāng)復(fù)雜。例如需要使用額外的掩膜來形成開口以進(jìn)行激光熔斷(Laser Fusing)，且該工藝需要被精密地控制。若激光熔絲設(shè)置在芯片深處的較低階層的材料層 中，該開口將會(huì)較深。內(nèi)連 接的介電材料的厚度必須被精密地控制，此舉會(huì)大幅地增加復(fù)雜 度并降低修補(bǔ)速率。形成并圖案化多晶硅帶(Polysilicon Strip)以進(jìn)行電性熔斷 (ElectricalFusing) 0該多晶硅帶是通過形成多晶硅柵極的工藝來形成。當(dāng)互補(bǔ)式金氧半 導(dǎo)體(Complementary Metal-Oxide-Semiconductor ；CMOS)技術(shù)已由多晶硅柵極推進(jìn)至金 屬柵極時(shí)，加入了形成多晶硅塊帶的額外工藝，該額外的工藝增加了制造成本。此外，也發(fā) 現(xiàn)到熔斷程序化比率(Fuse Programming Ratio)，即熔斷后的最終電阻Rfusing對(duì)初始電阻 Rinitial的比率約等于或小于50。該熔斷程序化比率會(huì)造成不希望看到失敗的熔斷或修補(bǔ) 率。圖1為示出集成電路的例示熔絲及與其相鄰的復(fù)數(shù)個(gè)虛設(shè)圖案的示意圖。在圖1 中，集成電路100包含位于襯底(未示出)上方的熔絲100a。集成電路100可包含內(nèi)存電 路、模擬電路、數(shù)字電路、混合模式電路、處理器、其它集成電路、和/或前述元件的結(jié)合。集 成電路100中的至少一部分電路連接至熔絲100a。襯底是由半導(dǎo)體材料所制成，例如晶 體、多晶體或非晶質(zhì)的硅或稼(Gallium)；包含有碳化硅、砷化稼、磷化稼、磷化銦、砷化銦 和銻化銦的化合物半導(dǎo)體；包含有SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP 的合金半導(dǎo)體；以及其它合適材料；或前述材料的結(jié)合。在一實(shí)施例中，該合金半導(dǎo)體襯底 可有具有梯度的SiGe特征，其中硅和鍺的組成是由在一位置的一比例變化至在又一位置 的又一比例。在又一實(shí)施例中，合金SiGe形成在硅襯底的上方。在又一實(shí)施例中，SiGe襯 底是經(jīng)過應(yīng)變的(Strained)。再者，半導(dǎo)體襯底可為絕緣層上半導(dǎo)體，例如絕緣層上硅 (SiliconOn Insulator ;S0I)、或薄膜晶體管(TFT)。在一些例子中，半導(dǎo)體襯底可包含摻 雜的磊晶層(Epi Layer)或埋藏層(Buried Layer)。在其它例子中，化合物半導(dǎo)體襯底可 具有多層結(jié)構(gòu)；或襯底可包含有多層化合物半導(dǎo)體結(jié)構(gòu)。請(qǐng)參照?qǐng)D1，熔絲100a包含第一端101、第二端103和位于第一端101與第二端103間的中間部分105。熔絲IOOa的第一端101與第二端103連接到至少一個(gè)集成電路。 若通過熔絲IOOa的電流夠大，則熔絲IOOa的中間部分105會(huì)熔化，此會(huì)造成其所連接至的 集成電路的斷路。在一實(shí)施例中，熔絲IOOa具有與場(chǎng)效應(yīng)晶體管(FET)的金屬柵極相同的 材料，例如銅、鎢、鈦、鉭、氮化鈦、氮化鉭、硅化鎳、硅化鈷、其它合適的導(dǎo)體材料、和前述材 料的結(jié)合；熔絲IOOa具有與內(nèi)連線的金屬層相同的材料，例如銅、氧化鋁、鋁、氮化鋁、鈦、 氮化鈦、鉭、氮化鉭、其它合適的導(dǎo)體材料、和/或前述材料的結(jié)合。在至少一其它實(shí)施例 中，熔絲IOOa是通過形成金屬柵極或金屬內(nèi)連線層的工藝來形成，而不需要進(jìn)行形成熔斷 熔絲用的額外多晶硅帶的額外步驟。在多個(gè)實(shí)施例之一中，集成電路100包含第一虛設(shè)圖案IlOa和110b，其設(shè)置相鄰 于熔絲IOOa的中間部分105的每一側(cè)。熔絲100a、第一虛設(shè)圖案IlOa和IlOb的圖案可 通過光學(xué)光刻工藝從至少一個(gè)光掩膜層的圖案移轉(zhuǎn)過來。在一些實(shí)施例中，熔絲IOOa是一 單一線條。若根據(jù)無鄰近虛設(shè)圖案的縮小技術(shù)來減少熔絲IOOa的中間部分105的寬度，光 學(xué)光刻工藝可能會(huì)扭曲熔絲IOOa的中間部分105的圖案，因而造成熔絲IOOa的中間部分 105的關(guān)鍵尺寸產(chǎn)生意料不到的變異。對(duì)應(yīng)至第一虛設(shè)圖案IlOa和IlOb的光掩膜層的虛 設(shè)圖案是被設(shè)置來消除或減少熔絲IOOa的中間部分105的關(guān)鍵尺寸變化，該變化是由透過 光學(xué)鄰近修正(Optical Proximate Correction ；0PC)來應(yīng)用的光學(xué)光刻工藝或邏輯操作 所造成。通過加入對(duì)應(yīng)至第一虛設(shè)圖案IlOa和IlOb的虛設(shè)圖案至光掩膜層上，光刻工藝 更能以預(yù)設(shè)尺寸形成熔絲100a的中間部分105的圖案于襯底上。
在一些實(shí)施例中，第一虛設(shè)圖案1 IOa和1 IOb分別具有線條111、113和117、119。 第一虛設(shè)圖案IlOa具有介于線條111和113間的空隙115a ；第一虛設(shè)圖案IlOb具有介于 線條117和119間的空隙115b。在一些實(shí)施例中，空隙115a和115b相鄰于熔絲100a的中 間部分105。在其它實(shí)施例中，空隙115a和115b相鄰于中間部分105的中心(未示出)。 若一電流熔化熔絲100a，而熔融的熔絲材料遷移至線條111和/或113，空隙115a能將線 條111與線條113隔離，以保持電流路徑為開路(Open)。連接至熔絲100a的集成電路因而 可被程序化和操作。可注意的是，如圖1所示的空隙115a和115b的數(shù)目與位置僅用以舉 例說明。本領(lǐng)域的普通技術(shù)人員能改變?cè)摂?shù)目和/或修改該位置以完成所想要的熔絲。請(qǐng)參照?qǐng)D1，在多個(gè)實(shí)施例之一中，集成電路100包含如第二虛設(shè)圖案120a和 120b的至少一第二虛設(shè)圖案。第二虛設(shè)圖案IlOa和IlOb分別設(shè)置相鄰于第一虛設(shè)圖案 IlOa和110b。如上所述，將熔絲100a的圖案自光掩膜層移轉(zhuǎn)至襯底的光學(xué)光刻工藝可能 會(huì)扭曲熔絲100a的中間部分105。對(duì)應(yīng)至第二虛設(shè)圖案120a和120b的位于光掩膜層上的 虛設(shè)圖案可減少扭曲并確保局部圖案密度。在多個(gè)實(shí)施例的至少一個(gè)中，第二虛設(shè)圖案120a和120b分別具有線條121、123 和127、129。第二虛設(shè)圖案120a具有介于線條121和123間的空隙125a ；第二虛設(shè)圖案 120b具有介于線條127和129間的空隙125b?？障?25a和125b分別相鄰于第一虛設(shè)圖 案IlOa和IlOb的空隙115a和115b。若一電流熔化熔絲100a，而熔融的熔絲材料遷移至 線條111和/或113，更遷移至線條121和/或123，空隙125a能將線條121與線條123隔 離，以保持?jǐn)嚅_的電流路徑。連接至熔絲100a的集成電路因而可被程序化和操作?？勺⒁?的是，如圖1所示的空隙125a和125b的數(shù)目與位置僅用以舉例說明。本領(lǐng)域的普通技術(shù) 人員能改變?cè)摂?shù)目和/或修改該位置以完成所想要的熔絲元件。
請(qǐng)?jiān)賲⒄請(qǐng)D1，在又一實(shí)施例中，集成電路100包含如第三虛設(shè)圖案130a和130b 的至少一第三虛設(shè)圖案。第三虛設(shè)圖案130a和130b可減少由光學(xué)光刻工藝所造成的熔絲 IOOa的中間部分105的扭曲并確保局部圖案密度。在多個(gè)實(shí)施例中，第三虛設(shè)圖案130a和 130b分別具有線條131-133和136-138。第三虛設(shè)圖案130a和130b連續(xù)不斷地延伸在襯 底上方。在其它實(shí)施例中，第三虛設(shè)圖案130a和130b與虛設(shè)圖案IlOa和IlOb相關(guān)聯(lián)的 上述的至少一空隙?？勺⒁獾氖牵尚薷目障?15a、115b、125a和125b的位置，只要空隙115a、115b、125a和125b可合意地透過遷移熔絲材料來中斷電流即可。也可注意的是，虛設(shè)圖案 110a-110b、120a-120b、130a-130b 和線條 111、113、117、119、121、123、127、129、131-133 和 136-138的圖案與數(shù)目?jī)H用以舉例說明。本發(fā)明的范圍并不受限于此。本領(lǐng)域的普通技術(shù) 人員能修改它們以完成所想要的熔絲圖案。請(qǐng)?jiān)賲⒄請(qǐng)D1，在又一實(shí)施例中，熔絲IOOa包含分別位于第一端101和中間部分 105間及第二端103和中間部分105間的部分107和109。如上所述，光學(xué)光刻工藝可能會(huì) 扭曲中間部分105的圖案。光學(xué)光刻工藝也可能會(huì)扭曲于第一端101和中間部分105間及 第二端103和中間部分105間的接合處的圖案。對(duì)應(yīng)至部分107的光掩膜層上的圖案被設(shè) 置來消除或減少第一端101和中間部分105間的接合處的扭曲。在一些實(shí)施例中，對(duì)應(yīng)至 部分107的光掩膜層上的圖案自第一端101至中間部分105具有縮小的寬度。對(duì)應(yīng)至部分 107的光掩膜層上的圖案可被稱為光學(xué)鄰近修正(OPC)技術(shù)?？勺⒁獾氖?，如圖1所示的部 分107的圖案僅是例示性的。通過移轉(zhuǎn)光掩膜層上的圖案至襯底，部分107的最終圖案可顯 示為圖2所示的標(biāo)號(hào)207。圖2為示出與圖1的熔絲圖案相對(duì)應(yīng)之模擬圖案的示意圖。與 圖1的項(xiàng)目相同或相似的圖2的項(xiàng)目是以相對(duì)應(yīng)的標(biāo)號(hào)來標(biāo)示，其數(shù)值比圖1的標(biāo)號(hào)增加 100。如圖2所示，部分207的最終圖案可具有自第一端(未示出在圖中)至中間部分205 逐漸縮小的寬度 ”。圖3為示出集成電路的熔絲及與其相鄰的其它例示虛設(shè)圖案的示意圖。與圖1的 項(xiàng)目相同或相似的圖3的項(xiàng)目是以相對(duì)應(yīng)的標(biāo)號(hào)來標(biāo)示，其數(shù)值比圖1的標(biāo)號(hào)增加200。在 多個(gè)實(shí)施例之一中，第一虛設(shè)圖案310a包含L-形虛設(shè)圖案311和313。每一個(gè)L-形虛設(shè) 圖案，例如L-形虛設(shè)圖案311，具有一角落，例如角落311a，該角落面向位于第一端301 和中間部分305間的部分307。對(duì)應(yīng)至L-形虛設(shè)圖案311的位于光掩膜層上的虛設(shè)圖案可 消除或減少對(duì)中間部分305和/或熔絲300a的部分307的扭曲，該扭曲是由光刻工藝所造 成。可注意的是，虛設(shè)圖案310a和310b的形狀僅用以舉例說明。本發(fā)明的范圍并不受限 于此。本領(lǐng)域的普通技術(shù)人員能修改它們以完成所想要的熔絲圖案。圖4A至圖4H為示出熔絲端與中間部分間的各種例示圖案的示意圖，其中該些例 示圖案可適用于圖1和圖3所示的實(shí)施例中。與圖1的項(xiàng)目相同或相似的圖4A至圖4H 的項(xiàng)目是以相對(duì)應(yīng)的標(biāo)號(hào)來標(biāo)示，其比圖1的標(biāo)號(hào)的數(shù)值增加300，并對(duì)每一張圖分別加上 由”a”至”h”的英文字母?？勺⒁獾氖?，4A圖4A至4H圖4H所示的部分407a_407h的圖案 僅用以舉例說明，且可與掩膜層上的圖案相似。襯底上的部分407a-407h的最終圖案可近 似于圖2所示的部分207，和/或根據(jù)掩膜層上的圖案而變化。可注意的是，在熔絲端與中 間部分間的部分407a-407h的圖案僅用以舉例說明。本領(lǐng)域的普通技術(shù)人員能修改該些圖 案以完成所想要的最終圖案。
圖5A至圖5F為示出熔絲的中間部分間的各種例示圖案的示意圖，其中該些例示圖案可適用于結(jié)合圖1和圖3所示的實(shí)施例。與圖1的項(xiàng)目相同或相似的圖5A至圖 5F的項(xiàng)目是以相對(duì)應(yīng)的標(biāo)號(hào)來標(biāo)示，其比圖1的標(biāo)號(hào)的數(shù)值增加400，并對(duì)每一張圖分別 加上由”a”至” f”的英文字母。在圖5A至圖5E中，中間部分505a-505e分別具有位于部 分540a-540e間的部分545a_545e。部分545a_545e是被設(shè)定在若高電流通過中間部分 505a-505e時(shí)熔化。在5F圖5F中，中間部分505f具有位于部分540f間的部分545f，其中 部分545f的寬度大于每一個(gè)部分540f。在一實(shí)施例中，部分545f被設(shè)定在若高電流通過 中間部分505f時(shí)熔化?？勺⒁獾氖牵虚g部分的圖案僅用以舉例說明。本領(lǐng)域的普通技術(shù) 人員能修改該些圖案以完成所想要的熔絲的中間部分。圖6為示出例示的熔絲的電阻(0hm;Q)與累計(jì)分布(％ )間的關(guān)系的測(cè)量圖。如 圖6所示，最終電阻Rfusing對(duì)初始電阻Rinitial的比率可為約1000或以上。亦即，若高電流 通過熔絲，結(jié)合圖1、圖3、圖4A-4H和圖5A-5H的上述熔絲可合意地被熔化，因而保護(hù)連接 至熔絲的集成電路。圖7為示出集成電路的一部分的示意圖。在圖7中，根據(jù)多個(gè)實(shí)施例之一，集成電 路700包含熔絲700a、金氧半場(chǎng)效應(yīng)晶體管(MOSFET) 710和感測(cè)電路720。在該示意圖中， 熔絲700a是以電阻符號(hào)來代表。熔絲700a可相似于結(jié)合圖1或圖3的上述熔絲IOOa或 300a。熔絲700a的第一端子連接至供應(yīng)電壓，例如V。。；其第二端子連接至MOSFET 710的 漏極端子，例如n型通道MOSFET。MOSFET 710的源極端子連接至Vss或接地。在多個(gè)實(shí)施 例之一，MOSFET 710時(shí)一驅(qū)動(dòng)器裝置，可操作來供應(yīng)程序化電流和跨越熔絲700a的壓降。 控制信號(hào)(未示出)是被供應(yīng)至MOSFET 710的柵極端子710a，該柵極端子710a可操作來 開關(guān)MOSFET 710。感測(cè)電路720連接至MOSFET 710的漏極端子。感測(cè)電路720能夠感測(cè) 到熔絲700a是否有被程序化。如上所述，熔絲700a在未程序化狀態(tài)與程序化狀態(tài)間的電 阻差值大。在一實(shí)施例中，感測(cè)電路720可通過例如感測(cè)通過MOSFET 710的漏極端子的電 流；或在MOSFET 710的漏極端子上的電壓來感測(cè)熔絲700a是否有被程序化。雖然本例子使用η型通道M0SFET，但也可使用ρ型通道MOSFET或其它合適的驅(qū)動(dòng) 器裝置。在多個(gè)實(shí)施例中，驅(qū)動(dòng)器裝置相當(dāng)簡(jiǎn)單而可通過所想要的工藝步驟來形成。在運(yùn)作時(shí)，根據(jù)多個(gè)實(shí)施例之一，若熔絲700a處于未程序化狀態(tài)，其顯示出低電 阻值。MOSFET 710的漏極端子上的輸出電壓位準(zhǔn)實(shí)質(zhì)接近供應(yīng)電壓位準(zhǔn)。為要程序化熔 絲700a，供應(yīng)控制信號(hào)(未示出)至MOSFET 710的柵極端子710a，該柵極端子710a，以開 啟MOSFET 710。實(shí)質(zhì)為V。。的壓降被施加至跨越熔絲700a，而有電流通過熔絲700a。熔絲 700a的中間部分被迫要承受電流，因而熔化或燒斷。熔絲700a中便形成有一中斷，而使熔 絲700a成為一斷路或其電阻值變得非常高。在一實(shí)施例中，若熔絲700a處于未程序化狀 態(tài)，感測(cè)電路720偵測(cè)到約為V。。的電壓位準(zhǔn)；若熔絲700a系處于程序化狀態(tài)，感測(cè)電路720 偵測(cè)到漂流(Floating)或非常低的電壓位準(zhǔn)。在多個(gè)實(shí)施例中，熔絲700a具有一所想要的程序化條件。例如一所想要的程序 化電位或電流可合意地將熔絲700a自具有低電阻值的未程序化狀態(tài)轉(zhuǎn)換成具有高電阻值 的程序化狀態(tài)。圖8為示出包含例示集成電路的系統(tǒng)的示意圖。在圖8中，系統(tǒng)800可包含連接至 集成電路700的處理器810。系統(tǒng)800能存取集成電路700。在多個(gè)實(shí)施例中，處理器810可為處理單元、中央處理單元、數(shù)字信號(hào)處理器或其它處理器。在一些實(shí)施例中，處理器810和集成電路700形成在實(shí)際并電性連接至印刷線路 板或印刷電路板的系統(tǒng)中，以形成一電子組裝。在又一實(shí)施例中，該電子組裝是一電子系統(tǒng) (如計(jì)算機(jī)、無線通訊裝置、計(jì)算機(jī)相關(guān)周邊、娛樂裝置或其它類似裝置)的一部分。在一些實(shí)施例中，包含有集成電路700得系統(tǒng)800提供全部的系統(tǒng)于一顆集成 電路(IC)中，稱為單芯片系統(tǒng)(System On a Chip ；S0C)或集成電路上系統(tǒng)(System On Integrated Circuit ；S0IC)裝置。該些SOC裝置提供建構(gòu)例如手機(jī)、個(gè)人數(shù)字助理機(jī)、數(shù) 字錄像機(jī)、數(shù)字?jǐn)z錄象機(jī)、MP3播放器或其它類似裝置所需的全部線路于一顆單一集成電路 中。本發(fā)明所揭露如上的各實(shí)施例中，并非用以限定本發(fā)明，任何熟悉本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種得更動(dòng)與潤飾，因此本發(fā)明的保護(hù) 范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
一種集成電路，其特征在于，包含一熔絲，位于一襯底上方，其中該熔絲具有一第一端、一第二端和位于該第一端與該第二端間的一中間部分；以及一第一虛設(shè)圖案，設(shè)置相鄰于該熔絲的該中間部分的每一側(cè)。
2.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，其中該第一虛設(shè)圖案具有相鄰于該 熔絲的該中間部分的一第一空隙。
3.根據(jù)權(quán)利要求2所述的集成電路，其特征在于，還包含一第二虛設(shè)圖案，設(shè)置相鄰于該第一虛設(shè)圖案的該第一空隙。
4.根據(jù)權(quán)利要求3所述的集成電路，其特征在于，其中該第二虛設(shè)圖案具有相鄰于該 第一虛設(shè)圖案的該第一空隙的一第二空隙。
5.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，還包含一第三虛設(shè)圖案，其中該第三虛設(shè)圖案連續(xù)不斷地延伸在該襯底上方。
6.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，其中該熔絲具有位于該第一端與該 中間部分間的一第一部分，該第一部分的一寬度由該第一端朝向該中間部分減少。
7.根據(jù)權(quán)利要求6所述的集成電路，其特征在于，其中該第一虛設(shè)圖案包含至少一 L-形圖案，該L-形圖案的一角落面向該熔絲的該第一部分。
8.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，其中該熔絲的該中間部分具有一第 一部分和二第二部分，該第一部分設(shè)置在該些第二部分之間，該第一部分的一寬度小于或 大于該些第二部分的其中一個(gè)。
9.一種系統(tǒng)，其特征在于，包含一處理器；以及一集成電路連接至該處理器，其中該集成電路包含一熔絲，位于一襯底上方，其中該熔絲具有一第一端、一第二端和位于該第一端與該第 二端間的一中間部分；以及一第一虛設(shè)圖案，設(shè)置相鄰于該熔絲的該中間部分的每一側(cè)。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，其中該第一虛設(shè)圖案具有相鄰于該熔絲 的該中間部分的一第一空隙。
11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其特征在于，其中該集成電路還包含一第二虛設(shè)圖案，設(shè)置相鄰于該第一虛設(shè)圖案的該第一空隙。
12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其特征在于，其中該第二虛設(shè)圖案具有相鄰于該第 一虛設(shè)圖案的該第一空隙的一第二空隙。
13.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，其中該集成電路還包含一第三虛設(shè)圖案，其中該第三虛設(shè)圖案連續(xù)不斷地延伸在該襯底上方。
14.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，其中該熔絲具有位于該第一端與該中間 部分間的一第一部分，該第一部分的一寬度由該第一端朝向該中間部分減少。
15.根據(jù)權(quán)利要求14所述的系統(tǒng)，其特征在于，其中該第一虛設(shè)圖案包含至少一L-形 圖案，該L-形圖案的一角落面向該熔絲的該第一部分。
全文摘要
本發(fā)明涉及一種集成電路與其系統(tǒng)，包含位于襯底上方的熔絲(Fuse)。該熔絲具有第一端、第二端和位于第一端與第二端間的中間部分。第一虛設(shè)圖案(Dummy Pattern)被設(shè)置相鄰于熔絲的中間部分的每一側(cè)。
文檔編號(hào)H01L27/02GK101814491SQ201010121640
公開日2010年8月25日 申請(qǐng)日期2010年2月20日 優(yōu)先權(quán)日2009年2月20日
發(fā)明者吳顯揚(yáng), 鄭價(jià)言, 龔?fù)?申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司