專利名稱：一種新型源漏結(jié)構(gòu)的抗輻照soi器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路及空間技術(shù)應(yīng)用領(lǐng)域。本發(fā)明涉及一種能夠大幅提高器件的抗總劑量輻照性能的SOI器件，尤其是一種基于主流集成電路工藝制備的新型SOI器件結(jié)構(gòu)。
背景技術(shù)：
集成電路技術(shù)由于成本低、功能強(qiáng)大、體積小等優(yōu)點(diǎn)已經(jīng)成為推動(dòng)電子信息產(chǎn)業(yè)及社會(huì)發(fā)展的重要?jiǎng)恿?。集成電路芯片被廣泛應(yīng)用于計(jì)算機(jī)、通訊、汽車、工業(yè)控制及消費(fèi)電子等領(lǐng)域。集成電路芯片同樣大量應(yīng)用于空間技術(shù)中，大量使用集成電路芯片使衛(wèi)星的功能更強(qiáng)大，體積和重量更小，集成電路芯片的發(fā)展對(duì)于空間技術(shù)的發(fā)展具有重要意義。相對(duì)于體硅器件而言，SOI器件具有更高的集成度、更低的功耗以及更優(yōu)良的短溝道特性，并且由于埋氧層的存在從根本上消除了閂鎖效應(yīng)從而使器件的可靠性大幅提高。SOI技術(shù)以其優(yōu)良的器件特性被廣泛應(yīng)用于超深亞微米集成電路芯片中SOI器件是集成電路的基本構(gòu)成單元，隨著SOI技術(shù)越來(lái)越被廣泛應(yīng)用于集成電路制造，研究具有良好抗總劑量輻照能力的SOI器件對(duì)于提高芯片的可靠性以及使用壽命具有重要意義。如圖1所示為常規(guī)的SOI器件結(jié)構(gòu)，包括硅襯底層1，埋氧化層2，源區(qū)3，漏區(qū)4， 二氧化硅柵氧化層5，隔離氧化層6、溝道區(qū)7及多晶硅柵8 ；在空間環(huán)境應(yīng)用中，集成電路受到空間輻射的影響，輻照對(duì)于SOI集成電路的影響主要在于在埋氧層2中引入氧化物陷阱電荷，如圖5所示，這些陷阱電荷一方面吸引硅層中的電子形成了寄生的導(dǎo)電溝道10，使器件的泄漏電流增大，另一方面這部分電荷作用將耦合到柵氧化層中，造成器件的柵控能力下降從而使器件性能退化，針對(duì)埋氧層的加固措施是SOI器件的加固重點(diǎn)。由于SOI技術(shù)在集成電路芯片中的廣泛應(yīng)用，在不改變主流半導(dǎo)體制造工藝的前提下提出一種可以減小器件總劑量輻照后關(guān)態(tài)泄露電流的新型源漏摻雜結(jié)構(gòu)的SOI器件對(duì)于提高集成電路的可靠性具有很大的意義。

發(fā)明內(nèi)容
本發(fā)明在現(xiàn)有的SOI器件結(jié)構(gòu)的基礎(chǔ)上，采用與主流半導(dǎo)體制造工藝兼容的摻雜注入方法，在硅層背界面引入與源漏類型相反的雜質(zhì)。通過(guò)改變?cè)绰﹨^(qū)與埋氧層界面處的摻雜類型，使輻照導(dǎo)致的埋氧層界面處的寄生導(dǎo)電溝道無(wú)法導(dǎo)通，從而減少總劑量輻照引起的SOI器件背柵泄漏電流以及由于耦合引起的器件性能退化，達(dá)到提高SOI器件抗總劑量輻照能力的目的。本發(fā)明一方面提供一種可以提高器件抗總劑量輻照效應(yīng)(減小總劑量輻照效應(yīng)引起的器件性能退化)的新型SOI器件結(jié)構(gòu)。本發(fā)明另一方面提供了這種新型抗輻照SOI 器件的制備方法。為了達(dá)到本發(fā)明的第一目的，采用的技術(shù)方案是一種新型源漏結(jié)構(gòu)的抗輻照SOI器件，包括襯底硅層，埋氧化層、有源區(qū)硅層、柵氧化層及隔離氧化層，所述有源區(qū)硅層上形成源區(qū)、漏區(qū)和溝道區(qū)，其特征在于，所述源區(qū)或者漏區(qū)與埋氧化層之間有一層與源區(qū)或者漏區(qū)摻雜類型相反的摻雜層。所述源區(qū)或者漏區(qū)的摻雜濃度與所述摻雜層界面的摻雜濃度變化為突變。所述摻雜層的厚度為10 40納米。所述摻雜層的形成方法為第一次對(duì)源區(qū)或漏區(qū)進(jìn)行離子注入摻雜，對(duì)于NMOS而言注入施主雜質(zhì)，對(duì)于PMOS而言注入受主雜質(zhì)；第二次對(duì)源區(qū)或漏區(qū)進(jìn)行離子注入摻雜， 注入雜質(zhì)類型與第一次相反。為了達(dá)到本發(fā)明的另一目的，采用的技術(shù)方案是一種新型源漏結(jié)構(gòu)的抗輻照SOI器件制備方法，其步驟包括1)準(zhǔn)備兩片單晶硅，一片作為有源區(qū)硅層，一片作為襯底硅片，所述襯底硅片上使用熱氧化工藝生成埋氧化層；2)采用硅片鍵合工藝將第一步制作的有源區(qū)硅層與具有埋氧化層的硅襯底制作在一起，之后對(duì)于頂層的硅膜減??；3)使用源漏掩膜版阻擋器件溝道區(qū)部分，使用離子注入工藝使溝道兩端形成源區(qū)及漏區(qū)；4)采用同樣的離子注入工藝，使用與步驟3)相反類型的雜質(zhì)離子，注入源區(qū)或漏區(qū)，使源區(qū)或漏區(qū)與埋氧層接觸處形成摻雜薄層；5)進(jìn)行溝道部分摻雜，使用源漏掩膜版定義柵氧化層的長(zhǎng)度，在溝道部分之上制作柵氧化層；6)在柵氧化層上淀積多晶硅柵，之后生成隔離氧化層實(shí)現(xiàn)多晶硅柵與源區(qū)、漏區(qū)之間的隔離；7)后續(xù)進(jìn)行SOI器件常規(guī)加工程序，制作完畢。所述步驟4)注入濃度為1. 2 X IO2W 1. 5 X IO2W30與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是1、基于主流的SOI制造技術(shù)，與傳統(tǒng)工藝完全兼容。2、本發(fā)明所提出的基于源漏調(diào)制摻雜結(jié)構(gòu)的新型抗總劑量輻照SOI器件可以降低在總劑量輻照之后出現(xiàn)的寄生泄漏電流，提高了器件的抗總劑量輻照能力。3、對(duì)于降低輻照引起的電流功耗升高、提高集成電路可靠性以及工作壽命具有重要意義，具有廣泛應(yīng)用前景。


圖1為本發(fā)明SOI器件沿溝道方向剖面圖；圖2為常規(guī)的SOI器件沿溝道方向剖面圖；圖3為本發(fā)明SOI器件源漏區(qū)域深度方向摻雜濃度分布示意圖；圖4為常規(guī)的SOI器件源漏區(qū)域深度方向摻雜濃度分布示意圖；圖5為本發(fā)明SOI器件在總劑量輻照之后引起寄生泄漏溝道示意圖；圖6為常規(guī)的SOI器件在總劑量輻照之后引起寄生泄漏溝道示意圖；圖7(a)為硅片制備與埋氧化層生長(zhǎng)步驟示意圖；圖7 (b)為硅片鍵合及硅層減薄步驟示意圖7(c)為源漏注入步驟示意圖；圖7(d)為源漏二次注入步驟示意圖；圖7 (e)為柵氧化層制作步驟示意圖；圖7(f)為多晶硅柵淀積及后續(xù)步驟示意圖；其中各區(qū)域及其材料如下1-硅襯底；2-埋氧化層；3-源區(qū)；4-漏區(qū)；5-柵氧化層；6_隔離氧化層；7_溝道區(qū)；8-多晶硅柵；9-光刻膠掩膜；10-總劑量輻照引起的寄生泄漏溝道；11-摻雜層；12-有源區(qū)硅層。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述如圖1所示，本發(fā)明的新型抗總劑量輻照工藝結(jié)構(gòu)包括SOI結(jié)構(gòu)中硅層中源漏區(qū)域的調(diào)制摻雜結(jié)構(gòu)。使用兩次注入的方式使新結(jié)構(gòu)器件的源漏區(qū)域中上部分為與溝道區(qū)相反的摻雜，下部分為與溝道區(qū)同類型摻雜，即在有源區(qū)硅層的背面形成同類型的摻雜。將圖1本發(fā)明的新型源漏調(diào)制摻雜的SOI器件與圖2的常規(guī)SOI器件結(jié)構(gòu)相對(duì)比， 可以發(fā)現(xiàn)，圖2所示的常規(guī)結(jié)構(gòu)中源區(qū)3和漏區(qū)4與埋氧化層2相接觸，而圖1所示的本發(fā)明SOI器件中源區(qū)3和漏區(qū)4并不直接與埋氧層2直接接觸，而是在源區(qū)3和漏區(qū)4與埋氧化層2之間存在一個(gè)薄層的區(qū)域。該區(qū)域?yàn)榕c溝道區(qū)7摻雜類型相同的區(qū)域，如圖3所示，表示了沿圖1箭頭所示方向?qū)OI器件的剖面中摻雜濃度的分布；如圖4表示了沿圖2 箭頭所示方向?qū)OI器件的剖面中摻雜濃度的分布，其中Tsi代表頂層硅膜的厚度，其數(shù)值在兩種器件中一致，Ta代表新型源漏結(jié)構(gòu)器件中源漏區(qū)的深度，Nd代表源漏區(qū)域的摻雜濃度，Na代表新型源漏結(jié)構(gòu)中處于源漏與埋氧化層中間部分的摻雜濃度。通過(guò)對(duì)比可以看出常規(guī)SOI (圖2所示)的有源區(qū)硅層中從上界面到埋氧層界面濃度分布為一致的且為同類型的摻雜，而本發(fā)明的SOI結(jié)構(gòu)(圖1所示)的有源區(qū)硅層中在源漏區(qū)域部分為一種摻雜濃度，而源漏區(qū)域與埋氧化層之間的薄層中是不同濃度的相反類型摻雜。本發(fā)明這樣與源漏區(qū)域不同摻雜類型薄層的形成方法為(針對(duì)NMOQ在源漏注入(施主雜質(zhì)磷、砷等)使源漏成為N型重?fù)诫s之后，使用同樣的掩膜版對(duì)源漏進(jìn)行二次深注入(受主雜質(zhì)硼、鎵、銦等)，使源漏區(qū)在靠近上界面處為N型摻雜，而靠近下界面處為P 型摻雜。這一薄層襯底摻雜區(qū)域的作用為隔離了埋氧化層與源漏區(qū)域，從而使輻照在埋氧化層中產(chǎn)生的陷阱電荷引起的寄生泄漏溝道不能將源漏區(qū)域聯(lián)通。SOI器件在輻照后的退化主要由埋氧層中的氧化物陷阱電荷吸引溝道區(qū)域硅層中的電子形成背界面寄生泄漏溝道導(dǎo)致。對(duì)于傳統(tǒng)的SOI結(jié)構(gòu)而言，源漏區(qū)域位于寄生泄漏溝道兩端，在源漏偏置電壓的作用下形成較大的寄生泄漏電流從而使SOI器件泄漏電流增大，從而出現(xiàn)性能退化。而對(duì)于本發(fā)明的結(jié)構(gòu)而言，寄生泄漏溝道并沒有將源漏連連通，因此不會(huì)出現(xiàn)寄生泄漏電流，從而提高了器件的抗輻照性能。如圖6所示，本發(fā)明的新型SOI結(jié)構(gòu)在總劑量輻照之后埋氧化層2中陷阱引起的有源區(qū)硅層下界面處的寄生導(dǎo)電溝道10，如圖5所示，為常規(guī)SOI器件總劑量輻照后引起的寄生溝道10。通過(guò)圖5與圖6的對(duì)比可以看出，對(duì)于圖6所示的常規(guī)源漏結(jié)構(gòu)的SOI器件而言，輻照引起的寄生導(dǎo)電溝道10將器件的源區(qū)3和漏區(qū)4連通，這樣一來(lái)在源區(qū)3和漏區(qū)4之間就產(chǎn)生了較大的寄生泄漏電流；而對(duì)于圖5所示的本發(fā)明的 SOI結(jié)構(gòu)而言，從圖5中可以看出，輻照引起的寄生導(dǎo)電溝道10并不能夠?qū)⒃绰﹥啥诉B通， 從而并不會(huì)出現(xiàn)很大的寄生泄漏電流。這樣一來(lái)輻照并不會(huì)使器件的電流出現(xiàn)嚴(yán)重退化， 從而提高了集成電路芯片的可靠性。本發(fā)明的SOI結(jié)構(gòu)另一重要特點(diǎn)在于其基于主流的SOI制造技術(shù)，與傳統(tǒng)工藝完全兼容，不會(huì)造成成本的重大變化。相對(duì)于傳統(tǒng)SOI器件工藝，制作過(guò)程僅僅加入一道二次源漏注入的工序，且不需要增加掩膜版。而且相對(duì)于目前的SOI器件結(jié)構(gòu)而言，本發(fā)明的源漏調(diào)制摻雜結(jié)構(gòu)的新型SOI器件在保留器件常規(guī)特性優(yōu)勢(shì)的情況下提高了器件的抗輻照能力，且使用與傳統(tǒng)工藝完全相同的工藝流程，工藝流程簡(jiǎn)單可行。下面以NMOS為例，詳細(xì)介紹本發(fā)明的SOI結(jié)構(gòu)器件的制備方法1)硅片制備與埋氧層生長(zhǎng)步驟如圖7(a)所示，制備兩片單晶硅片，其中一片作為有源區(qū)硅層12，另一片作為硅襯底1，在硅襯底1上使用熱氧化工藝(濕氧氧化)生成厚度為50 500納米的埋氧化層2 ；2)硅片鍵合及硅層減薄步驟如圖7(b)所示，采用硅片鍵合工藝將第一步制作的有源區(qū)硅層12及具有埋氧化層2的硅襯底1制作在一起，之后對(duì)于有源區(qū)硅層12使用等離子輔助化學(xué)腐蝕方法等進(jìn)行減??；得到厚度為50-200納米的有源區(qū)硅層12，其上形成源區(qū)、漏區(qū)、溝道區(qū)；3) SOI器件源漏掩膜注入步驟如圖7 (c)所示，使用源漏掩膜版，使光刻膠掩膜9 阻擋器件溝道區(qū)7部分，使用離子注入工藝，在溝道區(qū)7的兩端注入砷As，之后采用快速退火工藝使溝道兩端形成摻雜濃度為102°cm_3左右的源區(qū)3及漏區(qū)4 ；4) SOI器件源漏區(qū)域二次調(diào)制注入步驟如圖7(d)所示，在步驟幻后，不更換光刻膠掩膜9，采用同樣的離子注入工藝，使用相反類型的雜質(zhì)離子，以鎵( 為雜質(zhì)注入源區(qū) 3或漏區(qū)4，注入濃度為1. 2 X IO2W 1. 5 X IO2tlCnT3，注入深度為源漏深度上10 40納米，之后采用快速退火工藝使溝道區(qū)7下界面處形成厚度約10 40納米P型摻雜薄層11 ；5)柵氧化層生長(zhǎng)步驟如圖7(e)所示，源漏制作好之后，給溝道區(qū)7注入( 進(jìn)行摻雜，摻雜濃度為1 X IO17CnT3 5 X IO17Cm-3,用光刻膠9定義柵氧化層5的長(zhǎng)度(50 100 納米)，使用干氧氧化工藝，制作厚度為3 5納米的二氧化硅柵氧化層6，并在氮?dú)夥罩羞M(jìn)行退火以減少界面態(tài)；6)多晶硅柵淀積步驟如圖7(f)所示，在上述制作完成的柵氧化層5上淀積厚度為20 100納米厚度的N型重?fù)诫s多晶硅柵8，之后濕氧氧化生成隔離氧化層6以保護(hù)器件并實(shí)現(xiàn)多晶硅柵8與源區(qū)3、漏區(qū)4之間的隔離。7)后續(xù)制備工藝，器件制作完畢，后續(xù)工藝如打孔、連線、隔離區(qū)域等不再贅述。以上通過(guò)詳細(xì)實(shí)施例描述了本發(fā)明所提供的抗輻照SOI器件及其制備方法，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明實(shí)質(zhì)的范圍內(nèi)，可以對(duì)本發(fā)明做一定的變形或修改；其具體事實(shí)方式也不限于實(shí)施例中所公開的內(nèi)容。
權(quán)利要求
1.一種新型源漏結(jié)構(gòu)的抗輻照SOI器件，包括襯底硅層，埋氧化層、有源區(qū)硅層、柵氧化層及隔離氧化層，所述有源區(qū)硅層上形成源區(qū)、漏區(qū)和溝道區(qū)，其特征在于，所述源區(qū)或者漏區(qū)與埋氧化層之間有一層與源區(qū)或者漏區(qū)摻雜類型相反的摻雜層。
2.如權(quán)利要求1所述的SOI器件，其特征在于，所述源區(qū)或者漏區(qū)的摻雜濃度與所述摻雜層界面的摻雜濃度變化為突變。
3.如權(quán)利要求1所述的SOI器件，其特征在于，所述摻雜層的厚度為10 40納米。
4.如權(quán)利要求1所述的SOI器件，其特征在于，所述摻雜層的形成方法為第一次對(duì)源區(qū)或漏區(qū)進(jìn)行離子注入摻雜，對(duì)于NMOS而言注入施主雜質(zhì)，對(duì)于PMOS而言注入受主雜質(zhì)； 第二次對(duì)源區(qū)或漏區(qū)進(jìn)行離子注入摻雜，注入雜質(zhì)類型與第一次相反。
5.一種新型源漏結(jié)構(gòu)的抗輻照SOI器件制備方法，其步驟包括1)準(zhǔn)備兩片單晶硅，一片作為有源區(qū)硅層，一片作為襯底硅片，所述襯底硅片上使用熱氧化工藝生成埋氧化層；2)采用硅片鍵合工藝將第一步制作的有源區(qū)硅層與具有埋氧化層的硅襯底制作在一起，之后對(duì)于頂層的硅膜減?。?)使用源漏掩膜版阻擋器件溝道區(qū)部分，使用離子注入工藝使溝道兩端形成源區(qū)及漏區(qū)；4)采用同樣的離子注入工藝，使用與步驟3)相反類型的雜質(zhì)離子，注入源區(qū)或漏區(qū)， 使源區(qū)或漏區(qū)與埋氧層接觸處形成摻雜薄層；5)進(jìn)行溝道部分摻雜，使用源漏掩膜版定義柵氧化層的長(zhǎng)度，在溝道部分之上制作柵氧化層；6)在柵氧化層上淀積多晶硅柵，之后生成隔離氧化層實(shí)現(xiàn)多晶硅柵與源區(qū)、漏區(qū)之間的隔離；7)后續(xù)進(jìn)行SOI器件常規(guī)加工程序，制作完畢。
6.如權(quán)利要求5所述的SOI器件制備方法，其特征在于，所述步驟4)注入濃度為 1. 2 X IO2W3 1. 5 X IO2W3ο
全文摘要
本發(fā)明公開了一種新型源漏結(jié)構(gòu)的抗輻照SOI器件，包括襯底硅層，埋氧化層、有源區(qū)硅層、柵氧化層及隔離氧化層，所述有源區(qū)硅層上形成源區(qū)、漏區(qū)和溝道區(qū)，其特征在于，所述源區(qū)或者漏區(qū)與埋氧化層之間有一層與源區(qū)或者漏區(qū)摻雜類型相反的摻雜層。通過(guò)改變?cè)绰﹨^(qū)與埋氧層界面處的摻雜類型，使輻照導(dǎo)致的埋氧層界面處的寄生導(dǎo)電溝道無(wú)法導(dǎo)通，從而減少總劑量輻照引起的SOI器件背柵泄漏電流以及由于耦合引起的器件性能退化，達(dá)到提高SOI器件抗總劑量輻照能力的目的。
文檔編號(hào)H01L21/762GK102194828SQ201010128030
公開日2011年9月21日 申請(qǐng)日期2010年3月16日 優(yōu)先權(quán)日2010年3月16日
發(fā)明者劉 文, 王健, 黃如, 黃德濤 申請(qǐng)人:北京大學(xué)