專利名稱：半導體元件的制造方法
技術領域：
本發(fā)明涉及一種半導體元件的制造方法，且尤其涉及一種互補金氧半導體元件 (Complementary Metal-Oxide-Semiconductor devices, CMOS devices)的制造方法。
背景技術：
針對多媒體社會的急速進步，多半受惠于半導體元件或人機顯示裝置的飛躍性進 步。就顯示器而言，陰極射線管(Cathode Ray Tube,CRT)因具有優(yōu)異的顯示質量與其經(jīng)濟 性，一直獨占近年來的顯示器市場。然而，對于個人在桌上操作多數(shù)終端機/顯示器裝置的 環(huán)境，或是以環(huán)保的觀點切入，若以節(jié)省能源的潮流加以預測陰極射線管因空間利用以及 能源消耗上仍存在很多問題，而對于輕、薄、短、小以及低消耗功率的需求無法有效提供解 決之道。因此，具有高畫質、空間利用效率佳、低消耗功率、無輻射等優(yōu)越特性之薄膜晶體管 液晶顯示器(TFT-LCD)已逐漸成為市場的主流。 —般薄膜晶體管液晶顯示器主要是由一薄膜晶體管陣列基板、一彩色濾光基板以 及一液晶層所構成，而薄膜晶體管陣列基板上的開關元件都為單一摻雜型態(tài)的晶體管，如N 型非晶硅薄膜晶體管。然而，在某些薄膜晶體管液晶顯示器中，需要將一些簡單的驅動電路 制作于薄膜晶體管陣列基板的外圍區(qū)域上，而這些制作于外圍區(qū)域上的驅動電路通常會同 時使用到N型非晶硅薄膜晶體管以及P型非晶硅薄膜晶體管。因此，如何在不大幅增加制 造成本的情況下，于薄膜晶體管陣列基板的外圍區(qū)域上制作出N型非晶硅薄膜晶體管以及 P型非晶硅薄膜晶體管，是研發(fā)者持續(xù)關注的問題之一。

發(fā)明內容
本發(fā)明所要解決的技術問題在于提供一種半導體元件的制造方法，其可于基板上 形成互補金氧半導體元件。 為實現(xiàn)上述目的，本發(fā)明提供一種半導體元件的制造方法，包括下列步驟。首先， 于一基板上形成一第一柵極與一第二柵極，接著，于基板上形成一柵絕緣層，以覆蓋第一柵 極與第二柵極。之后，于柵絕緣層上形成位于第一柵極上方的一第一通道層以及位于第二 柵極上方的一第二通道層，并于第一通道層上形成一第一型摻雜半導體圖案層、一第一源 極與一第一漏極，其中第一型摻雜半導體圖案層位于第一源極與第一通道層之間以及第一 漏極與第一通道層之間，且第一柵極、第一源極、第一漏極、第一通道層以及第一型摻雜半 導體圖案層構成一第一晶體管。接著，依序形成一第二型摻雜半導體材料層以及一第二導 電層，以覆蓋第一晶體管、柵絕緣層以及第二通道層。之后，圖案化第二型摻雜半導體材料 層以及第二導電層，以于第二通道層上形成一第二型摻雜半導體圖案層、一第二源極與一 第二漏極，其中第二型摻雜半導體圖案層位于第二源極與第二通道層之間以及第二漏極與 第二通道層之間，且第二柵極、第二源極、第二漏極、第二通道層以及第二型摻雜半導體圖 案層構成一第二晶體管。 在本發(fā)明的一實施例中，前述的第一通道層、第二通道層、第一型摻雜半導體圖案層、第一源極以及第一漏極的形成方法例如是于柵絕緣層上依序形成一通道材料層以及一
第一摻雜型摻雜半導體層，接著，圖案化通道材料層與第一型摻雜半導體材料層，以于柵絕
緣層上形成第一通道層、第二通道層以及位于第一通道層與第二通道層上的一第一圖案
層。之后，于第一通道層上形成第一源極與第一漏極，并以第一源極與第一漏極為掩模，移
除未被第一源極與第一漏極所覆蓋的第一圖案層，以形成第一型摻雜半導體圖案層。 在本發(fā)明的一實施例中，前述的第一通道層、第二通道層、第一型摻雜半導體圖案
層、第一源極以及第一漏極的形成方法例如是先于柵絕緣層上形成一通道材料層，接著，圖
案化通道材料層以形成第一通道層以及第二通道層。之后，于柵絕緣層、第一通道層以及第
二通道層上依序形成一第一型摻雜半導體材料層以及一第一導電層，并圖案化第一導電層
與第一型摻雜半導體材料層，以于第一通道層上形成第一源極、第一漏極以及第一型摻雜
半導體圖案層。 在本發(fā)明的一實施例中，前述的第一型摻雜半導體圖案層為N型摻雜半導體圖案 層，而第二型摻雜半導體圖案層為P型摻雜半導體圖案層。 在本發(fā)明的一實施例中，前述的第一型摻雜半導體圖案層為P型摻雜半導體圖案 層，而第二型摻雜半導體圖案層為N型摻雜半導體圖案層。 在本發(fā)明的一實施例中，前述的第一通道層與第二通道層的材料包括一本征半導 體材料(intrinsic semiconductor material)。 在本發(fā)明的一實施例中，前述的第一通道層與第二通道層的材料包括非晶硅、多
晶硅、磊晶硅、銦鎵鋅氧化物、銦鋅氧化物。 在本發(fā)明的一實施例中，前述的半導體元件的制造方法可進一步于第一晶體管以 及第二晶體管上形成一保護層。 在本發(fā)明的一實施例中，前述的半導體元件的制造方法可進一步于保護層中形成 多個接觸窗，其中接觸窗分別暴露第一晶體管的第一漏極以及第二晶體管的第二漏極。
在本發(fā)明的一實施例中，前述的半導體元件的制造方法可進一步于保護層上形成 一圖案化透明導電層，其中圖案化透明導電層通過接觸窗分別與第一漏極以及第二漏極電 性連接。 基于上述，由于本發(fā)明的半導體元件的制造方法可以采用現(xiàn)有的機臺，因此，本發(fā) 明可以在不大幅度增加工藝成本的情況下制作出互補金氧半導體元件。 為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附附圖 作詳細說明如下。


圖1A至圖1J為本發(fā)明第一實施例的半導體元件的制造流程示意圖； 圖2A至圖2J為本發(fā)明第二實施例的半導體元件的制造流程示意圖。 其中，附圖標記 100 :基板 110:柵絕緣層 120 :通道材料層 130 :第一型摻雜半導體材料層130a:第一圖案層130b :第一型摻雜半導體圖案層140:第一導電層150 :第二型摻雜半導體材料層150a :第二型摻雜半導體圖案層160:第二導電層170 :保護層180:圖案化透明導電層Gl :第一柵極G2 :第二柵極Cl :第一通道層C2 :第二通道層Sl :第一源極S2 :第二源極Dl :第一漏極D2 :第二漏極TFT1 :第一晶體管TFT2 :第二晶體管W1、W2 :接觸窗R、R'、R":凹陷
具體實施方式
第一實施例
圖1A至圖1J為本發(fā)明第一實施例的半導體元件的制造流程示意圖。請參照圖 1A，首先，于一基板100上形成一第一柵極Gl與一第二柵極G2。在本實施例中，第一柵極 Gl與第二柵極G2例如由是由單層或是多層金屬層所構成。舉例而言，單層的第一柵極G1 與第二柵極G2例如是由鈦、鋁、銅、銀、金、鉬、鎢、鎳等金屬所構成，多層的第一柵極G1與第 二柵極G2例如是由鈦/鋁/鈦三層金屬所構成，其中位于基板100上的鈦金屬層的厚度例 如為130埃，鋁金屬層的厚度例如為1800埃，而位于鋁金屬層上的鈦金屬層之厚度例如為 500埃。在其它可行的實施例中，第一柵極Gl與第二柵極G2亦可以是由鉬/鋁/鉬三層金 屬所構成。 接著請參照圖1B，于基板100上依序形成一柵絕緣層110、一通道材料層120以及 一第一摻雜型摻雜半導體層130，以覆蓋第一柵極G1與第二柵極G2。在本實施例中，柵絕 緣層110、通道材料層120以及第一摻雜型摻雜半導體層130全面性覆蓋于基板100上。舉 例而言，柵絕緣層IIO例如為氧化硅層或是氮化硅層，通道材料層120的材料例如為本征半 導體材料，諸如非晶硅、多晶硅、磊晶硅、銦鎵鋅氧化物、銦鋅氧化物等，而第一摻雜型摻雜 半導體層130的材料例如為N型摻雜半導體圖案層或是P型摻雜半導體圖案層。在本實施 例中，通道材料層120的厚度例如介于1000埃至3000埃之間，而較佳為2000埃。此外，第 一摻雜型摻雜半導體層130的厚度例如介于100埃至500埃之間，而較佳為200埃。
6
請參照圖1C，通過微影與蝕刻工藝(Photolithogr即hy and Etch Process, PEP) 將通道材料層120與第一型摻雜半導體材料層130圖案化，以于柵絕緣層110上形成第 一通道層Cl、第二通道層C2以及位于第一通道層CI與第二通道層C2上的一第一圖案層 130a。 請參照圖1D，在形成第一通道層C1與第二通道層C2之后，于第一通道層C1、第二 通道層C2、第一圖案層130a以與柵絕緣層110上全面性地形成一第一導電層140。在本實 施例中，第一導電層140例如由是由單層或是多層金屬層所構成。舉例而言，第一導電層 140例如是由鈦/鋁/鈦三層金屬所構成，其中底層的鈦金屬層的厚度例如為430埃，鋁金 屬層的厚度例如為1800埃，而位于鋁金屬層上的鈦金屬層的厚度例如為1000埃。在其它 可行的實施例中，第一導電層140也可以是由鉬/鋁/鉬三層金屬所構成。
接著請參照圖1E，通過微影與蝕刻工藝將第一導電層140圖案化，以于第一通道 層C1與第一圖案層130a的部分區(qū)域上形成第一源極S1與第一漏極D1。之后，以第一源極 Sl與第一漏極D1為掩模，移除未被第一源極S1與第一漏極D1所覆蓋的第一圖案層130a， 以形成第一型摻雜半導體圖案層130b。值得注意的是，第一型摻雜半導體圖案層130b位于 第一源極Sl與第一通道層Cl之間以及第一漏極Dl與第一通道層Cl之間。除此之外，在 形成第一型摻雜半導體圖案層130b的同時，部分的第一通道層Cl會被蝕刻而形成凹陷R， 而此凹陷R的深度約介于300埃至500埃之間。 由圖1E可知，前述的第一柵極G1、第一源極S1、第一漏極D1、第一通道層C1以及 第一型摻雜半導體圖案層130a構成一第一晶體管TFTl。當?shù)谝恍蛽诫s半導體圖案層130a 為N型摻雜半導體圖案層時，則第一晶體管TFT1為N型晶體管。反之，當?shù)谝恍蛽诫s半導 體圖案層130a為P型摻雜半導體圖案層時，則第一晶體管TFT1為P型晶體管。
請參照圖1F與圖1G，在形成第一晶體管TFT1之后，依序形成一第二型摻雜半導體 材料層150以及一第二導電層160，以覆蓋第一晶體管TFT1、柵絕緣層110、部分的第一通道 層C1以及第二通道層C2。在本實施例中，第二型摻雜半導體材料層150與第二導電層160 全面性覆蓋于第一晶體管TFT1、柵絕緣層110以及第二通道層C2上。 之后，請參照圖1H，通過微影蝕刻工藝將第二型摻雜半導體材料層150以及第二 導電層160圖案化，以于第二通道層C2上形成一第二型摻雜半導體圖案層150a、一第二源 極S2與一第二漏極D2，其中第二型摻雜半導體圖案層150a位于第二源極S2與第二通道層 C2之間以及第二漏極D2與第二通道層C2之間。值得注意的是，第一通道層Cl的凹陷R會 被進一步蝕刻而形成深度介于1100埃至1400埃之間的凹陷R'，而第二通道C2的凹陷R" 會被進一步蝕刻而形成深度介于700埃至1400埃之間的凹陷。由圖1H可知，第二源極S2 與第二漏極D2的整體圖案會與第二型摻雜半導體圖案層150b的圖案實質上相同。前述的 第二柵極G2、第二源極S2、第二漏極D2、第二通道層C2以及第二型摻雜半導體圖案層150a 構成一第二晶體管TFT2。 承上述，當?shù)谝恍蛽诫s半導體圖案層130a為N型摻雜半導體圖案層時，第二型摻 雜半導體圖案層150a應為P型摻雜半導體圖案層，此時第二晶體管TFT2為P型晶體管。反 之，當?shù)谝恍蛽诫s半導體圖案層130a為P型摻雜半導體圖案層時，第二型摻雜半導體圖案 層150a應為N型摻雜半導體圖案層，則第二晶體管TFT2為N型晶體管。
請參照圖1I，在完成前述的第一晶體管TFT1以及第二晶體管TFT2的制作之后，接
7著于第一晶體管TFT1以及第二晶體管TFT2上形成一保護層170。如圖II所示，前述的保 護層170中具有多個接觸窗W1、W2，其中接觸窗W1暴露第一晶體管TFT1的第一漏極Dl及 /或第一源極Sl，而接觸窗W2暴露第二晶體管TFT2的第二漏極D2及/或第二源極S2。
接著請參照圖1J，本實施例可進一步于保護層170上形成一圖案化透明導電層 180，其中圖案化透明導電層180通過接觸窗W1與第一漏極D1、第一源極S1電性連接，并通 過接觸窗W2與第二漏極D2、第二源極S2電性連接。在本實施例中，圖案化透明導電層180 例如是用以制作像素電極及導線。 本實施例上述的工藝與現(xiàn)有的薄膜晶體管陣列工藝兼容，本實施例無須采購新的 工藝設備，僅需小幅度的修改工藝順序，即可進行量產(chǎn)。因此，本實施例可以在不大幅度增 加工藝成本的情況下制作出互補金氧半導體元件。
第二實施例
圖2A至圖2J為本發(fā)明第二實施例之半導體元件的制造流程示意圖。本實施例的 半導體元件的制造流程與第一實施例的半導體元件的制造流程類似，但二者主要差異之處 在于第一晶體管TFT1的制造方法。由于本實施例的第二晶體管TFT2、保護層170以及圖案 化透明導電層180的制造方法(圖2F至圖2J)與第一實施例類似，故于此實施例中不再重 述。以下，僅搭配圖2A至圖2E，針對第一晶體管TFT1的制造流程進行詳細的描述。
首先請參照圖2A，首先，于一基板100上形成一第一柵極G1與一第二柵極G2。在 本實施例中，第一柵極G1與第二柵極G2例如由是由單層或是多層金屬層所構成。舉例而 言，第一柵極Gl與第二柵極G2例如是由鈦/鋁/鈦三層金屬所構成，其中位于基板100上 的鈦金屬層的厚度例如為130埃，鋁金屬層的厚度例如為1800埃，而位于鋁金屬層上的鈦 金屬層的厚度例如為500埃。在其它可行的實施例中，第一柵極Gl與第二柵極G2也可以 是由鉬/鋁/鉬三層金屬所構成。 接著請參照圖2B，于基板100上依序形成一柵絕緣層110以及一通道材料層120， 以覆蓋第一柵極G1與第二柵極G2。在本實施例中，柵絕緣層110以及通道材料層120全 面性覆蓋于基板100上。舉例而言，柵絕緣層110例如為氧化硅層或是氮化硅層，通道材料 層120的材料例如為本征半導體材料，諸如非晶硅、多晶硅、磊晶硅、銦鎵鋅氧化物、銦鋅氧 化物等。在本實施例中，通道材料層120的厚度例如介于1000埃至3000埃之間，而較佳為 2000埃。 請參照圖2C，通過微影與蝕刻工藝(Photolithogr即hy and Etch Process, PEP) 將通道材料層120圖案化，以于柵絕緣層110上形成第一通道層CI以及第二通道層C2。
請參照圖2D，在形成第一通道層C1與第二通道層C2之后，于第一通道層C1、第 二通道層C2以與柵絕緣層110上依序形成一第一型摻雜半導體材料層130以及一第一導 電層140。在本實施例中，第一摻雜型摻雜半導體層130的材料例如為N型摻雜半導體圖 案層或是P型摻雜半導體圖案層，第一摻雜型摻雜半導體層130的厚度例如介于100埃至 500埃之間，而較佳為200埃。此外，第一導電層140例如由是由多層金屬層所構成。舉例 而言，第一導電層140是由鈦/鋁/鈦三層金屬所構成，其中底層的鈦金屬層的厚度例如為 430埃，鋁金屬層的厚度例如為1800埃，而位于鋁金屬層上的鈦金屬層的厚度例如為1000 埃。在其它可行的實施例中，第一導電層140也可以是由鉬/鋁/鉬三層金屬所構成。
接著請參照圖2E，通過微影與蝕刻工藝將第一型摻雜半導體材料層130與第一導
8電層140圖案化，以于以于第一通道層C1上形成第一源極S1、第一漏極D1以及第一型摻雜 半導體圖案層130b。之后，以第一源極Sl與第一漏極Dl為掩模，移除未被第一源極Sl與 第一漏極D1所覆蓋的部分第一通道層Cl，以于第一通道層CI會被蝕刻而形成凹陷R，而此 凹陷R的深度約介于300埃至500埃之間。由圖2E可知，第一源極Sl與第一漏極Dl的整 體圖案會與第一型摻雜半導體圖案層130b的圖案實質上相同。 基于上述，由于本發(fā)明的各個實施例都可采用現(xiàn)有的機臺進行互補金氧半導體元 件的制作，與現(xiàn)有工藝兼容，因此本發(fā)明可以在不大幅度增加工藝成本的情況下制作出互 補金氧半導體元件。 當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質的情況下，熟 悉本領域的技術人員當可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變 形都應屬于本發(fā)明所附的權利要求的保護范圍。
權利要求
一種半導體元件的制造方法，其特征在于，包括于一基板上形成一第一柵極與一第二柵極；于該基板上形成一柵絕緣層，以覆蓋該第一柵極與該第二柵極；于該柵絕緣層上形成位于該第一柵極上方的一第一通道層以及位于該第二柵極上方的一第二通道層；于該第一通道層上形成一第一型摻雜半導體圖案層、一第一源極與一第一漏極，其中該第一型摻雜半導體圖案層位于該第一源極與該第一通道層之間以及該第一漏極與該第一通道層之間，該第一柵極、該第一源極、該第一漏極、該第一通道層以及該第一型摻雜半導體圖案層構成一第一晶體管；依序形成一第二型摻雜半導體材料層以及一第二導電層，以覆蓋該第一晶體管、該柵絕緣層以及該第二通道層；以及圖案化該第二型摻雜半導體材料層以及該第二導電層，以于該第二通道層上形成一第二型摻雜半導體圖案層、一第二源極與一第二漏極，其中該第二型摻雜半導體圖案層位于該第二源極與該第二通道層之間以及該第二漏極與該第二通道層之間，該第二柵極、該第二源極、該第二漏極、該第二通道層以及該第二型摻雜半導體圖案層構成一第二晶體管。
2. 根據(jù)權利要求1所述的半導體元件的制造方法，其特征在于，形成該第一通道層、該 第二通道層、該第一型摻雜半導體圖案層、該第一源極以及該第一漏極的方法包括于該柵絕緣層上依序形成一通道材料層以及一第一型摻雜半導體材料層； 圖案化該通道材料層與該第一型摻雜半導體材料層，以于該柵絕緣層上形成該第一通 道層、該第二通道層以及位于該第一通道層與該第二通道層上的一第一圖案層； 于該第一通道層上形成該第一源極與該第一漏極；以及以該第一源極與該第一漏極為掩模，移除未被該第一源極與該第一漏極所覆蓋的該第 一圖案層，以形成該第一型摻雜半導體圖案層。
3. 根據(jù)權利要求1所述的半導體元件的制造方法，其特征在于，該形成該第一通道層、 該第二通道層、該第一型摻雜半導體圖案層、該第一源極以及該第一漏極的方法包括于該柵絕緣層上形成一通道材料層；圖案化該通道材料層以形成該第一通道層以及該第二通道層；于該柵絕緣層、該第一通道層以及該第二通道層上依序形成一第一型摻雜半導體材料 層以及一第一導電層；以及圖案化該第一導電層與該第一型摻雜半導體材料層，以于該第一通道層上形成該第一 源極、該第一漏極以及該第一型摻雜半導體圖案層。
4. 根據(jù)權利要求1所述的半導體元件的制造方法，其特征在于，該第一型摻雜半導體 圖案層為N型摻雜半導體圖案層，該第二型摻雜半導體圖案層為P型摻雜半導體圖案層。
5. 根據(jù)權利要求1所述的半導體元件的制造方法，其特征在于，該第一型摻雜半導體 圖案層為P型摻雜半導體圖案層，該第二型摻雜半導體圖案層為N型摻雜半導體圖案層。
6. 根據(jù)權利要求1所述的半導體元件的制造方法，其特征在于，該第一通道層與該第 二通道層的材料包括一本征半導體材料。
7. 根據(jù)權利要求6所述的半導體元件的制造方法，其特征在于，該第一通道層與該第 二通道層的材料包括非晶硅、多晶硅、磊晶硅、銦鎵鋅氧化物、銦鋅氧化物。
8. 根據(jù)權利要求1所述的半導體元件的制造方法，其特征在于，還包括于該第一晶體 管以及該第二晶體管上形成一保護層。
9. 根據(jù)權利要求8所述的半導體元件的制造方法，其特征在于，還包括于該保護層中 形成多個接觸窗，該些接觸窗分別暴露該第一晶體管的該第一漏極以及該第二晶體管的該 第二漏極。
10. 根據(jù)權利要求9所述的半導體元件的制造方法，其特征在于，還包括于該保護層上 形成一圖案化透明導電層，該圖案化透明導電層通過該些接觸窗分別與該第一漏極以及該 第二漏極電性連接。
全文摘要
本發(fā)明公開了一種半導體元件的制造方法。首先，于基板上形成第一柵極與第二柵極，接著，于基板上形成柵絕緣層以覆蓋第一柵極與第二柵極。之后，于柵絕緣層上形成位于第一柵極上方的第一通道層以及位于第二柵極上方的第二通道層，并于第一通道層上形成第一型摻雜半導體圖案層、第一源極與第一漏極，以形成第一晶體管。接著，依序形成第二型摻雜半導體材料層及導電層，圖案化第二型摻雜半導體材料層及導電層，以于第二通道層上形成第二型摻雜半導體圖案層、第二源極與第二漏極。
文檔編號H01L21/336GK101789398SQ201010129300
公開日2010年7月28日 申請日期2010年3月9日 優(yōu)先權日2010年3月9日
發(fā)明者陳峰毅 申請人:友達光電股份有限公司