專利名稱:一種溝槽型功率mos器件及其制造方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種功率半導(dǎo)體器件,尤其是一種溝槽型功率MOS器件及其制造方法。
背景技術(shù):
提高器件性能、降低器件成本,是推動功率半導(dǎo)體器件不斷向前發(fā)展的兩個重要 動力。功率半導(dǎo)體器件中的一個重要組成部分溝槽型功率MOS (金屬-氧化物-半導(dǎo)體) 器件經(jīng)過不斷的更新發(fā)展,通過四次光刻的工藝技術(shù)便可實現(xiàn)完整的器件制造加工工藝, 并且已經(jīng)廣泛應(yīng)用于產(chǎn)品大生產(chǎn)。目前中國專利ZL 200710302461. 4和ZL 200810019085. 2中所公開了《一種深 溝槽大功率MOS器件及其制造方法》,涉及了一種利用四次光刻技術(shù)制造的溝槽型功率 MOS器件;所述溝槽型功率MOS器件的結(jié)構(gòu)如中國專利ZL200710302461. 4中附圖4和ZL 200810019085. 2 中附圖 4 所示。所述中國專利 ZL 200710302461. 4 和 ZL 200810019085. 2 發(fā)明的基本思想是溝槽型功率MOS器件,在所述MOS器件的截面上,包括由溝槽型元胞構(gòu) 成的器件有源區(qū)和采用溝槽型結(jié)構(gòu)形成的器件終端保護(hù)區(qū);所述終端保護(hù)區(qū)包括溝槽型的 保護(hù)環(huán)和溝槽型的截止環(huán),并且所述保護(hù)環(huán)與截止環(huán)的相對應(yīng)溝槽互相獨立,即保護(hù)環(huán)內(nèi) 的分壓溝槽與截止環(huán)內(nèi)的截止溝槽間間隔一定距離。所述中國專利ZL200710302461. 4和 ZL 200810019085. 2還公開了形成MOS器件結(jié)構(gòu)的制造方法,所述制造方法公開了利用四 次光刻形成MOS結(jié)構(gòu),其包括使用溝槽光刻版形成溝槽,使用源極光刻版形成源極,使用孔 光刻版形成孔,使用金屬光刻版形成金屬電極。減少光刻次數(shù)、縮小芯片尺寸是降低器件成本的兩個重要手段,因此要求在不影 響器件性能的前提下,減少器件結(jié)構(gòu)中的任意光刻版層次已經(jīng)變的難以實現(xiàn),而且由于上 述專利結(jié)構(gòu)中的分壓環(huán)與截止環(huán)采用的是相互獨立的溝槽,因此分壓環(huán)與截止環(huán)之間的間 距將占據(jù)相當(dāng)比重的終端保護(hù)區(qū)面積,事實上其比重已經(jīng)達(dá)到30%以上。所以,中國專利 ZL200710302461. 4和ZL200810019085. 2中所介紹的溝槽型功率MOS器件和制造方法中,采 用所述的制造方法,使MOS器件的制造成本下降空間非常有限。此外,中國專利ZL200710302461. 4和ZL200810019085. 2結(jié)構(gòu)中的終端保護(hù)區(qū)
包括至少一個溝槽結(jié)構(gòu)的分壓環(huán),并且第二導(dǎo)電類型的阱層存在于整個終端保護(hù)區(qū),如圖 16. a所示;但從實際仿真結(jié)果來看,當(dāng)器件反向耐壓時,靠近有源區(qū)的第一個溝槽結(jié)構(gòu)分 壓環(huán)承擔(dān)了絕大多數(shù)的電壓降,而且由于耗盡層會沿所述第一個溝槽結(jié)構(gòu)分壓環(huán)的側(cè)壁向 上彎曲至硅表面,具體來講,沿靠近有源區(qū)一側(cè)的溝槽側(cè)壁;因此,耗盡層寬度較原有平行 于硅表面方向的耗盡層寬度收窄許多,導(dǎo)致平行于溝槽側(cè)壁方向上的耗盡層內(nèi)電勢線過于 密集,容易在所述位于溝槽側(cè)壁上的薄絕緣柵氧化層表面上形成過強(qiáng)電場,降低器件的耐 壓可靠性。
發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足,提供一種溝槽型功率MOS器件及其 制造方法,其降低了 MOS器件的制造成本,提高了 MOS器件的耐壓能力。按照本發(fā)明提供的技術(shù)方案,在所述MOS器件的俯視平面上,包括有位于半導(dǎo)體 基板上的有源區(qū)和終端保護(hù)區(qū),所述有源區(qū)位于半導(dǎo)體基板的中心區(qū),終端保護(hù)區(qū)位于有 源區(qū)的外圍;所述終端保護(hù)區(qū)包括分壓環(huán)和截止環(huán);所述有源區(qū)采用溝槽結(jié)構(gòu),有源區(qū)通 過元胞溝槽內(nèi)的導(dǎo)電多晶硅并聯(lián)成整體;其創(chuàng)新在于在所述MOS器件的截面上,所述終端保護(hù)區(qū)內(nèi)采用溝槽結(jié)構(gòu),終端保護(hù)區(qū)內(nèi)設(shè)置 第一溝槽,所述第一溝槽形成終端保護(hù)區(qū)的分壓環(huán)和截止環(huán);所述第一溝槽位于第二導(dǎo)電 類型層,深度伸入第二導(dǎo)電類型下方的第一導(dǎo)電類型外延層;在所述MOS器件的截面上,所述第一導(dǎo)電類型注入層與第二導(dǎo)電類型層均貫穿于 整個終端保護(hù)區(qū);第一導(dǎo)電類型注入層位于第二導(dǎo)電類型層及第一溝槽槽底的上方,且被 第一溝槽所述分割;在所述MOS器件的截面上,所述第一溝槽內(nèi)壁生長有絕緣氧化層,在生長有絕緣 氧化層的第一溝槽內(nèi)的兩側(cè)分別設(shè)置第一側(cè)壁保護(hù)與第二側(cè)壁保護(hù),所述第一側(cè)壁保護(hù)與 第二側(cè)壁保護(hù)利用絕緣介質(zhì)層相隔離;所述絕緣介質(zhì)層包括第一絕緣介質(zhì)層與第二絕緣介 質(zhì)層;所述第一絕緣介質(zhì)層位于第二絕緣介質(zhì)層層的下方;所述第一側(cè)壁保護(hù)鄰近所述有源區(qū),第二側(cè)壁保護(hù)遠(yuǎn)離所述有源區(qū);所述終端保 護(hù)區(qū)上覆蓋有第二絕緣介質(zhì)層;所述MOS器件電壓反向偏置時,第一側(cè)壁保護(hù)為零電位,終 端保護(hù)區(qū)對應(yīng)于第二側(cè)壁保護(hù)的上方設(shè)置第二金屬層,第二金屬層覆蓋在第二絕緣介質(zhì)層 上,所述第二金屬層將第二側(cè)壁保護(hù)與第一導(dǎo)電類型層襯底連接成等電位;所述第一導(dǎo)電類型層包括位于半導(dǎo)體基板底部的第一導(dǎo)電類型襯底及位于第一 導(dǎo)電類型襯底上面的第一導(dǎo)電類型外延層,以及位于第一導(dǎo)電類型外延層上部的第一導(dǎo)電 類型注入層;所述第二導(dǎo)電類型層位于第一導(dǎo)電類型外延層的上部。在所述MOS器件的截面上,所述第一側(cè)壁保護(hù)上設(shè)置第一引線孔;所述第一引線 孔從絕緣介質(zhì)層表面伸入第一側(cè)壁保護(hù)內(nèi);所述第一引線孔內(nèi)填充有第一金屬層,所述第 一金屬層覆蓋在第二絕緣介質(zhì)層上方;所述第一金屬層與源極金屬或柵極金屬相連,使第 一側(cè)壁保護(hù)在MOS器件電壓反向偏置時為零電位;所述第一側(cè)壁保護(hù)包括導(dǎo)電多晶硅;所 述源極金屬覆蓋在有源區(qū)上,柵極金屬位于源極金屬的外圈,覆蓋在柵極引出端上。在所述MOS器件的截面上,所述第二側(cè)壁保護(hù)上設(shè)置第二引線孔;所述第二引線 孔從絕緣介質(zhì)層表面伸入第二側(cè)壁保護(hù)內(nèi);所述第一溝槽對應(yīng)于設(shè)置第二側(cè)壁保護(hù)外壁的 外側(cè)設(shè)有第三引線孔,所述第三引線孔從第二絕緣介質(zhì)層表面伸入第一導(dǎo)電類型注入層下 方的第二導(dǎo)電類型層;所述第二引線孔與第三引線孔內(nèi)均填充有第二金屬層,所述第二金屬 層將第二側(cè)壁保護(hù)與第一導(dǎo)電類型襯底連接成等電位;所述第二側(cè)壁保護(hù)包括導(dǎo)電多晶硅。在所述MOS器件的截面上,所述有源區(qū)與終端保護(hù)區(qū)間設(shè)置有柵極引出端;所述 柵極引出端采用溝槽結(jié)構(gòu),所述柵極引出端溝槽位于第二導(dǎo)電類型層,深度伸入第二導(dǎo)電 類型層下方的第一導(dǎo)電類型外延層;所述柵極引出端溝槽內(nèi)壁生長有絕緣氧化層,在生長 有絕緣氧化層的柵極引出端溝槽內(nèi)淀積導(dǎo)電多晶硅;所述柵極引出端溝槽的槽口由第二絕 緣介質(zhì)層覆蓋,柵極引出端溝槽上部設(shè)置第七引線孔,所述第七引線孔內(nèi)填充有柵極金屬,所述柵極金屬覆蓋在第二絕緣介質(zhì)層上,并與導(dǎo)電多晶硅電性連接;形成MOS器件的柵極端。所述第一溝槽對應(yīng)于設(shè)置第二側(cè)壁保護(hù)的外側(cè)設(shè)有第二溝槽,所述第二溝槽遠(yuǎn)離 有源區(qū);所述第二溝槽位于第二導(dǎo)電類型層,深度伸入第二導(dǎo)電類型層下方的第一導(dǎo)電類 型外延層;所述第二溝槽內(nèi)壁生長有絕緣氧化層,在所述生長有絕緣氧化層的第二溝槽內(nèi) 淀積導(dǎo)電多晶硅,所述第二溝槽內(nèi)導(dǎo)電多晶硅與第二側(cè)壁保護(hù)電性連接;所述第二溝槽的 槽口由第二絕緣介質(zhì)層覆蓋;所述第二溝槽上部設(shè)置第四引線孔;所述第二溝槽的外側(cè)設(shè) 置第五引線孔,所述第五引線孔由第二絕緣介質(zhì)層表面延伸進(jìn)入第二導(dǎo)電類型層內(nèi);所述 第五引線孔與第四引線孔內(nèi)均填充第二金屬層,所述第二金屬層覆蓋在第二絕緣介質(zhì)層 上,第二金屬層將第二側(cè)壁保護(hù)與第一導(dǎo)電類型襯底連接成等電位。所述第一溝槽對應(yīng)于設(shè)置第一側(cè)壁保護(hù)的外側(cè)設(shè)置第三溝槽,所述第三溝槽鄰近 有源區(qū);所述第三溝槽位于第二導(dǎo)電類型層,深度伸入第二導(dǎo)電類型層下方的第一導(dǎo)電類 型外延層;所述第三溝槽內(nèi)壁生長有絕緣氧化層,在所述生長有絕緣氧化層的第三溝槽內(nèi) 淀積導(dǎo)電多晶硅;所述第三溝槽的槽口覆蓋第二絕緣介質(zhì)層,第三溝槽的上部設(shè)置第八引 線孔,所述第八引線孔內(nèi)填充柵極金屬;所述柵極金屬通過第三溝槽內(nèi)的導(dǎo)電多晶硅與第 一側(cè)壁保護(hù)電性連接,使第一側(cè)壁保護(hù)在MOS器件反向偏置時為零電位。所述MOS器件的制造方法包括如下步驟a、提供具有兩個相對主面的第一導(dǎo)電類型半導(dǎo)體基板,所述兩個相對主面包括第 一主面與第二主面;所述半導(dǎo)體基板包括第一導(dǎo)電類型襯底與第一導(dǎo)電類型外延層;b、在 上述第一主面上,淀積硬掩膜層;C、選擇性地掩蔽和刻蝕硬掩膜層,形成溝槽刻蝕的硬掩 膜,并在第一主面上刻蝕形成溝槽,所述溝槽包括第一溝槽、元胞溝槽及柵極引出端溝槽; d、去除所述半導(dǎo)體基板第一主面上的硬掩膜層;e、在上述溝槽內(nèi)壁及半導(dǎo)體基板第一主面 上,同時生長絕緣氧化層;f、在所述溝槽內(nèi)壁生長有絕緣氧化層的溝槽內(nèi)及第一主面上淀 積導(dǎo)電多晶硅;g、刻蝕溝槽內(nèi)及第一主面上對應(yīng)的導(dǎo)電多晶硅,去除半導(dǎo)體基板第一主面 上的導(dǎo)電多晶硅,得到位于元胞溝槽及柵極引出端溝槽內(nèi)的導(dǎo)電多晶硅,同時在第一溝槽 內(nèi)形成多晶硅側(cè)壁保護(hù)結(jié)構(gòu),所述側(cè)壁保護(hù)結(jié)構(gòu)包括第一側(cè)壁保護(hù)與第二側(cè)壁保護(hù);所述 第一側(cè)壁保護(hù)與第二側(cè)壁保護(hù)間不接觸;h、在上述半導(dǎo)體基板的第一主面上及第一溝槽內(nèi) 淀積第一絕緣介質(zhì),所述第一絕緣介質(zhì)填充在第一溝槽內(nèi)對應(yīng)于第一側(cè)壁保護(hù)與第二側(cè)壁 保護(hù)間,并覆蓋半導(dǎo)體基板的第一主面;i、去除所述半導(dǎo)體基板第一主面上第一絕緣介質(zhì), 并在第一溝槽內(nèi)形成第一絕緣介質(zhì)層;j、在上述半導(dǎo)體基板的第一主面上注入第二導(dǎo)電類 型雜質(zhì)離子,通過高溫推結(jié)形成第二導(dǎo)電類型層,所述第二導(dǎo)電類型外延層位于第一導(dǎo)電 類型外延層的上部,且貫穿于第一導(dǎo)電類型外延層;k、在上述半導(dǎo)體基板的第一主面上注 入第一導(dǎo)電類型雜質(zhì)離子,通過高溫推結(jié)形成第一導(dǎo)電類型注入層;所述第一導(dǎo)電類型層 貫穿于第一導(dǎo)電類型外延層,第一導(dǎo)電類型注入層位于第二導(dǎo)電類型層的正上方,且第一 導(dǎo)電類型注入層位于第一溝槽外壁的側(cè)上方;1、在上述半導(dǎo)體基板的第一主面上淀積第二 絕緣介質(zhì),在半導(dǎo)體基板的第一主面的表面及第一溝槽的上部均形成第二絕緣介質(zhì)層;m、 選擇性的掩蔽和刻蝕第二絕緣介質(zhì)層,在所述第二絕緣介質(zhì)層表面形成引線孔,所述引線 孔包括第六引線孔及第七引線孔;η、在上述第二絕緣介質(zhì)層表面及引線孔內(nèi)均淀積金屬, 選擇性的掩蔽和刻蝕金屬,得到金屬層,所述金屬層包括第二金屬層、柵極金屬及源極金jM O
所述步驟m中,所述引線孔還包括第二引線孔及第三引線孔;所述第二引線孔位 于第一溝槽內(nèi)第二側(cè)壁保護(hù)的上方,第二引線孔從第二絕緣介質(zhì)層表面伸入第二側(cè)壁保護(hù) 內(nèi);所述第三引線孔位于第一溝槽對應(yīng)于設(shè)置第二側(cè)壁保護(hù)外壁的外側(cè),所述第三引線孔 從第二絕緣介質(zhì)層表面伸入第二導(dǎo)電類型層內(nèi);第二金屬層覆蓋在第二絕緣層上,并填充 第二引線孔及第三引線孔內(nèi);所述第二金屬層利用第二引線孔將第二側(cè)壁保護(hù)與第一導(dǎo)電 類型襯底連接成等電位。所述步驟c中,溝槽還包括第二溝槽;所述步驟m中,所述引線孔還包括第四引 線孔及第五引線孔;所述第二溝槽位于第一溝槽對應(yīng)于設(shè)置第二側(cè)壁保護(hù)外壁的外側(cè);所 述第二溝槽位于第二導(dǎo)電類型內(nèi),深度伸入第二導(dǎo)電類型層下方的第一導(dǎo)電類型外延層; 所述第二溝槽內(nèi)壁生長有絕緣氧化層,在所述生長有絕緣氧化層的第二溝槽內(nèi)淀積第二電 極,所述第二電極與第一溝槽內(nèi)的第二側(cè)壁保護(hù)電性連接;所述第二溝槽的槽口由絕緣介 質(zhì)層覆蓋;所述第二溝槽上部設(shè)置第四引線孔;所述第二溝槽的外側(cè)設(shè)置第五引線孔,所 述第五引線孔由絕緣介質(zhì)層表面延伸進(jìn)入第二導(dǎo)電類型層內(nèi);所述第五引線孔與第四引線 孔內(nèi)均填充第二金屬層,所述第二金屬層覆蓋在絕緣介質(zhì)層上,第二金屬層將第二側(cè)壁保 護(hù)與第一導(dǎo)電類型襯底連接成等電位。所述步驟m中,所述引線孔包括第一引線孔;所述第一引線孔位于第一溝槽內(nèi)第 一側(cè)壁保護(hù)的上方,第一引線孔從第二絕緣介質(zhì)層表面伸入第一側(cè)壁保護(hù)內(nèi);所述第一引 線孔內(nèi)填充第一金屬,所述第一金屬覆蓋在第二絕緣介質(zhì)層上;所述第一金屬將第一側(cè)壁 保護(hù)連接成等電位。所述步驟c中,溝槽還包括第三溝槽;所述步驟m中,所述引線孔還包括第八引線 孔;所述第三溝槽位于第一溝槽對應(yīng)于設(shè)置第一側(cè)壁保護(hù)的外側(cè),所述第三溝槽鄰近有源 區(qū);所述第三溝槽位于第二導(dǎo)電類型層內(nèi),深度伸入第二導(dǎo)電類型層下方的第一導(dǎo)電類型 外延層,所述第三溝槽內(nèi)壁生長有絕緣氧化層,在所述生長有絕緣氧化層的第三溝槽內(nèi)淀 積導(dǎo)電多晶硅;所述第三溝槽的槽口覆蓋絕緣介質(zhì)層,第三溝槽的上部設(shè)置第八引線孔,所 述第八引線孔內(nèi)填充柵極金屬;所述柵極金屬通過第三溝槽內(nèi)的導(dǎo)電多晶硅與第一側(cè)壁保 護(hù)電性連接。所述“第一導(dǎo)電類型”和“第二導(dǎo)電類型”兩者中,對于N型MOS場效應(yīng)管,第一導(dǎo) 電類型指N型,第二導(dǎo)電類型為P型;對于P型MOS場效應(yīng)管,第一導(dǎo)電類型與第二導(dǎo)電類 型所指的類型與N型MOS場效應(yīng)管正好相反。本發(fā)明的優(yōu)點1、本發(fā)明所提供的溝槽型功率MOS器件的制造方法中,第一導(dǎo)電類型雜質(zhì)離子的 注入不通過光刻版,而是直接注入于對應(yīng)于設(shè)置有第二導(dǎo)電類型層和溝槽的第一導(dǎo)電類型 外延層層上部;所述第一導(dǎo)電類型注入層被溝槽與引線孔所分隔。省去了現(xiàn)有4層光刻版 溝槽型功率MOS器件加工工藝中的源極光刻版,從而節(jié)省了 25%的加工成本。2、在終端保護(hù)區(qū)內(nèi)設(shè)置第一溝槽,省去了將終端保護(hù)區(qū)劃分為分壓環(huán)和截止環(huán)的 結(jié)構(gòu),減少了現(xiàn)有終端保護(hù)區(qū)結(jié)構(gòu)中分壓環(huán)與截止環(huán)之間的距離尺寸,從而節(jié)省了器件面 積,降低了成本。3、本發(fā)明器件終端保護(hù)區(qū)內(nèi)設(shè)置第一溝槽結(jié)構(gòu),其中溝槽內(nèi)第一側(cè)壁保護(hù)設(shè)置為零電位,因此在反向耐壓時,電勢線不會指向第一側(cè)壁保護(hù);第一溝槽內(nèi)第二側(cè)壁保護(hù)設(shè)置與第一導(dǎo)電類型襯底等電位,因此在反向耐壓時,電勢線會指向于第一側(cè)壁保護(hù)與第二側(cè) 壁保護(hù)間的厚絕緣介質(zhì)層,從而增加了器件耐壓性能。
圖1為本發(fā)明實施例1的俯視圖。圖2為圖1的A-A剖視圖。圖3為本發(fā)明實施例2的俯視圖。圖4為圖3的B-B剖視圖。圖5為本發(fā)明實施例3的俯視圖。圖6為圖5的C-C剖視7 圖15為本發(fā)明具體工藝步驟實施剖視圖,其中圖7為半導(dǎo)體基板的剖視圖。圖8為形成溝槽后的剖視圖。圖9為溝槽內(nèi)淀積導(dǎo)電多晶硅后的剖視圖。圖10為在第一溝槽內(nèi)形成第一側(cè)壁保護(hù)與第二側(cè)壁保護(hù)后的剖視圖。圖11為第一次淀積絕緣介質(zhì)層后的剖視圖。圖12為第一溝槽內(nèi)形成第一絕緣介質(zhì)層后的剖視圖。圖13為形成第一導(dǎo)電類型注入層后的剖視圖。圖14為形成引線孔后的剖視圖。圖15為形成金屬層后的剖視圖。圖16a為現(xiàn)有MOS器件反向耐壓仿真示意圖。圖16b為本發(fā)明MOS器件反向耐壓仿真示意圖。
具體實施例方式下面結(jié)合具體附圖和實施例對本發(fā)明作進(jìn)一步說明。如圖1 圖15所示以N型MOS器件為例,本發(fā)明包括有源區(qū)1、柵極引出端2、 終端保護(hù)區(qū)3、第三溝槽4、N+襯底5、N型外延層6、元胞溝槽7、柵極引出端溝槽8、第一溝 槽9、第一側(cè)壁保護(hù)10、第二側(cè)壁保護(hù)11、第二金屬層12、第三引線孔13、第二引線孔14、第 一絕緣介質(zhì)層15、第一引線孔16、第一金屬層17、柵極金屬18、第七引線孔19、導(dǎo)電多晶硅 20、第二絕緣介質(zhì)層21、N+注入層22、P阱層23、第六引線孔24、源極金屬25、絕緣氧化層 26、第二溝槽27、第四引線孔28、第五引線孔29及第八引線孔30。實施例1如圖1所示在所述MOS器件的俯視圖上,有源區(qū)1位于半導(dǎo)體基板的中心區(qū),所 述有源區(qū)1采用溝槽結(jié)構(gòu),有源區(qū)1內(nèi)通過元胞溝槽7內(nèi)的導(dǎo)電多晶硅20并聯(lián)成整體。圖 1中波浪線表示覆蓋有源區(qū)1的源極金屬25,為了清晰的勾勒出有源區(qū)1的結(jié)構(gòu),源極金屬 25下面的元胞溝槽7均用實線畫出。為了清晰的表示柵極引出端2的結(jié)構(gòu),柵極金屬18下 面的柵極引出端溝槽8均用實現(xiàn)畫出。為了清晰的表示第一溝槽9、第一溝槽9內(nèi)第一側(cè)壁 保護(hù)10與第二側(cè)壁保護(hù)11 ;所述第一溝槽9、第一側(cè)壁保護(hù)10及第二側(cè)壁保護(hù)11均用虛線表示。所述有源區(qū)1的外圈設(shè)置終端保護(hù)區(qū)3,所述終端保護(hù)區(qū)3環(huán)繞有源區(qū)1。所述有 源區(qū)1與終端保護(hù)區(qū)3間設(shè)置柵極引出端2,用于形成MOS器件的柵電極。所述半導(dǎo)體基板 包括N+襯底5與N型外延層6,所述N型外延層6鄰接N+襯底5 ;N型外延層6的摻雜濃 度要小于N+襯底的摻雜濃度。所述有源區(qū)1上覆蓋有源極金屬25,用于形成MOS器件的 源極端;柵極引出端2上覆蓋有柵極金屬18,用于形成MOS器件的柵極端;所述N+襯底上 設(shè)置MOS器件的漏極端,從而形成MOS器件結(jié)構(gòu)。所述終端保護(hù)區(qū)3上分別覆蓋有第一金 屬層17與第二金屬層12,所述第一金屬層17靠近有源區(qū)1,第二金屬層12遠(yuǎn)離有源區(qū)1。 所述第一金屬層17與柵極金屬18相接觸,使第一金屬層17與柵極金屬18的具有等電位。
圖2和圖15為圖1的A-A剖視圖。如圖2和圖15所示在所述MOS器件的截面 上,半導(dǎo)體基板對應(yīng)于N型外延層6的上部設(shè)置P阱層23及N+注入層22,所述N+注入層 22與P阱層23均貫穿于整個N型外延層6 ;N+注入層22位于P阱層23的正上方。所述有 源區(qū)1采用溝槽結(jié)構(gòu),元胞溝槽7位于P阱層23,深度伸入P阱層23下方的N型外延層6。 元胞溝槽7內(nèi)壁生長有絕緣氧化層26,在生長有絕緣氧化層26的元胞溝槽7內(nèi)淀積導(dǎo)電 多晶硅20,形成元胞溝槽7內(nèi)的第一電極。所述N+注入層22位于元胞溝槽7外壁的側(cè)上 方。所述元胞溝槽7的兩側(cè)均設(shè)置有第六引線孔24,有源區(qū)1對應(yīng)于設(shè)置第六引線孔24外 的其余部分均有第二絕緣介質(zhì)層21 ;第六引線孔24從第二絕緣介質(zhì)層21的表面伸入P阱 層23內(nèi)。第六引線孔24內(nèi)填充源極金屬25。所述源極金屬25填充在第六引線孔24內(nèi), 并覆蓋在有源區(qū)1上對應(yīng)的第二絕緣介質(zhì)層21上,所述源極金屬25將元胞溝槽7兩側(cè)的 P阱層23連接成等電位。所述有源區(qū)1通過元胞溝槽7內(nèi)的導(dǎo)電多晶硅20并聯(lián)成整體。所述有源區(qū)1的外圈設(shè)置柵極引出端2,所述柵極引出端2采用溝槽結(jié)構(gòu)。柵極 引出端溝槽8內(nèi)壁生長有絕緣氧化層26 ;在生長有絕緣氧化層26的柵極引出端溝槽8內(nèi) 淀積導(dǎo)電多晶硅20,形成柵電極。所述柵極引出端溝槽8位于P阱層23,深度伸入P阱層 23下方的N型外延層6。所述柵極引出端溝槽8兩側(cè)外壁上方均設(shè)置N+注入層22,N+注 入層22位于P阱層23正上方。柵極引出端溝槽8的上部設(shè)置第七引線孔19 ;所述柵極引 出端2對應(yīng)于設(shè)置第七引線孔19外的其余部分由第二絕緣介質(zhì)層21覆蓋。第七引線孔19 從第二絕緣介質(zhì)層21的表面伸入柵極引出端溝槽8內(nèi),所述第七引線孔19內(nèi)填充有柵極 金屬18 ;所述柵極金屬18覆蓋在柵極引出端2對應(yīng)的第二絕緣介質(zhì)層21表面,柵極金屬 19與柵極引出端溝槽8內(nèi)的導(dǎo)電多晶硅20電性連接。所述柵極引出端溝槽8由有源區(qū)1 內(nèi)對應(yīng)的最外圈元胞溝槽7的延伸,柵極引出端溝槽8內(nèi)填充有導(dǎo)電多晶硅20,所述導(dǎo)電多 晶硅20與有源區(qū)1對應(yīng)的元胞溝槽7內(nèi)填充的導(dǎo)電多晶硅20相連。所述最外圈元胞溝槽 7延伸的柵極引出端溝槽8構(gòu)成梳狀結(jié)構(gòu),在所述柵極引出端溝槽12的槽口上方設(shè)置第七 引線孔19,通過在柵極引出端溝槽8及第二引線孔19內(nèi)填充柵極金屬18,就可以將有源區(qū) 1內(nèi)的柵極引出,形成MOS器件的柵極端。在所述MOS器件的截面上,所述終端保護(hù)區(qū)2采用溝槽結(jié)構(gòu),終端保護(hù)區(qū)2內(nèi)包括 第一溝槽9,所述第一溝槽9位于P阱層23,深度伸入P阱層23下方的N型外延層6。所述 第一溝槽9形成終端保護(hù)區(qū)2的分壓環(huán)和截止環(huán)。所述第一溝槽9內(nèi)壁生長有絕緣氧化層 25,在第一溝槽9內(nèi)淀積導(dǎo)電多晶硅20 ;通過去除第一溝槽9內(nèi)部分導(dǎo)電多晶硅20,在第一 溝槽9內(nèi)形成側(cè)壁保護(hù)結(jié)構(gòu)。所述側(cè)壁保護(hù)結(jié)構(gòu)包括第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)結(jié) 構(gòu)11,所述第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)11分別位于第一溝槽9的兩側(cè)。所述第一側(cè)壁保護(hù)10鄰近有源區(qū)1,第二側(cè)壁保護(hù)11相對遠(yuǎn)離有源區(qū)1。第一側(cè)壁保護(hù)10與第二側(cè) 壁保護(hù)11利用絕緣介質(zhì)層隔離,所述絕緣介質(zhì)層包括第一絕緣介質(zhì)層15與第二絕緣介質(zhì) 層21,所述第一絕緣介質(zhì)層15位于第二絕緣介質(zhì)層21的正下方。所述第二絕緣介質(zhì)層21 覆蓋整個終端保護(hù)區(qū)2上。所述第一溝槽9對應(yīng)于設(shè)置第一側(cè)壁保護(hù)10上方設(shè)置第一引線孔16,所述第一引 線孔16從第二絕緣介質(zhì)層21表面伸入進(jìn)入第一側(cè)壁保護(hù)10內(nèi)。所述第一引線孔16內(nèi)填 充有第一金屬層17,所述第一金屬層17覆蓋在第一溝槽9上第二絕緣介質(zhì)層21的表面; 第一金屬層17與第一側(cè)壁保護(hù)10電性連接,并使第一側(cè)壁保護(hù)10在MOS器件電壓反向偏 置時為零電位。所述第一金屬層17與柵極金屬18相連接,第一金屬層17也可以與源極金 屬25相連接,但不與柵極金屬18及源極金屬25同時連接。所述第一溝槽9對應(yīng)于設(shè)置第 二側(cè)壁保護(hù)11上方設(shè)置第二引線孔14,所述第二引線孔14從第二絕緣介質(zhì)層21表面伸入 第二側(cè)壁保護(hù)11內(nèi)。第一溝槽9對應(yīng)于設(shè)置第二側(cè)壁保護(hù)11外壁的外側(cè)設(shè)置第三引線孔 13,所述第三引線孔13從第二絕緣介質(zhì)層21的表面伸入P阱層23內(nèi)。所述第二引線孔14 與第三引線孔13內(nèi)均填充有第二金屬層12,所述第二金屬層12覆蓋在第二絕緣介質(zhì)層21 上方,所述第二金屬層12與第一金屬層17互不接觸。所述第二金屬層12與第二側(cè)壁保護(hù) 1電性連接,并使第二側(cè)壁保護(hù)11與N+襯底5連接成等電位。實施例2圖3和圖4為本發(fā)明實施例2的結(jié)構(gòu)示意圖,具體地說為終端保護(hù)區(qū)2的另一種 實現(xiàn)方式。其中圖3為MOS器件任意一端的俯視圖,圖4為圖3的B-B剖視圖。圖3中波 浪線表示覆蓋有源區(qū)1的源極金屬25。為了清晰的表示第一溝槽9、第一溝槽9內(nèi)第一側(cè) 壁保護(hù)10與第二側(cè)壁保護(hù)11 ;所述第一溝槽9、第一側(cè)壁保護(hù)10及第二側(cè)壁保護(hù)11均用 虛線表示。如圖3所示所述有源區(qū)1上覆蓋有源極金屬25,所述源極金屬25外圈設(shè)置柵 極金屬18,柵極金屬18與源極金屬25不相接觸。所述柵極金屬18外圈設(shè)置第一金屬層 17,所述第一金屬層17與柵極金屬18相連接。所述第一金屬層17覆蓋在第一溝槽9對應(yīng) 于設(shè)置第一側(cè)壁保護(hù)10的上方。所述第一溝槽9對應(yīng)于設(shè)置第二側(cè)壁保護(hù)11的上方設(shè)置 第二金屬層12。第一溝槽9對應(yīng)于設(shè)置第二側(cè)壁保護(hù)11的一側(cè)設(shè)置第二溝槽27,所述第 二溝槽27與第一溝槽9相連通。所述第二溝槽27的上部設(shè)置第四引線孔28,第四引線孔 28內(nèi)填充有第二金屬層12,所述第二金屬層12通過第二溝槽27內(nèi)的導(dǎo)電多晶硅20與第 二側(cè)壁保護(hù)11電性連接。所述第二溝槽27外設(shè)置若干第五引線孔29,所述第五引線孔29 內(nèi)填充第二金屬層12,所述第二金屬層12將N+襯底5與第二側(cè)壁保護(hù)11連接成等電位。如圖4所示在所述MOS器件的終端保護(hù)區(qū)2上,所述第一溝槽9對應(yīng)于設(shè)置第二 側(cè)壁保護(hù)11外壁外側(cè)設(shè)置第二溝槽27,所述第二溝槽27位于P阱層23,深度伸入P阱層 23下方的N型外延層6。所述第二溝槽27內(nèi)壁生長有絕緣氧化層26,在生長有絕緣氧化層 26的第二溝槽27內(nèi)淀積導(dǎo)電多晶硅20。所述第二溝槽27內(nèi)導(dǎo)電多晶硅20與與第一溝槽 9內(nèi)第二側(cè)壁保護(hù)11電性連接。第二溝槽27對應(yīng)于槽口及槽口外的部分均覆蓋第二絕緣 介質(zhì)層21。第二溝槽21上部設(shè)置第四引線孔28,所述第二溝槽21外設(shè)置第五引線孔29, 所述第五引線孔29從第二絕緣介質(zhì)層21表面伸入P阱層23內(nèi)。所述第四引線孔28與第 五引線孔29內(nèi)均填充有第二金屬層12,所述第二金屬層12覆蓋在第二絕緣介質(zhì)層21表 面,第二金屬層12通過第二溝槽27內(nèi)的導(dǎo)電多晶硅20與第一溝槽9內(nèi)的第二側(cè)壁保護(hù)11連接成電性連接,并使第二側(cè)壁保護(hù)11與N+襯底5等電位。在所述MOS器件的有源區(qū)1采用溝槽結(jié)構(gòu),有源區(qū)1的外圈設(shè)置柵極引出端2,所述柵極引出端2也采用溝槽結(jié)構(gòu)。所述元胞溝槽7與柵極引出端溝槽8的結(jié)構(gòu)和功能均與 實施例1相同。實施例3圖5和圖6為本發(fā)明實施例3的結(jié)構(gòu)示意圖,具體地說為終端保護(hù)區(qū)3的另一種 實現(xiàn)方式。圖5中波浪線表示覆蓋有源區(qū)1的源極金屬25,為了清晰的勾勒出有源區(qū)1的 結(jié)構(gòu),源極金屬25下面的元胞溝槽7均用實線畫出。為了清晰的表示柵極引出端2的結(jié) 構(gòu),柵極金屬18下面的柵極引出端溝槽8均用實現(xiàn)畫出。為了清晰的表示第一溝槽9、第 一溝槽9內(nèi)第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)11 ;所述第一溝槽9、第一側(cè)壁保護(hù)10及第二 側(cè)壁保護(hù)11均用虛線表示。圖5為MOS器件的俯視圖,圖6為圖5的C-C剖視圖。如圖5 所示所述有源區(qū)1上覆蓋有源極金屬25,所述源極金屬25外圈設(shè)置柵極金屬18,柵極金 屬18與源極金屬25不相接觸。所述終端保護(hù)區(qū)3設(shè)置第一溝槽9,所述第一溝槽9內(nèi)的兩 側(cè)分別設(shè)置第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)11。第一溝槽9對應(yīng)于設(shè)置第一側(cè)壁保護(hù)10 的一側(cè)設(shè)置第三溝槽4,所述第三溝槽4鄰近所述柵極弓丨出端2。所述第三溝槽4上部設(shè)置 第八引線孔30,所述第八引線孔30內(nèi)填充柵極金屬18 ;即柵極金屬18覆蓋在第三溝槽4 上。柵極金屬18與第三溝槽4內(nèi)的導(dǎo)電多晶硅20電性連接,所述第三溝槽4內(nèi)導(dǎo)電多晶 硅20與第一側(cè)壁保護(hù)10電性連接。所述柵極金屬18通過第三溝槽4內(nèi)的導(dǎo)電多晶硅20 與第一側(cè)壁保護(hù)10電性連接,從而使第一側(cè)壁保護(hù)10在MOS器件電壓反向偏置時為零電 位。所述第一溝槽9對應(yīng)于設(shè)置第二側(cè)壁保護(hù)11的上方設(shè)置第二金屬層12。如圖6所示所述第一溝槽9對應(yīng)于設(shè)置第一側(cè)壁保護(hù)10外壁外側(cè)設(shè)置第三溝槽 4,第三溝槽4鄰近有源區(qū)1 ;所述第三溝槽4與第一溝槽9相連通。所述第三溝槽4位于P 阱層23,深度伸入P阱層23下方的N型外延層22 ;第三溝槽4內(nèi)壁生長有絕緣氧化層26, 在生長有絕緣氧化層26的第三溝槽4內(nèi)淀積導(dǎo)電多晶硅20。,所述第三溝槽4內(nèi)導(dǎo)電多晶 硅20與第一側(cè)壁保護(hù)10電性連接。第三溝槽4的槽口由第二絕緣介質(zhì)層21覆蓋;所述第 三溝槽4上部設(shè)置第八引線孔30,第八引線孔30從第二絕緣介質(zhì)層21表面伸入第三溝槽 4內(nèi)。所述第八引線孔20內(nèi)填充有柵極金屬18 ;所述柵極金屬18將第一側(cè)壁保護(hù)10連接 成零電位。在所述MOS器件的有源區(qū)1及位于有源區(qū)1的外圈設(shè)置柵極引出端2均采用溝槽 結(jié)構(gòu)。所述元胞溝槽7與柵極引出端溝槽8的結(jié)構(gòu)和功能均與實施例1相同。上述結(jié)構(gòu)的溝槽型大功率MOS器件采用下述工藝步驟實現(xiàn)a、提供具有兩個相對主面的第一導(dǎo)電類型半導(dǎo)體基板,所述兩個相對主面包括第 一主面與第二主面;所述半導(dǎo)體基板包括N+襯底5與N型外延層6 ;半導(dǎo)體基板對應(yīng)于N 型外延層6的上表面為第一主面,N+襯底5的下表面為第二主面,所述第一主面與第二主 面相對應(yīng),如圖7所示;b、在上述第一主面上,淀積硬掩膜層;所述硬掩膜層可以采用LPTEOS (低壓原硅 酸四乙酯)、熱氧化二氧化硅加化學(xué)氣相沉積二氧化硅或熱二氧化硅加氮化硅,其后通過光 刻和各向異性刻蝕形成硬掩膜;C、選擇性地掩蔽和刻蝕硬掩膜層,形成溝槽刻蝕的硬掩膜,并在第一主面上刻蝕形成溝槽,所述溝槽包括第一溝槽9、元胞溝槽7及柵極引出端溝槽8,如圖8所示; 當(dāng)采用圖3和圖4中終端保護(hù)區(qū)2的結(jié)構(gòu)時,所述溝槽還包括第二溝槽27 ;所述 第二溝槽27與第一溝槽9相連通;所述第二溝槽27的寬度小于第一溝槽9的寬度;當(dāng)采用圖5和圖6中終端保護(hù)區(qū)2的結(jié)構(gòu)時,所述溝槽還包括第三溝槽4,所述第 三溝槽4與第一溝槽9相連通,所述第三溝槽4的寬度小于第一溝槽9的寬度;d、去除所述半導(dǎo)體基板第一主面上的硬掩膜層;e、在上述溝槽內(nèi)壁及半導(dǎo)體基板第一主面上,同時生長絕緣氧化層26 ;f、在所述溝槽內(nèi)壁生長有絕緣氧化層26的溝槽內(nèi)及第一主面上淀積導(dǎo)電多晶硅 20,如圖9所示;g、刻蝕溝槽內(nèi)及第一主面上對應(yīng)的導(dǎo)電多晶硅20,去除半導(dǎo)體基板第一主面上的 導(dǎo)電多晶硅20,得到位于元胞溝槽7及柵極引出端溝槽8內(nèi)的導(dǎo)電多晶硅20,同時在第一 溝槽9內(nèi)形成多晶硅側(cè)壁保護(hù)結(jié)構(gòu),所述側(cè)壁保護(hù)結(jié)構(gòu)包括第一側(cè)壁保護(hù)10與第二側(cè)壁保 護(hù)11 ;所述第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)11間不接觸,如圖10所示;所述元胞溝槽7內(nèi)的導(dǎo)電多晶硅20形成第一電極,所述柵極引出端溝槽8內(nèi)導(dǎo)電 多晶硅20形成柵電極;h、在上述半導(dǎo)體基板的第一主面上及第一溝槽內(nèi)淀積第一絕緣介質(zhì),所述絕緣介 質(zhì)填充在第一溝槽9內(nèi)對應(yīng)于第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)11間,并覆蓋半導(dǎo)體基板 的第一主面,如圖11所示;i、去除所述半導(dǎo)體基板第一主面上絕緣介質(zhì),在第一溝槽9內(nèi)形成第一絕緣介質(zhì) 層15,如圖12所示;j、在上述半導(dǎo)體基板的第一主面上注入P型雜質(zhì)離子,通過高溫推結(jié)形成P阱層 23,所述P阱層23位于N型外延層6的上部,且貫穿于N型外延層6 ;k、在上述半導(dǎo)體基板的第一主面上注入N型雜質(zhì)離子,通過高溫推結(jié)形成N型注 入層22 ;所述N型注入層22貫穿于N型外延層6,N型注入層22位于P阱層23的正上方, 且N型注入層22位于第一溝槽9外壁的側(cè)上方;利用第一溝槽9內(nèi)的第一絕緣介質(zhì)層15, 能夠避免在第一溝槽9底部形成N型注入層22 ;如圖13所示;1、在上述半導(dǎo)體基板的第一主面上淀積第二絕緣介,在半導(dǎo)體基板的第一主面的 表面及第一溝槽9的上部均形成第二絕緣介質(zhì)層21 ;m、選擇性的掩蔽和刻蝕第二絕緣介質(zhì)層21,在所述第二絕緣介質(zhì)層21表面形成 引線孔,所述引線孔包括第六引線孔24及第七引線孔19,如圖14所示;當(dāng)采用圖1和圖2所示的終端保護(hù)區(qū)2結(jié)構(gòu)時,所述引線孔包括第一引線孔16、第 二引線孔14、第三引線孔13、第六引線孔24及第七引線孔19 ;所述第一引線孔16伸入第 一側(cè)壁保護(hù)10內(nèi),第二引線孔14伸入第二側(cè)壁保護(hù)11內(nèi);所述第三引線孔13位于第一溝 槽9的外側(cè),第三引線孔13的底部位于P阱層23內(nèi);當(dāng)采用圖3和圖4所示的終端保護(hù)區(qū)2結(jié)構(gòu)時,所述引線孔包括第一引線孔16、第 四引線孔28、第五引線孔29、第六引線孔24及第七引線孔19 ;所述第四引線孔28位于第 二溝槽27的上部,所述第五引線孔29位于第二溝槽27的外側(cè),第五引線孔29的底部位于 P阱層23內(nèi);當(dāng)采用圖5和圖6所示的終端保護(hù)區(qū)2結(jié)構(gòu)時,所述引線孔包括第六引線孔24、第七引線孔19及第八引線孔20 ;所述第八引線孔20位于第三溝槽4的上部;η、在上述第二絕緣介質(zhì)層21表面及引線孔內(nèi)均淀積金屬層,選擇性的掩蔽和刻 蝕金屬層,同時形成第一金屬層17、第二金屬層12、柵極金屬18及源極金屬25 ;所述第一 金屬層17與第一溝槽9內(nèi)的第一側(cè)壁保護(hù)10電性連接,所述第二金屬層12與第一溝槽9 內(nèi)的第二側(cè)壁保護(hù)11電性連接;所述柵極金屬18填充第七引線孔19,并與柵極引出溝槽8 內(nèi)的導(dǎo)電多晶硅20電性連接,所述源極金屬25填充第六引線孔24,源極金屬24將元胞溝 槽7兩側(cè)的P阱層23連接成等電位;如圖15所示;當(dāng)采用圖5和圖6所示的終端保護(hù)區(qū)2的結(jié)構(gòu)時,所述第三溝槽4上部的第八引線孔30內(nèi)填充柵極金屬18,同時去除了第一溝槽9對應(yīng)于第一側(cè)壁保護(hù)10上方的第一金
屬層17。所述終端保護(hù)區(qū)2具體實現(xiàn)時,將第一側(cè)壁保護(hù)10連接成零電位;第二側(cè)壁保護(hù) 11與N+襯底連接成等電位;所述第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)11的電位關(guān)系可以采用 圖1和圖2中所示結(jié)構(gòu),在第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)11上分別設(shè)置第一引線孔16、 第二引線孔14結(jié)構(gòu),在第一引線孔16內(nèi)填充第一金屬層17,在第二引線孔14內(nèi)填充第二 金屬層;也可以采用在圖3和圖4中所示結(jié)構(gòu),在第一溝槽9對應(yīng)于遠(yuǎn)離有源區(qū)1的方向引 出第二溝槽27,第二溝槽27內(nèi)導(dǎo)電多晶硅20與第二側(cè)壁保護(hù)11電性連接;第二金屬層12 將第二側(cè)壁保護(hù)11與N+襯底連接成等電位;還可以采用圖5和圖6中所示的結(jié)構(gòu),在第一 溝槽9對應(yīng)于靠近有源區(qū)1的方向弓丨出第三溝槽4,所述第三溝槽4內(nèi)的導(dǎo)電多晶硅20與 第一側(cè)壁保護(hù)10電性連接;所述第三溝槽4的導(dǎo)電多晶硅20與柵極金屬18電性連接,從 而使柵極金屬18與第一側(cè)壁保護(hù)10電性連接,將第一側(cè)壁保護(hù)10連接成零電位。所述實 現(xiàn)第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)11的電位關(guān)系時,可以任意組合圖1、圖2、圖3、圖4、 圖5和圖6中所示的實現(xiàn)方案,或是類似的技術(shù)方案。如圖2、圖4和圖6所示所述MOS器件的工作機(jī)理為使用時,在源極金屬25、柵 極金屬18及N+襯底5上均設(shè)置電極,分別形成MOS器件的源極端、柵極端及漏極端。所述 N+注入層22與P阱層23均存在于整個終端保護(hù)區(qū)內(nèi)。當(dāng)N型MOS器件反向耐壓時,即N+ 襯底5上設(shè)置的漏極端加正向電壓,漏極端與源極端、柵極端間具有正向的電勢差,N型外 延層與P阱層23、Ρ阱層23與N+注入層間均形成耗盡層31,且有源區(qū)1與終端保護(hù)區(qū)3間 電勢線最密集的區(qū)域為有源區(qū)1最外圈的元胞溝槽7與第一溝槽9間。所述鄰近有源區(qū)1 的第一側(cè)壁保護(hù)10被連接為零電位,第二側(cè)壁保護(hù)11通過第二金屬層12與N+襯底5間 連接成等電位;因此有源區(qū)1發(fā)出的電勢線32多數(shù)指向第一溝槽9底部的第一絕緣介質(zhì) 層15,增加了終端保護(hù)區(qū)3的耐壓可靠性。本發(fā)明利用三塊光刻版即可形成,工藝上簡單可 靠;同時,所述第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)11間的電勢關(guān)系可以通過不同方式實現(xiàn), 操作方便。圖16為現(xiàn)有4層光刻版結(jié)構(gòu)(圖16. a)與本發(fā)明結(jié)構(gòu)(圖16. b)在反向耐壓時的 仿真對比圖。其中,31表示為耗盡層,32為電勢線,33表示電流線。從圖16.a中可以看出, 現(xiàn)有結(jié)構(gòu)的終端保護(hù)區(qū)2結(jié)構(gòu)在反向耐壓時,絕大多數(shù)電勢線32都集中于僅靠鄰近有源區(qū) 1的一個分壓環(huán)的外側(cè)耗盡層中,且此處耗盡層寬度遠(yuǎn)窄于水平處的耗盡層寬度,因此所述 鄰近有源區(qū)1的分壓環(huán)側(cè)壁薄絕緣氧化層26將承受很大的電場強(qiáng)度;過度的電場集中容易 發(fā)生擊穿。然而從圖16. b中可以看出,本發(fā)明終端保護(hù)區(qū)2的結(jié)構(gòu)在反向耐壓時,電勢線都位于第一溝槽9下方的耗盡層中,此處耗盡層寬度與水平處耗盡層寬度相差不大,且電勢線均指向于第一溝槽9內(nèi)的第一絕緣介質(zhì)層15,能夠承受很大的電壓強(qiáng)度,增加了耐壓
可靠性。 本發(fā)明提供的溝槽型功率MOS器件的制造方法中,N型雜質(zhì)離子的注入不通過光 刻版,而是直接注入于對應(yīng)于設(shè)置有P阱層23和溝槽的N型外延層6的上部;所述N+注 入層22被溝槽與引線孔所分隔。省去了現(xiàn)有4層光刻版溝槽型功率MOS器件加工工藝中 的源極光刻版,從而節(jié)省了 25%的加工成本。在終端保護(hù)區(qū)2內(nèi)設(shè)置第一溝槽9,去除了將 終端保護(hù)區(qū)2劃分為分壓環(huán)和截止環(huán)的結(jié)構(gòu),減少了現(xiàn)有終端保護(hù)區(qū)結(jié)構(gòu)中分壓環(huán)與截止 環(huán)之間的距離尺寸,從而節(jié)省了器件面積,降低了成本。終端保護(hù)區(qū)2內(nèi)設(shè)置第一溝槽9結(jié) 構(gòu),其中第一溝槽9內(nèi)第一側(cè)壁保護(hù)10設(shè)置為零電位,因此在反向耐壓時,電勢線不會指向 第一側(cè)壁保護(hù)10;第一溝槽9內(nèi)第二側(cè)壁保護(hù)11設(shè)置與N+襯底5等電位,因此在反向耐 壓時,電勢線會指向于第一側(cè)壁保護(hù)10與第二側(cè)壁保護(hù)11間的第一絕緣介質(zhì)層21,從而增 加了器件耐壓性能。
權(quán)利要求
一種溝槽型功率MOS器件,在所述MOS器件的俯視平面上,包括位于半導(dǎo)體基板上的有源區(qū)和終端保護(hù)區(qū),所述有源區(qū)位于半導(dǎo)體基板的中心區(qū),終端保護(hù)區(qū)位于有源區(qū)的外圍;所述終端保護(hù)區(qū)包括分壓環(huán)和截止環(huán);所述有源區(qū)采用溝槽結(jié)構(gòu),有源區(qū)通過元胞溝槽內(nèi)的導(dǎo)電多晶硅并聯(lián)成整體;其特征是在所述MOS器件的截面上,所述終端保護(hù)區(qū)內(nèi)采用溝槽結(jié)構(gòu),終端保護(hù)區(qū)內(nèi)設(shè)置第一溝槽,所述第一溝槽形成終端保護(hù)區(qū)的分壓環(huán)和截止環(huán);所述第一溝槽位于第二導(dǎo)電類型層,深度伸入第二導(dǎo)電類型下方的第一導(dǎo)電類型外延層;在所述MOS器件的截面上,所述第一導(dǎo)電類型注入層與第二導(dǎo)電類型層均貫穿于整個終端保護(hù)區(qū);第一導(dǎo)電類型注入層位于第二導(dǎo)電類型層及第一溝槽槽底的上方,且被第一溝槽所述分割;在所述MOS器件的截面上,所述第一溝槽內(nèi)壁生長有絕緣氧化層,在生長有絕緣氧化層的第一溝槽內(nèi)的兩側(cè)分別設(shè)置第一側(cè)壁保護(hù)與第二側(cè)壁保護(hù),所述第一側(cè)壁保護(hù)與第二側(cè)壁保護(hù)利用絕緣介質(zhì)層相隔離;所述絕緣介質(zhì)層包括第一絕緣介質(zhì)層與第二絕緣介質(zhì)層;所述第一絕緣介質(zhì)層位于第二絕緣介質(zhì)層層的下方;所述第一側(cè)壁保護(hù)鄰近所述有源區(qū),第二側(cè)壁保護(hù)遠(yuǎn)離所述有源區(qū);所述終端保護(hù)區(qū)上覆蓋有第二絕緣介質(zhì)層;所述MOS器件電壓反向偏置時,第一側(cè)壁保護(hù)為零電位,終端保護(hù)區(qū)對應(yīng)于第二側(cè)壁保護(hù)的上方設(shè)置第二金屬層,第二金屬層覆蓋在第二絕緣介質(zhì)層上,所述第二金屬層將第二側(cè)壁保護(hù)與第一導(dǎo)電類型層襯底連接成等電位;所述第一導(dǎo)電類型層包括位于半導(dǎo)體基板底部的第一導(dǎo)電類型襯底及位于第一導(dǎo)電類型襯底上面的第一導(dǎo)電類型外延層,以及位于第一導(dǎo)電類型外延層上部的第一導(dǎo)電類型注入層;所述第二導(dǎo)電類型層位于第一導(dǎo)電類型外延層的上部。
2.根據(jù)權(quán)利要求1所述的溝槽型功率MOS器件,其特征是在所述MOS器件的截面上, 所述第一側(cè)壁保護(hù)上設(shè)置第一引線孔;所述第一引線孔從絕緣介質(zhì)層表面伸入第一側(cè)壁保 護(hù)內(nèi);所述第一引線孔內(nèi)填充有第一金屬層,所述第一金屬層覆蓋在第二絕緣介質(zhì)層上方; 所述第一金屬層與源極金屬或柵極金屬相連,使第一側(cè)壁保護(hù)在MOS器件電壓反向偏置時 為零電位;所述第一側(cè)壁保護(hù)包括導(dǎo)電多晶硅;所述源極金屬覆蓋在有源區(qū)上,柵極金屬 位于源極金屬的外圈,覆蓋在柵極弓丨出端上。
3.根據(jù)權(quán)利要求1所述的溝槽型功率MOS器件,其特征是在所述MOS器件的截面上, 所述第二側(cè)壁保護(hù)上設(shè)置第二引線孔;所述第二引線孔從絕緣介質(zhì)層表面伸入第二側(cè)壁保 護(hù)內(nèi);所述第一溝槽對應(yīng)于設(shè)置第二側(cè)壁保護(hù)外壁的外側(cè)設(shè)有第三引線孔,所述第三引線 孔從第二絕緣介質(zhì)層表面伸入第一導(dǎo)電類型注入層下方的第二導(dǎo)電類型層;所述第二引線 孔與第三引線孔內(nèi)均填充有第二金屬層,所述第二金屬層將第二側(cè)壁保護(hù)與第一導(dǎo)電類型 襯底連接成等電位;所述第二側(cè)壁保護(hù)包括導(dǎo)電多晶硅。
4.根據(jù)權(quán)利要求1所述的溝槽型功率MOS器件,其特征是在所述MOS器件的截面上, 所述有源區(qū)與終端保護(hù)區(qū)間設(shè)置有柵極引出端;所述柵極引出端采用溝槽結(jié)構(gòu),所述柵極 引出端溝槽位于第二導(dǎo)電類型層,深度伸入第二導(dǎo)電類型層下方的第一導(dǎo)電類型外延層; 所述柵極引出端溝槽內(nèi)壁生長有絕緣氧化層,在生長有絕緣氧化層的柵極引出端溝槽內(nèi)淀 積導(dǎo)電多晶硅;所述柵極引出端溝槽的槽口由第二絕緣介質(zhì)層覆蓋,柵極引出端溝槽上部 設(shè)置第七引線孔,所述第七引線孔內(nèi)填充有柵極金屬,所述柵極金屬覆蓋在第二絕緣介質(zhì)層上,并與導(dǎo)電多晶硅電性連接;形成MOS器件的柵極端。
5.根據(jù)權(quán)利要求1所述的溝槽型功率MOS器件,其特征是所述第一溝槽對應(yīng)于設(shè)置 第二側(cè)壁保護(hù)的外側(cè)設(shè)有第二溝槽,所述第二溝槽遠(yuǎn)離有源區(qū);所述第二溝槽位于第二導(dǎo) 電類型層,深度伸入第二導(dǎo)電類型層下方的第一導(dǎo)電類型外延層;所述第二溝槽內(nèi)壁生長 有絕緣氧化層,在所述生長有絕緣氧化層的第二溝槽內(nèi)淀積導(dǎo)電多晶硅,所述第二溝槽內(nèi) 導(dǎo)電多晶硅與第二側(cè)壁保護(hù)電性連接;所述第二溝槽的槽口由第二絕緣介質(zhì)層覆蓋;所述 第二溝槽上部設(shè)置第四引線孔;所述第二溝槽的外側(cè)設(shè)置第五引線孔,所述第五引線孔由 第二絕緣介質(zhì)層表面延伸進(jìn)入第二導(dǎo)電類型層內(nèi);所述第五引線孔與第四引線孔內(nèi)均填充 第二金屬層,所述第二金屬層覆蓋在第二絕緣介質(zhì)層上,第二金屬層將第二側(cè)壁保護(hù)與第 一導(dǎo)電類型襯底連接成等電位。
6.根據(jù)權(quán)利要求1所述的溝槽型功率MOS器件,其特征是所述第一溝槽對應(yīng)于設(shè)置 第一側(cè)壁保護(hù)的外側(cè)設(shè)置第三溝槽,所述第三溝槽鄰近有源區(qū);所述第三溝槽位于第二導(dǎo) 電類型層,深度伸入第二導(dǎo)電類型層下方的第一導(dǎo)電類型外延層;所述第三溝槽內(nèi)壁生長 有絕緣氧化層,在所述生長有絕緣氧化層的第三溝槽內(nèi)淀積導(dǎo)電多晶硅;所述第三溝槽的 槽口覆蓋第二絕緣介質(zhì)層,第三溝槽的上部設(shè)置第八引線孔,所述第八引線孔內(nèi)填充柵極 金屬;所述柵極金屬通過第三溝槽內(nèi)的導(dǎo)電多晶硅與第一側(cè)壁保護(hù)電性連接,使第一側(cè)壁 保護(hù)在MOS器件反向偏置時為零電位。
7.—種溝槽型功率MOS器件的制造方法,其特征是,所述MOS器件的制造方法包括如下 步驟(a)、提供具有兩個相對主面的第一導(dǎo)電類型半導(dǎo)體基板,所述兩個相對主面包括第一 主面與第二主面;所述半導(dǎo)體基板包括第一導(dǎo)電類型襯底與第一導(dǎo)電類型外延層;(b)、在上述第一主面上,淀積硬掩膜層;(c)、選擇性地掩蔽和刻蝕硬掩膜層,形成溝槽刻蝕的硬掩膜,并在第一主面上刻蝕形 成溝槽,所述溝槽包括第一溝槽、元胞溝槽及柵極引出端溝槽;(d)、去除所述半導(dǎo)體基板第一主面上的硬掩膜層;(e)、在上述溝槽內(nèi)壁及半導(dǎo)體基板第一主面上,同時生長絕緣氧化層;(f)、在所述溝槽內(nèi)壁生長有絕緣氧化層的溝槽內(nèi)及第一主面上淀積導(dǎo)電多晶硅;(g)、刻蝕溝槽內(nèi)及第一主面上對應(yīng)的導(dǎo)電多晶硅,去除半導(dǎo)體基板第一主面上的導(dǎo)電 多晶硅,得到位于元胞溝槽及柵極引出端溝槽內(nèi)的導(dǎo)電多晶硅,同時在第一溝槽內(nèi)形成多 晶硅側(cè)壁保護(hù)結(jié)構(gòu),所述側(cè)壁保護(hù)結(jié)構(gòu)包括第一側(cè)壁保護(hù)與第二側(cè)壁保護(hù);所述第一側(cè)壁 保護(hù)與第二側(cè)壁保護(hù)間不接觸;(h)、在上述半導(dǎo)體基板的第一主面上及第一溝槽內(nèi)淀積第一絕緣介質(zhì),所述第一絕緣 介質(zhì)填充在第一溝槽內(nèi)對應(yīng)于第一側(cè)壁保護(hù)與第二側(cè)壁保護(hù)間,并覆蓋半導(dǎo)體基板的第一 主面;(i)、去除所述半導(dǎo)體基板第一主面上第一絕緣介質(zhì),并在第一溝槽內(nèi)形成第一絕緣介 質(zhì)層;(j)、在上述半導(dǎo)體基板的第一主面上注入第二導(dǎo)電類型雜質(zhì)離子,通過高溫推結(jié)形成 第二導(dǎo)電類型層,所述第二導(dǎo)電類型外延層位于第一導(dǎo)電類型外延層的上部,且貫穿于第 一導(dǎo)電類型外延層;(k)、在上述半導(dǎo)體基板的第一主面上注入第一導(dǎo)電類型雜質(zhì)離子,通過高溫推結(jié)形成 第一導(dǎo)電類型注入層;所述第一導(dǎo)電類型層貫穿于第一導(dǎo)電類型外延層,第一導(dǎo)電類型注 入層位于第二導(dǎo)電類型層的正上方,且第一導(dǎo)電類型注入層位于第一溝槽外壁的側(cè)上方;(1)、在上述半導(dǎo)體基板的第一主面上淀積第二絕緣介質(zhì),在半導(dǎo)體基板的第一主面的 表面及第一溝槽的上部均形成第二絕緣介質(zhì)層;(m)、選擇性的掩蔽和刻蝕第二絕緣介質(zhì)層,在所述第二絕緣介質(zhì)層表面形成引線孔, 所述引線孔包括第六引線孔及第七引線孔;(n)、在上述第二絕緣介質(zhì)層表面及引線孔內(nèi)均淀積金屬,選擇性的掩蔽和刻蝕金屬, 得到金屬層,所述金屬層包括第二金屬層、柵極金屬及源極金屬。
8.根據(jù)權(quán)利要求7所述的溝槽型功率M0S器件的制造方法,其特征是所述步驟(m) 中,所述引線孔還包括第二引線孔及第三引線孔;所述第二引線孔位于第一溝槽內(nèi)第二側(cè) 壁保護(hù)的上方,第二引線孔從第二絕緣介質(zhì)層表面伸入第二側(cè)壁保護(hù)內(nèi);所述第三引線孔 位于第一溝槽對應(yīng)于設(shè)置第二側(cè)壁保護(hù)外壁的外側(cè),所述第三引線孔從第二絕緣介質(zhì)層表 面伸入第二導(dǎo)電類型層內(nèi);第二金屬層覆蓋在第二絕緣層上,并填充第二引線孔及第三引 線孔內(nèi);所述第二金屬層利用第二引線孔將第二側(cè)壁保護(hù)與第一導(dǎo)電類型襯底連接成等電 位。
9.根據(jù)權(quán)利要求7所述的溝槽型功率M0S器件的制造方法,其特征是所述步驟(c) 中,溝槽還包括第二溝槽;所述步驟(m)中,所述引線孔還包括第四引線孔及第五引線孔; 所述第二溝槽位于第一溝槽對應(yīng)于設(shè)置第二側(cè)壁保護(hù)外壁的外側(cè);所述第二溝槽位于第二 導(dǎo)電類型內(nèi),深度伸入第二導(dǎo)電類型層下方的第一導(dǎo)電類型外延層;所述第二溝槽內(nèi)壁生 長有絕緣氧化層,在所述生長有絕緣氧化層的第二溝槽內(nèi)淀積第二電極,所述第二電極與 第一溝槽內(nèi)的第二側(cè)壁保護(hù)電性連接;所述第二溝槽的槽口由絕緣介質(zhì)層覆蓋;所述第二 溝槽上部設(shè)置第四引線孔;所述第二溝槽的外側(cè)設(shè)置第五引線孔,所述第五引線孔由絕緣 介質(zhì)層表面延伸進(jìn)入第二導(dǎo)電類型層內(nèi);所述第五引線孔與第四引線孔內(nèi)均填充第二金屬 層,所述第二金屬層覆蓋在絕緣介質(zhì)層上,第二金屬層將第二側(cè)壁保護(hù)與第一導(dǎo)電類型襯 底連接成等電位。
10.根據(jù)權(quán)利要求7所述的溝槽型功率M0S器件的制造方法,其特征是所述步驟(m) 中,所述引線孔包括第一引線孔;所述第一引線孔位于第一溝槽內(nèi)第一側(cè)壁保護(hù)的上方,第 一引線孔從第二絕緣介質(zhì)層表面伸入第一側(cè)壁保護(hù)內(nèi);所述第一引線孔內(nèi)填充第一金屬, 所述第一金屬覆蓋在第二絕緣介質(zhì)層上;所述第一金屬將第一側(cè)壁保護(hù)連接成等電位。
11.根據(jù)權(quán)利要求7所述的溝槽型功率M0S器件的制造方法,其特征是所述步驟(c) 中,溝槽還包括第三溝槽;所述步驟(m)中,所述引線孔還包括第八引線孔;所述第三溝槽 位于第一溝槽對應(yīng)于設(shè)置第一側(cè)壁保護(hù)的外側(cè),所述第三溝槽鄰近有源區(qū);所述第三溝槽 位于第二導(dǎo)電類型層內(nèi),深度伸入第二導(dǎo)電類型層下方的第一導(dǎo)電類型外延層,所述第三 溝槽內(nèi)壁生長有絕緣氧化層,在所述生長有絕緣氧化層的第三溝槽內(nèi)淀積導(dǎo)電多晶硅;所 述第三溝槽的槽口覆蓋絕緣介質(zhì)層,第三溝槽的上部設(shè)置第八引線孔,所述第八引線孔內(nèi) 填充柵極金屬;所述柵極金屬通過第三溝槽內(nèi)的導(dǎo)電多晶硅與第一側(cè)壁保護(hù)電性連接。
全文摘要
本發(fā)明涉及一種溝槽型功率MOS器件及其制造方法。其包括有源區(qū)和終端保護(hù)區(qū);第一導(dǎo)電類型注入層與第二導(dǎo)電類型層均貫穿于整個終端保護(hù)區(qū),終端保護(hù)區(qū)采用溝槽結(jié)構(gòu),在終端保護(hù)區(qū)內(nèi)形成第一溝槽;所述第一溝槽內(nèi)壁生長有絕緣氧化層,第一溝槽內(nèi)兩側(cè)分別設(shè)置第一側(cè)壁保護(hù)與第二側(cè)壁保護(hù),所述第一側(cè)壁保護(hù)與第二側(cè)壁保護(hù)利用絕緣介質(zhì)層相隔離;第一側(cè)壁保護(hù)鄰近所述有源區(qū),第二側(cè)壁保護(hù)遠(yuǎn)離所述有源區(qū);第一側(cè)壁保護(hù)為零電位;終端保護(hù)區(qū)對應(yīng)于第二側(cè)壁保護(hù)的上方設(shè)置第二金屬層第二金屬層將第二側(cè)壁保護(hù)與第一導(dǎo)電類型層襯底連接成等電位。本發(fā)明降低了MOS器件的制造成本,提高了MOS器件的耐壓能力。
文檔編號H01L27/088GK101807574SQ20101013693
公開日2010年8月18日 申請日期2010年3月30日 優(yōu)先權(quán)日2010年3月30日
發(fā)明者丁磊, 冷德武, 葉鵬, 朱袁正 申請人:無錫新潔能功率半導(dǎo)體有限公司