專利名稱：具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種溝槽式功率半導(dǎo)體結(jié)構(gòu)及其制造方法，特別是關(guān)于一種具有肖特基二極管(Schottky Diode)的溝槽式半導(dǎo)體結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在溝槽式功率半導(dǎo)體的應(yīng)用領(lǐng)域中，越來越注重切換速度的表現(xiàn)，此特性的改善提升能明顯幫助高頻電路操作中的切換損失。利用肖特基二極管來改善功率半導(dǎo)體元件的切換損失，是一個常見的解決方法。圖1為利用肖特基二極管SDl改善金氧半晶體管Tl的切換損失的電路示意圖。如圖中所示，金氧半晶體管Tl的本體二極管(bodydiode)Dl并聯(lián)于肖特基二極管SD1。由于肖特基二極管SDl的啟動電壓低于本體二極管D1。因此，當(dāng)金氧半晶體管Tl的源漏極存在順向偏壓時，肖特基二極管SDl可避免本體二極管Dl被導(dǎo)通(turn on)。亦即，在此情況下，電流是由源極S經(jīng)由肖特基二極管SDl流動至漏極D。值得注意的是，相較于本體二極管Dl由導(dǎo)通轉(zhuǎn)變?yōu)椴粚?dǎo)通(turnoff)的過程中， 因為少數(shù)載子(minority carrier)存在而會造成時間延遲，肖特基二極管SDl不具有少數(shù)載子，因此，可以避免時間延遲，而有助于改善切換損失。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的是提供一種溝槽式功率半導(dǎo)體結(jié)構(gòu)及其制造方法，可以利用既有的半導(dǎo)體制造方法，在制造溝槽式功率晶體管的同時制造肖特基二極管并聯(lián)于此溝槽式功率晶體管。為達(dá)成上述目的，本發(fā)明提供一種具有肖特基二極管(schottkydiode)的功率半導(dǎo)體結(jié)構(gòu)的制造方法。首先，形成一多晶硅層于硅基材的表面。此多晶硅層包括至少一柵極多晶硅結(jié)構(gòu)與至少一第一多晶硅結(jié)構(gòu)。第一多晶硅結(jié)構(gòu)與柵極多晶硅結(jié)構(gòu)間隔一默認(rèn)距離。隨后，通過以第一多晶硅結(jié)構(gòu)為屏蔽，植入摻雜物至硅基材內(nèi)，以形成至少一個本體區(qū)與至少一個源極摻雜區(qū)。本體區(qū)位于柵極多晶硅結(jié)構(gòu)與第一多晶硅結(jié)構(gòu)之間。源極摻雜區(qū)位于本體區(qū)之內(nèi)。接下來，形成一介電層覆蓋柵極多晶硅結(jié)構(gòu)、第一多晶硅結(jié)構(gòu)與硅基材的裸露表面。然后，形成一開口對應(yīng)于該第一多晶硅結(jié)構(gòu)，該開口至少貫穿該介電層。此開口的深度小于本體區(qū)的最大深度，并且，開口使本體區(qū)下方的硅基材裸露于外。隨后，于開口內(nèi)填入一金屬層。本發(fā)明并提供一種具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)。此溝槽式功率半導(dǎo)體結(jié)構(gòu)包括一硅基材、至少一柵極多晶硅結(jié)構(gòu)與一第一多晶硅結(jié)構(gòu)、至少一本體區(qū)、至少一源極摻雜區(qū)、一介電層與一金屬層。其中，柵極多晶硅結(jié)構(gòu)與第一多晶硅結(jié)構(gòu)位于硅基材上方。 并且，柵極多晶硅結(jié)構(gòu)與第一多晶硅結(jié)構(gòu)間隔一默認(rèn)距離。本體區(qū)位于柵極多晶硅結(jié)構(gòu)與第一多晶硅結(jié)構(gòu)間的硅基材內(nèi)，并且，部分該本體區(qū)位于該第一多晶硅結(jié)構(gòu)的正下方，也就是與第一多晶硅結(jié)構(gòu)有部分重迭。源極摻雜區(qū)位于本體區(qū)內(nèi)，并且部分該源極摻雜區(qū)位于該第一多晶硅結(jié)構(gòu)的正下方，也就是與第一多晶硅結(jié)構(gòu)有部分重迭。介電層覆蓋柵極多晶硅結(jié)構(gòu)與第一多晶硅結(jié)構(gòu)。介電層中并具有一開口，向下貫穿源極摻雜區(qū)，并延伸至位于本體區(qū)下方的硅基材，源極摻雜區(qū)鄰接于開口。并且，此開口的深度小于本體區(qū)的最大深度。 金屬層位于介電層上，并且填入開口內(nèi)。綜上所述，本發(fā)明既改善了高頻電路操作中的切換損失，又降低了制造成本。關(guān)于本發(fā)明的優(yōu)點與精神可以借助以下的發(fā)明詳述及所附附圖得到進(jìn)一步的了解。


圖1為利用肖特基二極管改善金氧半晶體管的切換損失的電路示意圖；圖2A至圖2E為本發(fā)明具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第一實施例；圖3A與圖;3B為本發(fā)明具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第二實施例；圖4為本發(fā)明具有肖特基二極管(schottky diode)的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第三實施例；圖5A與圖5B為本發(fā)明具有肖特基二極管(schottky diode)的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第四實施例；圖6A至圖6E為本發(fā)明具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第五實施例；圖7為本發(fā)明具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第六實施例；圖8為本發(fā)明具有肖特基二極管(schottky diode)的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第七實施例；圖9A與圖9B為本發(fā)明具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的配置示意圖。主要元件附圖標(biāo)記說明肖特基二極管SDl金氧半晶體管Tl本體二極管Dl柵極G源極S漏極D硅基材110，210，310，410，510柵極溝槽120，520柵極介電層130，230，330，430，530多晶硅層140柵極多晶硅結(jié)構(gòu)142，146，對2，；342，442巧42第一多晶硅結(jié)構(gòu)144，144，，244，，344，，444，，544圖案層182，184本體區(qū) 150，250，350，450，550
源極摻雜區(qū)160，260, 360，460，560介電層170，270，370，470介電結(jié)構(gòu)570開口172，272，272，，372，472，472，，572,672接觸窗174間隔層結(jié)構(gòu)574窄溝槽576金屬層190，四0，590重?fù)诫s區(qū)152，254，254，，354，454，454，，552，552，，652柵極12小方格14大方格15長條區(qū)域16，1具體實施例方式本發(fā)明的主要概念是在形成柵極多晶硅結(jié)構(gòu)的步驟中，同時形成第一多晶硅結(jié)構(gòu)于硅基材上。利用第一多晶硅結(jié)構(gòu)與柵極多晶硅結(jié)構(gòu)間定義出本體區(qū)與源極摻雜區(qū)的范圍。然后，沉積一介電層，并以蝕刻方式形成一開口貫穿介電層與第一多晶硅結(jié)構(gòu)，使源極摻雜區(qū)與本體區(qū)下方的漏極區(qū)裸露于外。然后，于開口內(nèi)填入一金屬層以電性連接至源極摻雜區(qū)與漏極區(qū)，以形成一肖特基二極管(schottky diode)并聯(lián)于功率晶體管。圖2A至圖2E為本發(fā)明一種具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第一實施例。如圖2A所示，首先，形成至少一柵極溝槽120于一硅基材110內(nèi)。隨后，形成一柵極介電層130至少覆蓋柵極溝槽120的內(nèi)側(cè)表面。接下來，全面沉積一多晶硅層140于硅基材110的表面，此多晶硅層140同時填滿各個柵極溝槽120。接下來，如圖2B所示，以蝕刻方式去除不必要的部分多晶硅層140，以形成至少一柵極多晶硅結(jié)構(gòu)142與至少一第一多晶硅結(jié)構(gòu)144。其中，柵極多晶硅結(jié)構(gòu)142位于柵極溝槽120內(nèi)，第一多晶硅結(jié)構(gòu)144位于硅基材110的上表面，并且與柵極多晶硅結(jié)構(gòu)142間隔一默認(rèn)距離。此第一多晶硅結(jié)構(gòu)144用以定義各個元件的本體與源極摻雜區(qū)的范圍。關(guān)于前述柵極多晶硅結(jié)構(gòu)142與第一多晶硅結(jié)構(gòu)144的制造步驟，舉例來說，可利用一圖案層182定義出第一多晶硅結(jié)構(gòu)144的范圍，再利用回蝕(etch back)的方式，去除位于柵極溝槽120外面的多晶硅層140，以形成柵極多晶硅結(jié)構(gòu)142。不過，本發(fā)明并不限于此。前揭柵極多晶硅結(jié)構(gòu)142與第一多晶硅結(jié)構(gòu)144可利用微影方式同時定義出來。隨后，如圖2C所示，利用第一多晶硅結(jié)構(gòu)144為屏蔽，植入第一導(dǎo)電型摻雜物至硅基材110內(nèi)，以形成至少一個本體區(qū)150。此本體區(qū)150位于柵極多晶硅結(jié)構(gòu)142與第一多晶硅結(jié)構(gòu)144之間，并且，部分本體區(qū)150位于第一多晶硅結(jié)構(gòu)144的正下方。此外，本體區(qū)150的深度大致是由柵極溝槽120的側(cè)邊向外逐步遞減。在本實施例中，第一多晶硅結(jié)構(gòu)144的兩側(cè)分別形成有一個本體區(qū)150。并且，此兩個本體區(qū)150并未連接在一起。然后，同樣利用第一多晶硅結(jié)構(gòu)144為屏蔽，不過，改為植入第二導(dǎo)電型摻雜物至硅基材110內(nèi)，以形成至少一個源極摻雜區(qū)160于本體區(qū)150內(nèi)。前述第一導(dǎo)電型摻雜物與第二導(dǎo)電型摻雜物可分別是P型與N型的摻雜物。不過，本發(fā)明并不限于此。前述第一導(dǎo)電型摻雜物與第二導(dǎo)電型摻雜物亦可分別是N型與P型的摻雜物。并且，部分源極摻雜區(qū)160位于第一多晶硅結(jié)構(gòu)144的正下方。值得注意的是，雖然本體區(qū)150與源極摻雜區(qū) 160都是利用第一多晶硅結(jié)構(gòu)144定義出來的，通過適當(dāng)?shù)乜刂齐x子植入制造與后續(xù)驅(qū)入 (drive-in)制造的參數(shù)，可確保源極摻雜區(qū)160是完全位于本體區(qū)150內(nèi)。接下來，如圖2D所示，形成一介電層170覆蓋柵極多晶硅結(jié)構(gòu)142、第一多晶硅結(jié)構(gòu)144與硅基材110的裸露表面。然后，以蝕刻方式形成一開口 172于介電層170內(nèi)。此開口 172至少貫穿介電層170與第一多晶硅結(jié)構(gòu)144，并使源極摻雜區(qū)160裸露于外。在開口 172的側(cè)邊留有部分的第一多晶硅結(jié)構(gòu)144’。同時，開口 172的底部延伸至本體區(qū)150 下方的硅基材110。不過，由于本體區(qū)150的深度大致是由柵極溝槽120的側(cè)邊向外逐步遞減，因此，此開口 172的深度dl只需要使本體區(qū)150下方的硅基材110(即漏極區(qū))裸露于外，而可以小于本體區(qū)150的最大深度d2。如圖2D所示，在前述形成開口 172于介電層170的步驟中，同時形成一接觸窗174 于硅基材110內(nèi)，使本體區(qū)150裸露于外。隨后，利用一圖案層184覆蓋開口 172，選擇性地植入第一導(dǎo)電型摻雜物至接觸窗174內(nèi)，以形成一重?fù)诫s區(qū)152于接觸窗174的底部。最后，如圖2E所示，全面沉積一金屬層190于介電層170上。此金屬層190同時填入開口 172 與接觸窗174。位于開口 172內(nèi)的金屬層190與硅基材110的接面上形成一肖特基二極管 (schottky diode)。位于接觸窗174內(nèi)的金屬層190則是通過重?fù)诫s區(qū)152電性連接至本體區(qū)150以形成溝槽式功率晶體管。本實施例可利用既有的半導(dǎo)體制造方法，在制造溝槽式功率晶體管(即圖2A至圖 2E中右側(cè)部分的結(jié)構(gòu))的同時，制造肖特基二極管并聯(lián)于溝槽式功率晶體管。因此，可以有效降低制造的難度，避免制造成本提高。圖3A至圖;3B為本發(fā)明一種具有肖特基二極管(schottky diode)的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第二實施例。不同于本發(fā)明的第一實施例，需要在介電層170中制造開口 172與接觸窗174。本實施例在介電層270中僅制造一開口 272，即可形成肖特基二極管于金屬層四0與硅基材210的接面上并使金屬層四0電性連接本體區(qū)250。圖3A的步驟承接圖2C的步驟，如圖3A所示，在形成一介電層270覆蓋柵極多晶硅結(jié)構(gòu)對2、第一多晶硅結(jié)構(gòu)M4’與硅基材210的裸露表面后，以蝕刻方式形成一開口 272 貫穿介電層270與第一多晶硅結(jié)構(gòu)M4’。此開口 272的寬度小于第一多晶硅結(jié)構(gòu)M4’的寬度。經(jīng)過此蝕刻步驟后，在開口 272兩側(cè)分別留有部分的第一多晶硅結(jié)構(gòu)對4’。接下來，以介電層270為屏蔽，植入第一導(dǎo)電型摻雜物于開口 272內(nèi)，以形成一重?fù)诫s區(qū)2M于硅基材210內(nèi)。通過適當(dāng)控制植入能量，此重?fù)诫s區(qū)2M大致位于源極摻雜區(qū)沈0的下方，并且，至少部分重?fù)诫s區(qū)2M落于本體區(qū)250內(nèi)。隨后，如圖:3B所示，直接利用介電層270為屏蔽，以蝕刻方式向下延伸開口 272’的深度(如圖中虛線箭頭所示)，使開口 272’的底部位于至源極摻雜區(qū)260與重?fù)诫s區(qū)254的下方，以裸露源極摻雜區(qū)260與重?fù)诫s區(qū)254。接下來，全面沉積一金屬層四0于介電層270上，并且填入開口 272’中。值得注意的是，以離子植入方式所形成的重?fù)诫s區(qū)254的寬度會大于開口 272的寬度。因此，如圖3B所示，以蝕刻方式向下延伸開口 272’的步驟會留下部分的重?fù)诫s區(qū) 254，于開口 272，的側(cè)壁。金屬層290可通過此重?fù)诫s區(qū)254，電性連接至本體區(qū)250，同時，在開口 272’底面會形成一肖特基二極管。圖4為本發(fā)明一種具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第三實施例。圖4的步驟承接圖2C的步驟。如圖4所示，在形成一介電層370覆蓋柵極多晶硅結(jié)構(gòu) 342、第一多晶硅結(jié)構(gòu)344’與硅基材310的裸露表面后，以蝕刻方式形成一開口 372于介電層370內(nèi)。此開口 372貫穿介電層370與第一多晶硅結(jié)構(gòu)344’，并且延伸至源極摻雜區(qū) 360下方，經(jīng)過此蝕刻步驟后，在開口 372兩側(cè)分別留有部分的第一多晶硅結(jié)構(gòu)344'。同時，開口 372的底部延伸至本體區(qū)350下方的硅基材310。隨后，通過介電層370斜向植入第一導(dǎo)電型摻雜物于本體區(qū)350內(nèi)，以形成至少一重?fù)诫s區(qū)3M于源極摻雜區(qū)360的下方。 此重?fù)诫s區(qū)354同時鄰接于開口 372的側(cè)壁與底面。圖5A與圖5B為本發(fā)明一種具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第四實施例。圖5A的步驟與圖4的步驟大致相同。如圖5B所示，在形成重?fù)诫s區(qū)454于本體區(qū)450的步驟后，直接利用介電層470為屏蔽，以蝕刻方式向下延伸開口 472'(如圖中虛線箭頭所示)至重?fù)诫s區(qū)454的下方。經(jīng)過此蝕刻步驟，位于開口 472’底部的部分重?fù)诫s區(qū)妨4會被完全去除，而保留鄰接于開口 472’側(cè)壁的部分重?fù)诫s區(qū)454’。圖6A至圖6E為本發(fā)明一種具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第五實施例。圖6A的步驟承接圖2B的步驟。在圖6A所示的步驟中，通過第一多晶硅結(jié)構(gòu) 544植入第一導(dǎo)電型摻雜物至硅基材510內(nèi)。如圖6A所示，適當(dāng)?shù)乜刂齐x子植入制造與后續(xù)驅(qū)入制造的參數(shù)，在第一多晶硅結(jié)構(gòu)544下方可以形成一個完整的本體區(qū)550，而非如圖 2C所示的兩個互相分離的本體區(qū)150。此本體區(qū)550的深度大致是由柵極溝槽520的側(cè)邊朝向第一多晶硅結(jié)構(gòu)544的正下方逐步遞減。雖然本實施例在第一多晶硅結(jié)構(gòu)544下方形成一完整的本體區(qū)陽0，與圖2C所示的步驟不同，不過，本發(fā)明并不限于此。本實施例亦可采取類似圖2C的步驟，在第一多晶硅結(jié)構(gòu)M4的下方形成兩個互相分離的本體區(qū)550。隨后，如圖6A所示，通過第一多晶硅結(jié)構(gòu)544植入第二導(dǎo)電型摻雜物至本體區(qū)550內(nèi)，以形成源極摻雜區(qū)560于第一多晶硅結(jié)構(gòu)M4的兩側(cè)。接下來，如圖6B所示，全面沉積一介電層(未圖示)，然后以回蝕方式去除多余的介電材料，使第一多晶硅結(jié)構(gòu)544的上表面裸露于外。值得注意的是，本步驟所形成的介電結(jié)構(gòu)570不僅覆蓋位于柵極溝槽520內(nèi)的柵極多晶硅結(jié)構(gòu)M2，同時亦覆蓋硅基材510上的柵極介電層530。隨后，如圖6C所示，去除裸露于外的第一多晶硅結(jié)構(gòu)M4以形成一開口 572延伸至柵極介電層530表面。然后，通過此開口 572，植入第一導(dǎo)電型摻雜物，以形成一重?fù)诫s區(qū)552于本體區(qū)550內(nèi)。接下來，如圖6D所示，在開口 572的兩側(cè)分別形成一間隔層結(jié)構(gòu)(spacer) 574。然后，通過此間隔層結(jié)構(gòu)574形成一窄溝槽576于開口 572的下方。此窄溝槽576由開口 572 的底面向下延伸貫穿重?fù)诫s區(qū)552與本體區(qū)550。并且，至少部分窄溝槽576的底面落于本體區(qū)550下方的硅基材510(漏極區(qū))內(nèi)。換言之，本實施例通過窄溝槽576的制造向下延伸開口至本體區(qū)550下方的硅基材510。此開口區(qū)分為一上部分(即原本的開口 572)與一下部分(即窄溝槽576的部分)，其中，下部分的寬度小于上部分的寬度。由于本體區(qū)550的深度大致是由柵極溝槽520的側(cè)邊朝向第一多晶硅結(jié)構(gòu)544的正下方逐步遞減，因此，窄溝槽576的深度d3只需要使本體區(qū)550下方的硅基材510 (即漏極區(qū))裸露于外，而可以小于本體區(qū)550的最大深度d4。
8
圖6D的步驟通過間隔層結(jié)構(gòu)574的制造以調(diào)整窄溝槽576的寬度，可確保部分的重?fù)诫s區(qū)552’保留于窄溝槽576的兩側(cè)。此外，在本步驟中，窄溝槽576并未與源極摻雜區(qū)560相接觸。源極摻雜區(qū)560是鄰接于開口 572的底面。不過，本發(fā)明并不限于此。適度增加窄溝槽576的寬度，可以使源極摻雜區(qū)560鄰接于窄溝槽576的側(cè)壁，以增加源極摻雜區(qū)560與金屬層590的接面面積。最后，如圖6E所示，在移除間隔層結(jié)構(gòu)574之后，全面沉積一金屬層590。此金屬層590填入窄溝槽576與開口 572內(nèi)，金屬層590通過重?fù)诫s區(qū)552’電性連接至本體區(qū) 550，并且在窄溝槽576的底面處形成一肖特基二極管。圖7為本發(fā)明一種具有肖特基二極管(schottky diode)的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第六實施例。圖7的步驟承接圖6B的步驟。本實施例與本發(fā)明第五實施例的差異在于，本實施例在去除第一多晶硅結(jié)構(gòu)544后，繼續(xù)利用介電結(jié)構(gòu)570為屏蔽向下蝕刻硅基材510。通過本實施例的制造方法所形成的開口 672的底面大致是位于源極摻雜區(qū)560 的下方。源極摻雜區(qū)560通過此開口 672的側(cè)面裸露于外。隨后，本實施例植入第一導(dǎo)電型摻雜物于開口 672下方，以形成一重?fù)诫s區(qū)652。后續(xù)步驟與本發(fā)明第五實施例大致相同，在此不予贅述。前述各實施例以溝槽式功率半導(dǎo)體結(jié)構(gòu)為例說明本發(fā)明，不過，本發(fā)明并不限于此。本發(fā)明亦可適用于平面式功率半導(dǎo)體結(jié)構(gòu)。圖8為本發(fā)明一種具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法的第七實施例。本實施例將本發(fā)明的第一實施例所提供的制造方法，適用于制造平面式功率半導(dǎo)體結(jié)構(gòu)。如圖中所示，本實施例與本發(fā)明的第一實施例的主要差異在于，本實施例的柵極多晶硅結(jié)構(gòu)146是利用微影蝕刻制造方法形成于硅基材110 的上表面，而非位于柵極溝槽120內(nèi)，其余大致相同，在此不予贅述。同樣地，前述本發(fā)明的第二至第六實施例亦可適用于制造平面式功率半導(dǎo)體結(jié)構(gòu)，在此不予贅述。圖9A與圖9B為本發(fā)明具有肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的俯視示意圖。圖9A 采取封閉型(closed cell)的元件配置方式，圖9B則是采取(striped cell)的元件配置方式。在圖9A中，各個功率半導(dǎo)體結(jié)構(gòu)的柵極12呈網(wǎng)狀分布，劃分出多個小方格14與被這些小方格14所環(huán)繞的大方格15，各個大方格15的邊長大致為小方格14的邊長的整數(shù)倍。圖2E的右側(cè)部分所示的功率半導(dǎo)體結(jié)構(gòu)即是設(shè)置于這些小方格14中，左側(cè)部分所示的結(jié)合肖特基二極管與功率半導(dǎo)體結(jié)構(gòu)的結(jié)構(gòu)則是設(shè)置于大方格15中。在圖9B中，各個功率半導(dǎo)體結(jié)構(gòu)的柵極12呈長條狀分布，劃分出多個寬度不等的長條區(qū)域16，17。其中，如圖2E的右側(cè)部分所示的功率半導(dǎo)體結(jié)構(gòu)設(shè)置于寬度較小的長條區(qū)域17中，左側(cè)部分所示的結(jié)合肖特基二極管與功率半導(dǎo)體結(jié)構(gòu)的結(jié)構(gòu)則是設(shè)置于寬度較大的長條區(qū)域16中。如前述，本發(fā)明的功率半導(dǎo)體結(jié)構(gòu)的制造，可以搭配既有的金氧半功率晶體管元件的制造，制造肖特基二極管并聯(lián)于功率晶體管。由于相關(guān)的制造設(shè)備與條件已經(jīng)成熟使用于功率晶體管的制造過程，因此，本發(fā)明的制造方法具有低成本與高可行性的優(yōu)點，有助于降低制造成本。但是，以上所述僅為本發(fā)明的較佳實施例而已，不能以此限定本發(fā)明的保護(hù)范圍， 即凡依本發(fā)明權(quán)利要求及發(fā)明說明內(nèi)容所作的簡單的等效變化與修改，皆仍屬本發(fā)明涵蓋的保護(hù)范圍內(nèi)。另外本發(fā)明的任一實施例或權(quán)利要求不會達(dá)到本發(fā)明所揭示的全部目的或優(yōu)點或特點。此外，摘要部分和發(fā)明名稱僅是用來輔助專利文件搜尋之用，并非用來限制本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，包括形成一多晶硅層于一硅基材的表面，該多晶硅層包括至少一柵極多晶硅結(jié)構(gòu)與至少一第一多晶硅結(jié)構(gòu)，該第一多晶硅結(jié)構(gòu)與該柵極多晶硅結(jié)構(gòu)間隔一默認(rèn)距離；以該第一多晶硅結(jié)構(gòu)為屏蔽，植入摻雜物至該硅基材內(nèi)，以形成至少一個本體區(qū)與至少一個源極摻雜區(qū)，該本體區(qū)位于該柵極多晶硅結(jié)構(gòu)與該第一多晶硅結(jié)構(gòu)間，該源極摻雜區(qū)位于該本體區(qū)之內(nèi)；形成一介電層覆蓋該柵極多晶硅結(jié)構(gòu)、該第一多晶硅結(jié)構(gòu)與該硅基材的裸露表面； 形成一開口對應(yīng)于該第一多晶硅結(jié)構(gòu)，該開口至少貫穿該介電層，該開口的深度小于該本體區(qū)的最大深度，并且，該開口裸露該本體區(qū)下方的該硅基材；以及于該開口內(nèi)填入一金屬層。
2.如權(quán)利要求1所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，形成該開口的步驟包括以蝕刻方式去除覆蓋于該第一多晶硅結(jié)構(gòu)的一上表面的該介電層； 去除該第一多晶硅結(jié)構(gòu)以形成該開口；以及通過該介電層向下延伸該開口至該源極摻雜區(qū)下方。
3.如權(quán)利要求2所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，通過該介電層向下延伸該開口至該源極摻雜區(qū)下方的步驟包括形成一間隔層結(jié)構(gòu)于該開口的一側(cè)壁；以及通過該間隔層結(jié)構(gòu)，向下延伸該開口以裸露該本體區(qū)下方的該硅基材。
4.如權(quán)利要求3所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，在形成該間隔層結(jié)構(gòu)之前，更包括通過該介電層植入摻雜物至該開口底部，以形成一重?fù)诫s區(qū)。
5.如權(quán)利要求2所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法，通過該介電層向下延伸該開口至該源極摻雜區(qū)下方的步驟后，其特征在于，更包括形成一間隔層結(jié)構(gòu)于該開口的一側(cè)壁；以及通過該間隔層結(jié)構(gòu)，向下延伸該開口以裸露該本體區(qū)下方的該硅基材。
6.如權(quán)利要求1所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，形成該開口的步驟包括以微影蝕刻方式形成該開口貫穿該介電層與該第一多晶硅結(jié)構(gòu)，該開口的寬度小于該第一多晶硅結(jié)構(gòu)的寬度；以該介電層為屏蔽植入一摻雜物，以形成一重?fù)诫s區(qū)于該硅基材內(nèi)，該重?fù)诫s區(qū)大致位于該源極摻雜區(qū)的下方，并且，至少部分該重?fù)诫s區(qū)落于該本體區(qū)內(nèi)；以及向下延伸該開口以裸露該源極摻雜區(qū)與該重?fù)诫s區(qū)。
7.如權(quán)利要求1所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于形成該開口的步驟包括斜向植入摻雜物于該本體區(qū)，以形成至少一重?fù)诫s區(qū)于該源極摻雜區(qū)的下方，并且鄰接于該開口的一側(cè)壁與一底面。
8.如權(quán)利要求7所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于形成該重?fù)诫s區(qū)的步驟后，更包括向下延伸該開口至該重?fù)诫s區(qū)的下方。
9.如權(quán)利要求1所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該柵極多晶硅結(jié)構(gòu)位于一柵極溝槽內(nèi)，該第一多晶硅結(jié)構(gòu)位于該硅基材的上表面。
10.一種具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，包括一硅基材；至少一柵極多晶硅結(jié)構(gòu)與一第一多晶硅結(jié)構(gòu)，位于該硅基材上，并且，該柵極多晶硅結(jié)構(gòu)與該第一多晶硅結(jié)構(gòu)間隔一默認(rèn)距離；至少一本體區(qū)，位于該柵極多晶硅結(jié)構(gòu)與該第一多晶硅結(jié)構(gòu)間的該硅基材內(nèi)，并且，部分該本體區(qū)位于該第一多晶硅結(jié)構(gòu)的正下方；至少一源極摻雜區(qū)，位于該本體區(qū)內(nèi)，并且，部分該源極摻雜區(qū)位于該第一多晶硅結(jié)構(gòu)的正下方；一介電層，覆蓋該柵極多晶硅結(jié)構(gòu)與該第一多晶硅結(jié)構(gòu)，該介電層中具有一開口，該開口對應(yīng)于該第一多晶硅結(jié)構(gòu)并向下延伸至位于該本體區(qū)下方的該硅基材，該源極摻雜區(qū)鄰接于該開口，并且，該開口的深度小于該本體區(qū)的最大深度；以及一金屬層，填入該開口內(nèi)。
11.如權(quán)利要求10所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，該第一多晶硅結(jié)構(gòu)位于該開口的兩側(cè)。
12.如權(quán)利要求10所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，更包括一重?fù)诫s區(qū)位于本體區(qū)內(nèi)，且該重?fù)诫s區(qū)鄰接于該開口的側(cè)壁。
13.如權(quán)利要求12所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，該重?fù)诫s區(qū)同時鄰接于該開口的該側(cè)壁與底面。
14.如權(quán)利要求10所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，該柵極多晶硅結(jié)構(gòu)位于一柵極溝槽內(nèi)，該第一多晶硅結(jié)構(gòu)位于該硅基材的上表面。
15.如權(quán)利要求10所述的具有一肖特基二極管的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，該開口具有一上部分與一下部分，該下部分的寬度小于該上部分的寬度。
全文摘要
一種具有肖特基二極管(schottky diode)的功率半導(dǎo)體結(jié)構(gòu)及其制造方法；其制造方法步驟包括在形成柵極多晶硅結(jié)構(gòu)的步驟中，同時形成一第一多晶硅結(jié)構(gòu)于硅基材上；隨后，通過第一多晶硅結(jié)構(gòu)植入摻雜物至硅基材內(nèi)，以形成本體區(qū)與源極摻雜區(qū)；接下來，形成一介電層于硅基材上，并以蝕刻方式形成一開口對應(yīng)于第一多晶硅結(jié)構(gòu)，并使源極摻雜區(qū)與本體區(qū)下方的漏極區(qū)裸露于外；開口的深度小于本體區(qū)的最大深度；隨后，于開口內(nèi)填入一金屬層以電性連接至源極摻雜區(qū)與漏極區(qū)。本發(fā)明提出的制造方法具有低成本與高可行性的優(yōu)點，有助于降低制造成本。
文檔編號H01L27/06GK102214603SQ20101014190
公開日2011年10月12日 申請日期2010年4月6日 優(yōu)先權(quán)日2010年4月6日
發(fā)明者葉俊瑩, 許修文 申請人:科軒微電子股份有限公司