專利名稱：柵驅(qū)動晶閘管以及靜電保護電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路靜電保護電路設(shè)計領(lǐng)域，尤其涉及一種柵驅(qū)動晶閘管電路以及靜電保護電路。
背景技術(shù)：
可控硅整流器件(Silicon-Controlled Rectifier, SCR)又被稱為晶閘管，其特點在于，晶閘管的陰極與陽極之間在正常情況下并不能導(dǎo)通，而需要在控制極上加入正向觸發(fā)脈沖，一旦晶間管導(dǎo)通形成穩(wěn)定電流后，即使撤除控制極上的外置電壓也能夠持續(xù)導(dǎo)通， 直至陰極與陽極之間的電流小于維持導(dǎo)通的最小電流(稱為維持電流)，晶閘管才會自行關(guān)斷。在實際電路應(yīng)用中，具體的晶閘管電路還可以將控制極省略，僅通過陽極以及陰極之間的偏置電壓控制晶閘管的開啟與關(guān)閉，稱為二極晶閘管。在集成電路CMOS技術(shù)中，晶閘管被經(jīng)常使用于靜電保護電路以防止靜電破壞 (ESD)，通常將晶閘管的陰極以及陽極耦接至靜電保護電路中，正常工作情況下，晶閘管兩極的電勢差不超過其觸發(fā)電壓，晶閘管不導(dǎo)通，而在產(chǎn)生ESD靜電脈沖時，由于ESD靜電脈沖具有大電壓，高能量的特性，因此很容易觸發(fā)晶閘管導(dǎo)通，從而經(jīng)由晶閘管釋放，實現(xiàn)靜電保護的目的。圖2提供了一種現(xiàn)有晶閘管的剖面結(jié)構(gòu)，包括P型襯底100 ；位于P型襯底100內(nèi)且相鄰的N阱101以及P阱102 ；位于N阱101 表面的第一 N+型注入?yún)^(qū)201、第一 P+型注入?yún)^(qū)202 ；位于P阱102表面的第二 N+型注入?yún)^(qū) 204、第二 P+型注入?yún)^(qū)205 ；形成于P阱102上的NMOS晶體管，所述NMOS晶體管包括P阱 102表面的控制柵300，位于控制柵300兩側(cè)P阱102內(nèi)的N+型連接區(qū)203以及第二 N+型注入?yún)^(qū)204，所述N+型連接區(qū)203還與N阱101電連接；所述上述各注入?yún)^(qū)以及連接區(qū)之間通過淺溝槽隔離(STI) 700絕緣隔離。其中第一 N+型注入?yún)^(qū)201與第一 P+型注入?yún)^(qū)202 相連接作為晶閘管的陽極；第二 N+型注入?yún)^(qū)204與第二 P+型注入?yún)^(qū)205相連接作為晶閘管的陰極；而NMOS晶體管的控制柵300置于低于閾值電壓使得NMOS晶體管常閉，即N+型連接區(qū)203與第二 N+型注入?yún)^(qū)204之間不形成導(dǎo)電溝道。圖2為上述晶閘管的等效電路圖，結(jié)合圖1以及圖2所示，N阱101、P阱102以及第二 N+型注入?yún)^(qū)204構(gòu)成NPN型三極管T2，其中根據(jù)注入濃度的差異可知，P阱102與第二 N+型注入?yún)^(qū)204構(gòu)成的PN結(jié)為發(fā)射極；同理第一 P+型注入?yún)^(qū)202、N阱101以及P阱102 構(gòu)成PNP型三極管Tl，其中根據(jù)注入濃度差異可推斷，第一 P+型注入?yún)^(qū)202與N阱101構(gòu)成的PN界面為發(fā)射極。由于相鄰的同摻雜類型的區(qū)域之間可以視為電連接，因此所述晶閘管的等效電路連接如下NPN型三極管T2的發(fā)射極連接晶閘管的陰極，基極連接PNP型三極管Tl的集電極；而集電極經(jīng)由N阱101的等效電阻Rnwell連接晶閘管的陽極；同時PNP型三極管Tl的基極連接NPN型三極管T2的集電極，發(fā)射極連接晶閘管的陽極，集電極經(jīng)由P 阱102的等效電阻Rpwell也連接至晶閘管的陽極。NPN型三極管T2與PNP型三極管Tl構(gòu)成了典型的晶閘管結(jié)構(gòu)。在陽極與陰極之間外加正向偏置電壓并超過觸發(fā)值時，所述偏置電壓需在N阱以及P阱間反相擊穿，使得上述等效三極管Tl以及三極管T2產(chǎn)生發(fā)射極電流， 進而能夠在晶間管中形成穩(wěn)定電流，而無需另行設(shè)置控制極。當上述偏置電壓逐漸減小，使得陽極、陰極之間的電流也逐漸減小小于維持電流，晶閘管隨之關(guān)閉。上述晶閘管工作時， 控制柵300 —直處于固定電位，NMOS晶體管常閉并未起到作用，實際上調(diào)整控制柵300的電位大小，使得NMOS晶體管中N+型連接區(qū)203以及第二 N+型注入?yún)^(qū)204之間產(chǎn)生導(dǎo)電溝道，進而形成漏電流，有助于促進晶閘管的導(dǎo)通。也即可以通過調(diào)整控制柵300的電位，在一定范圍內(nèi)能夠調(diào)整晶閘管的觸發(fā)電壓。通常為了滿足靜電釋放的需求，晶閘管的觸發(fā)電壓在允許的范圍內(nèi)(大于正常工作時陰、陽極之間的電勢差)應(yīng)當盡可能的小，可以使得產(chǎn)生靜電破壞時響應(yīng)更為靈敏，柵驅(qū)動晶閘管電路應(yīng)予而生。以圖1所示二極晶閘管結(jié)構(gòu)為基礎(chǔ)，圖3提供了一種現(xiàn)有的柵驅(qū)動晶閘管電路。如圖3所示，在晶閘管的陽極以及陰極之間耦接RC耦合回路，其中電容C連接陽極而電阻R 連接陰極，所述RC耦合回路的中點連接所述NMOS晶體管的控制柵300。上述柵驅(qū)動晶閘管電路的原理如下所述在正常工作時，晶閘管關(guān)閉，RC耦合回路的中點的電位與陰極相同； 在發(fā)生了 ESD靜電破壞后，假設(shè)ESD靜電脈沖產(chǎn)生于陽極，將陰極接地，需要將所述ESD靜電脈沖從以及釋放。此時陽極的電位由于ESD靜電脈沖將瞬間升高至一個較高電位，RC耦合回路將響應(yīng)上述陽極的電位變化，使得RC耦合回路的中點也瞬間耦合至較高電位，導(dǎo)致 NMOS晶體管的控制柵300電位也被抬高；在NMOS晶體管的控制柵300底部的P阱102內(nèi)、 N+型連接區(qū)203與第二 N+型注入?yún)^(qū)204之間將形成導(dǎo)電溝道，產(chǎn)生漏電流，上述漏電流等效于晶閘管電路中的三極管T2的發(fā)射極電流，有助于晶閘管的觸發(fā)導(dǎo)通，即等效于降低了晶閘管的觸發(fā)電壓?，F(xiàn)有的柵驅(qū)動晶閘管電路存在如下問題雖然RC耦合回路能夠響應(yīng)陽極的電位變化，抬高柵極電位促進晶間管導(dǎo)通，較為靈敏地響應(yīng)靜電脈沖。但在某些應(yīng)用場合，陽極的電位變化是電路正常工作時的自身需要。例如在快速電位拉升(fast power-up)時，如果陽極的電位變化趨勢與靜電脈沖相同，雖然相較于靜電脈沖，上述趨勢變化幅度較小，變化時間較長，但對于簡單的RC耦合回路，很難將正常工作時的快速電位拉升與靜電釋放時的ESD靜電脈沖兩種情況區(qū)分開。此時所述柵驅(qū)動晶閘管電路，便容易產(chǎn)生誤觸發(fā)導(dǎo)通現(xiàn)象。上述柵驅(qū)動晶閘管電路的誤觸發(fā)導(dǎo)通現(xiàn)象將造成正常工作時，陽極與陰極之間短路，產(chǎn)生邏輯錯誤，甚至損壞與柵驅(qū)動晶間管電路耦合的其他相關(guān)電路。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種柵驅(qū)動晶閘管電路，具有觸發(fā)電壓低，響應(yīng)靈敏準確的特點，解決現(xiàn)有柵驅(qū)動晶閘管電路容易誤觸發(fā)的問題。本發(fā)明提供的一種柵驅(qū)動晶閘管電路，包括晶閘管，包括陽極、陰極以及控制柵；所述控制柵用于調(diào)整晶閘管的觸發(fā)電壓；柵驅(qū)動電路，包括RC耦合回路、反相器電路以及反饋PMOS ；所述RC耦合回路耦接于晶閘管的陽極以及陰極；所述反相器電路的輸入端與RC耦合回路的耦合中點連接，輸出端與晶閘管的控制柵連接；所述反相器電路包括至少兩級串接的反相器單元，各反相器單元的高位端連接至晶閘管的陽極，低位端連接至晶閘管的陰極；
所述反饋PMOS的柵極連接至反相器電路的輸出端，漏極連接至反相器電路中最后一級反相器單元的輸入端，源極連接至晶閘管的陽極?？蛇x的，所述RC耦合回路中電阻連接晶閘管的陰極，電容連接晶閘管的陽極。所述反相器電路中包括偶數(shù)級的反相器單元?？蛇x的，所述RC耦合回路中電容連接晶閘管的陰極，電阻連接晶閘管的陽極。所述反相器電路中包括奇數(shù)級的反相器單元?？蛇x的，所述各反相器單元的規(guī)格相同。所述反相器單元為CMOS反相器。本發(fā)明還提供了一種靜電保護電路，包括靜電發(fā)生端、柵驅(qū)動晶閘管電路、靜電釋放端；所述靜電發(fā)生端通過柵驅(qū)動晶間管電路與靜電釋放端連接，其中柵驅(qū)動晶間管電路為前述提供的柵驅(qū)動晶閘管電路?？蛇x的，當所述靜電發(fā)生端所產(chǎn)生的靜電電勢高于靜電釋放端，將所述柵驅(qū)動晶閘管電路的陽極連接至靜電發(fā)生端，陰極連接至靜電釋放端；當所述靜電發(fā)生端所產(chǎn)生的靜電電勢低于靜電釋放端，將所述柵驅(qū)動晶閘管電路的陰極連接至靜電發(fā)生端，陽極連接至靜電釋放端。 可選的，將所述靜電釋放端接地。與現(xiàn)有技術(shù)相比，本發(fā)明提供的柵驅(qū)動晶閘管電路具有以下優(yōu)點能夠區(qū)分陽極的電位變化是ESD靜電脈沖還是正常的電位升高，并與之響應(yīng)；所述柵驅(qū)動晶閘管電路在 ESD靜電保護時能夠低電壓觸發(fā)導(dǎo)通，而在陽極正常的電位升高情況下，可避免產(chǎn)生誤觸發(fā)現(xiàn)象，滿足精密電路釋放靜電的需求。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其他目的、特征和優(yōu)勢將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相同的附圖標記。附圖并未按比例繪制，重點在于示出本發(fā)明的主旨。在附圖中為清楚起見，放大了層和區(qū)域的尺寸。圖1為現(xiàn)有的一種晶閘管的剖面結(jié)構(gòu)示意圖；圖2為圖1所示晶閘管的等效電路圖；圖3為現(xiàn)有的一種柵驅(qū)動晶閘管電路的電路示意圖；圖4為本發(fā)明所述柵驅(qū)動晶閘管電路第一實施例的電路示意圖；圖5為本發(fā)明所述柵驅(qū)動晶閘管電路第二實施例的電路示意圖；圖6為所述陽極在正常電位拉升時本發(fā)明各實施例與現(xiàn)有柵驅(qū)動晶閘管電路的控制柵電位對比示意圖；圖7為所述陽極在ESD靜電保護時本發(fā)明各實施例與現(xiàn)有柵驅(qū)動晶閘管電路的控制柵電位對比示意圖。
具體實施例方式現(xiàn)有的柵驅(qū)動晶閘管電路由于不具備區(qū)分陽極的電位變化是正常的電位拉升還是ESD靜電脈沖的能力，因此在正常工作過程中，陽極的電位變化容易產(chǎn)生誤觸發(fā)現(xiàn)象， 進而導(dǎo)致陰陽極短路，損傷與柵驅(qū)動晶閘管電路耦接的相關(guān)電路。本發(fā)明提供的柵驅(qū)動晶閘管電路，則能夠根據(jù)陽極電位變化的時間與幅度，判斷是否是ESD靜電保護狀態(tài)，在ESD 靜電脈沖流過時，即使觸發(fā)導(dǎo)通，釋放靜電荷，而在陽極電位處于正常工作變化時，抑制晶閘管開啟導(dǎo)通，避免產(chǎn)生誤觸發(fā)現(xiàn)象，滿足精密電路釋放靜電的需求。本發(fā)明所述的柵驅(qū)動晶閘管電路，包括晶閘管，所述晶閘管包括陽極、陰極以及控制柵。所述晶閘管為二級晶閘管，在觸發(fā)電壓固定的情況下，陽極與陰極之間的電勢差決定晶閘管的觸發(fā)狀態(tài)，而所述控制柵在一定范圍內(nèi)可以調(diào)整晶閘管的觸發(fā)電壓大小。所述晶閘管的具體結(jié)構(gòu)及工作原理詳見背景技術(shù)中圖1所提及的晶閘管；如圖1 所示，在通常情況下，如果NMOS晶體管中控制柵300的電位越高，第二 N+型注入?yún)^(qū)204與第二 P+型注入?yún)^(qū)205之間的漏電流就越大，也即等效三極管T2的發(fā)射極電流越大，更容易促進晶閘管的導(dǎo)通，可視為晶閘管的觸發(fā)電壓越低。上述過程對晶閘管觸發(fā)電壓的調(diào)整僅僅是輔助作用，而主要影響觸發(fā)電壓大小的則是各注入?yún)^(qū)、阱構(gòu)成的結(jié)的擊穿電壓，因此控制柵300只能在一定范圍內(nèi)調(diào)整晶閘管的觸發(fā)電壓的大小。為簡化討論，本發(fā)明實施例對控制柵300上的電位進行控制，均處于對晶閘管觸發(fā)電壓的有效調(diào)整范圍內(nèi)。柵驅(qū)動電路，包括RC耦合回路、反相器電路以及反饋PMOS ；所述RC耦合回路耦接于晶閘管的陽極以及陰極；所述反相器電路的輸入端與RC耦合回路的耦合中點連接，輸出端與晶閘管的控制柵連接；所述反相器電路包括至少兩級串接的反相器單元，各反相器單元的高位端連接至晶閘管的陽極，低位端連接至晶閘管的陰極；所述反饋PMOS的柵極連接至反相器電路的輸出端，漏極連接至反相器電路中最后一級反相器單元的輸入端，源極連接至晶閘管的陽極。如果RC耦合回路中電阻連接晶閘管的陰極，電容連接晶閘管的陽極，則反相器電路中包括偶數(shù)級的反相器單元；如果RC耦合回路中電容連接晶閘管的陰極，電阻連接晶閘管的陽極，則反相器電路中包括奇數(shù)級的反相器單元。作為優(yōu)選的方案，反相器單元可以采用CMOS反相器，且各級反相器單元規(guī)格相同。下面結(jié)合具體實施例，對本發(fā)明所述柵驅(qū)動晶閘管電路的電路結(jié)構(gòu)以及工作原理作進一步介紹。第一實施例如圖4所示，本實施例所述的柵驅(qū)動晶閘管電路包括晶閘管以及柵驅(qū)動電路。其中柵驅(qū)動電路包括RC耦合回路10、反相器電路以及反饋PMOS 20。所述RC耦合回路10中電阻R連接晶閘管的陰極，電容C連接晶閘管的陽極。所述反相器電路包括串接的第一級反相器單元31以及第二級反相器單元32，其中各反相器單元均為同種規(guī)格的CMOS反相器， 高位端均與晶閘管的陽極連接，而低位端均與晶閘管的陰極連接。所述第一級反相器單元 31的輸入端即整個反相器電路的輸入端，連接至RC耦合回路10的耦合中點a。所述第二級反相器單元32的輸出端即整個反相器電路的輸出端，連接至晶閘管的控制柵300。所述反饋PMOS 20的柵極連接至第二級反相器單元32的輸出端，源極連接至晶閘管的陽極，漏極連接至第二級反相器單元32的輸入端b。下面結(jié)合圖4、圖6以及圖7，對本實施例的工作原理做詳細說明，同時在同等測試條件下，將現(xiàn)有柵驅(qū)動晶閘管和本實施例的進行效果比對。為簡化討論，將晶閘管的陰極接地。當陽極的初始電位為0時，本實施例柵驅(qū)動晶閘管電路中各節(jié)點電位均為0，輸出端也即控制柵300的電位也為0，整個柵驅(qū)動晶閘管電路處于關(guān)閉狀態(tài)。假設(shè)對陽極進行快速電位拉升(fast power-up)測試，使得陽極的電位線性上升，電位拉升幅度0 3. 3v，上升沿時間為60ns。現(xiàn)有的柵驅(qū)動晶閘管電路中，由于RC耦合回路的耦合中點直接連接至控制柵 300，上述陽極的電位拉升將導(dǎo)致控制柵300的電位也隨之上升，基本趨勢同步，因此如圖6 所示，在60ns附近，控制柵300的電位將達到最大電位1. 56V，然后隨著陽極電位穩(wěn)定，RC 耦合回路的耦合效果消失，耦合中點的電位降低，與陰極趨于一致，控制柵300的電位將隨之降低。但在上述過程中，控制柵300的電位過高很可能會使得晶閘管的觸發(fā)電壓低于陽極與陰極的電勢差，導(dǎo)致晶閘管誤觸發(fā)。而本實施例的柵驅(qū)動晶閘管電路中，RC耦合回路的耦合中點a直接連接的是反相器電路的輸入端，耦合中點a的電位在初始時，由于耦合效果而上升，但由于趨勢相對緩慢，視為處于低電位。由于第一級反相器單元31中的PM0S、第二級反相器單元32中的PMOS 以及反饋PMOS 20的柵極電位在初始時均為0，因此上述各PMOS均處于導(dǎo)通狀態(tài)，將使得第二級反相器32的輸入端b以及輸出端均與晶閘管的陽極連通，所述輸入端b以及輸出端的電位也與晶閘管陽極的電位趨勢同步上升，控制柵300連接在第二級反相器32的輸出端上，因此其電位如圖6所示，在初始階段呈上升趨勢。相對而言，如果陽極的電位變化速率較慢，上升沿較長，RC耦合電路中的耦合作用較弱，因此耦合中點a的電位上升速度要比與陽極直接連通的第二級反相器單元32的輸入端b點的電位上升速率慢。因此隨著晶閘管陽極的電位進一步上升，第二級反相器單元32的輸入端b點將首先跳轉(zhuǎn)為高電位狀態(tài)，導(dǎo)致第二級反相器單元32的PMOS關(guān)閉而NMOS導(dǎo)通，使得第二級反相器單元32的輸出端也即控制柵300與晶閘管陰極連通，從而拉低控制柵300的電位抑制其升高的趨勢。如圖6 所示，控制柵300的電位在經(jīng)過初期的上升趨勢后減緩升高進而回落，上述控制柵300電位的回落過程，將使得反饋PMOS的導(dǎo)通能力進一部增強，促進b點的電位與晶閘管陽極同步上升，進一步提高控制柵300的電位回落速度，最終控制柵300迅速回落至0電位。從圖6 中所示，本實施例中控制柵300的電位在20ns附近就已經(jīng)到達最高值0. 33V。相對于現(xiàn)有的柵驅(qū)動晶閘管電路，本實施例中，控制柵300的電位上升趨勢減緩的較快并迅速回落至0 電位，其最大電位值較低，大大降低了晶閘管誤觸發(fā)導(dǎo)通的可能性。假設(shè)對陽極進行正向ESD靜電脈沖測試，所述ESD靜電脈沖同樣使得陽極的電位線性上升，但電位拉升幅度較大0 5. 0v，上升沿時間僅為10ns?，F(xiàn)有的柵驅(qū)動晶閘管電路中，RC耦合回路的耦合中點直接連接至控制柵300， 由于耦合作用的局限性，控制柵300所能達到的最大電位應(yīng)當小于陽極的最大電位值，其上升趨勢基本與陽極基本同步，如圖7所示，在IOns附近，控制柵300的電位達到最大值 4. 0V，然后逐漸回落。在本實施例電路中，由于RC耦合效果與陽極的電位變化速率有關(guān)，隨著陽極受到大能量短上升沿的ESD靜電脈沖的影響，RC耦合回路中的耦合中點a的電位也將迅速處于高電位狀態(tài)，且持續(xù)時間較長，第一級反相器單元31中的PMOS關(guān)閉而NMOS迅速導(dǎo)通，使得 b點與陰極連通，持續(xù)拉低b點的電位。另一方面b點電位降低后，將促進第二級反相器單元32的PMOS的導(dǎo)通能力，抬高第二級反相器單元32的輸出端的電位，進而導(dǎo)致反饋PMOS 的導(dǎo)通能力減弱最終關(guān)閉，進一步降低b點電位。經(jīng)過上述負向反饋過程的影響，b點電位將很快回落至0電位，而第二級反相器單元32的輸出端也即控制柵300的電位則由于RC 耦合中點的電位持續(xù)作用，也將持續(xù)處于高電位狀態(tài)，由于第二級反相器單元32的PMOS導(dǎo)通，因此上述控制柵300的高電位狀態(tài)時將與陽極的電位大小保持一致，直至a點RC耦合效果的消失，電位回落至0電位后，b點電位再次升高，控制柵300的電位才會回落。如圖7 所示，在ESD靜電脈沖測試時，控制柵300的電位在IOns時到達最大值5. 0V,并持續(xù)至30ns 才回落至0電位。相比現(xiàn)有的柵驅(qū)動晶閘管電路，由于控制柵300能夠達到更高的電位，因此理論上可以使得降低晶閘管觸發(fā)電壓的效果更佳。第二實施例如圖5所示，本實施例所述的柵驅(qū)動晶閘管電路包括晶閘管以及柵驅(qū)動電路。其中柵驅(qū)動電路包括RC耦合回路10、反相器電路以及反饋PMOS 20。所述RC耦合回路10中電容C連接晶閘管的陰極，電阻R連接晶閘管的陽極。所述反相器電路包括串接的第一級反相器單元41、第二級反相器單元42、第三級反相器單元43，其中各反相器單元均為同種規(guī)格的CMOS反相器，高位端均與晶閘管的陽極連接，而低位端均與晶閘管的陰極連接。所述第一級反相器單元41的輸入端即整個反相器電路的輸入端，連接至RC耦合回路10的耦合中點a。所述第三級反相器單元43的輸出端即整個反相器電路的輸出端，連接至晶閘管的控制柵300。所述反饋PMOS 20的柵極連接至第三級反相器單元43的輸出端，源極連接至晶間管的陽極，漏極連接至第三反相器單元43的輸入端b。與第一實施例不同，本實施例中RC耦合回路的電阻以及電容與晶閘管的陽極以及陰極連接與第一實施例相反，因此在陽極進行電位拉升或者ESD靜電脈沖測試時，耦合中點a的電位變化趨勢與第一實施例相反，因此本實施例，實質(zhì)上在第一實施例，反相器電路中增加一級反相器單元，使得最后一級反相器單元也即第三反相器單元43的輸入端b點的電位變化趨勢與第一實施例相同。而由于反饋PMOS 20與最后一級反相器單元的接法保持不變。因此所述控制柵300上的電位，應(yīng)當可以在上述兩種測試過程中，取得與第一實施例基本相同的變化趨勢。本發(fā)明領(lǐng)域技術(shù)人員，應(yīng)當可以根據(jù)第一實施例內(nèi)容，推出本實施例的工作原理，此處不再贅述。上述兩實施例中，為簡化電路結(jié)構(gòu)，并消除電路延遲的影響，所述反相器電路分別選取了最少級的反相器單元作為優(yōu)選方案。但在排除反相器單元自身延遲可能導(dǎo)致電路產(chǎn)生功能錯誤的情況下，其他偶數(shù)級或奇數(shù)級的反相器電路，均可以應(yīng)用至本發(fā)明實施例中，特此說明。基于上述柵驅(qū)動晶體管，本發(fā)明還提供了一種靜電保護電路，包括靜電發(fā)生端、柵驅(qū)動晶間管電路、靜電釋放端；所述靜電發(fā)生端通過柵驅(qū)動晶間管電路與靜電釋放端連接， 其中柵驅(qū)動晶閘管電路為前述提供的柵驅(qū)動晶閘管電路。根據(jù)靜電發(fā)生端所產(chǎn)生的靜電荷類型，導(dǎo)致靜電發(fā)生端與靜電釋放端的電勢高低差別，所述柵驅(qū)動晶間管電路的優(yōu)選連接方式也有所差異。當所述靜電發(fā)生端所產(chǎn)生的靜電電勢高于靜電釋放端，將所述柵驅(qū)動晶閘管電路的陽極連接至靜電發(fā)生端，陰極連接至靜電釋放端；當所述靜電發(fā)生端所產(chǎn)生的靜電電勢低于靜電釋放端，將所述柵驅(qū)動晶閘管電路的陰極連接至靜電發(fā)生端，陽極連接至靜電釋放端。通常將所述靜電釋放端接地，使得靜電荷通過地線釋放。 本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應(yīng)當以本發(fā)明權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種柵驅(qū)動晶閘管電路，其特征在于，包括晶閘管，包括陽極、陰極以及控制柵；所述控制柵用于調(diào)整晶閘管的觸發(fā)電壓；柵驅(qū)動電路，包括RC耦合回路、反相器電路以及反饋PMOS ；所述RC耦合回路耦接于晶閘管的陽極以及陰極；所述反相器電路的輸入端與RC耦合回路的耦合中點連接，輸出端與晶閘管的控制柵連接；所述反相器電路包括至少兩級串接的反相器單元，各反相器單元的高位端連接至晶閘管的陽極，低位端連接至晶閘管的陰極；所述反饋PMOS的柵極連接至反相器電路的輸出端，漏極連接至反相器電路中最后一級反相器單元的輸入端，源極連接至晶閘管的陽極。
2.如權(quán)利要求1所述的柵驅(qū)動晶閘管電路，其特征在于，所述RC耦合回路中電阻連接晶閘管的陰極，電容連接晶閘管的陽極。
3.如權(quán)利要求2所述的柵驅(qū)動晶閘管電路，其特征在于，所述反相器電路中包括偶數(shù)級的反相器單元。
4.如權(quán)利要求1所述的柵驅(qū)動晶閘管電路，其特征在于，所述RC耦合回路中電容連接晶閘管的陰極，電阻連接晶閘管的陽極。
5.如權(quán)利要求4所述的柵驅(qū)動晶閘管電路，其特征在于，所述反相器電路中包括奇數(shù)級的反相器單元。
6.如權(quán)利要求1所述的柵驅(qū)動晶閘管電路，其特征在于，所述各反相器單元的規(guī)格相同。
7.如權(quán)利要求1所述的柵驅(qū)動晶閘管電路，其特征在于，所述反相器單元為CMOS反相ο
8.一種靜電保護電路，其特征在于，包括靜電發(fā)生端、柵驅(qū)動晶閘管電路、靜電釋放端； 所述靜電發(fā)生端通過柵驅(qū)動晶間管電路與靜電釋放端連接，其中柵驅(qū)動晶間管電路為權(quán)利要求1所述柵驅(qū)動晶閘管電路。
9.如權(quán)利要求8所述的靜電保護電路，其特征在于，當所述靜電發(fā)生端所產(chǎn)生的靜電電勢高于靜電釋放端，將所述柵驅(qū)動晶間管電路的陽極連接至靜電發(fā)生端，陰極連接至靜電釋放端；當所述靜電發(fā)生端所產(chǎn)生的靜電電勢低于靜電釋放端，將所述柵驅(qū)動晶閘管電路的陰極連接至靜電發(fā)生端，陽極連接至靜電釋放端。
10.如權(quán)利要求8所述的靜電保護電路，其特征在于，將所述靜電釋放端接地。
全文摘要
本發(fā)明提供了柵驅(qū)動晶閘管電路以及靜電保護電路，所述柵驅(qū)動晶閘管電路包括晶閘管，包括陽極、陰極以及控制柵；柵驅(qū)動電路，包括RC耦合回路、反相器電路以及反饋PMOS；所述RC耦合回路耦接于晶閘管的陽極以及陰極；所述反相器電路的輸入端與RC耦合回路的耦合中點連接，輸出端與晶閘管的控制柵連接；所述反相器電路包括至少兩級串接的反相器單元，各反相器單元的高位端連接至晶閘管的陽極，低位端連接至晶閘管的陰極；所述反饋PMOS的柵極連接至反相器電路的輸出端，漏極連接至反相器電路中最后一級反相器單元的輸入端，源極連接至晶閘管的陽極。本發(fā)明的柵驅(qū)動晶閘管可以避免產(chǎn)生誤觸發(fā)現(xiàn)象，滿足精密電路釋放靜電的需求。
文檔編號H01L27/02GK102208408SQ20101014406
公開日2011年10月5日 申請日期2010年3月31日 優(yōu)先權(quán)日2010年3月31日
發(fā)明者單毅 申請人:上海宏力半導(dǎo)體制造有限公司