專利名稱：通孔形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別涉及一種通孔形成方法。
背景技術(shù)：
超大規(guī)摸集成電路(VeryLarge Scale Integrated Circuit, VLSI)通常需要一層以上的金屬層提供足夠的互連能力，此多層金屬間的互連以及器件有源區(qū)與外界電路之間的連接通過已填充導電材料的通孔實現(xiàn)，且為保證器件工作的穩(wěn)定性，要求通孔間無電連接，使得對通孔刻蝕工藝的嚴格控制變得非常重要。在通孔刻蝕中，在光刻后和蝕刻后分別要對通孔進行測量。光刻后在掩膜層中形成的通孔的大小通過ADI (After Develop inspection) CD (CriticalDimension)表征，蝕刻后在介質(zhì)層中形成的通孔的大小通過AEI (After ETCHinspection) CD表征。隨著工藝節(jié)點的下降，通孔的尺寸也越來越小，為了實現(xiàn)AEI CD的減小，在現(xiàn)有技術(shù)中利用減小ADI CD 的辦法。例如通過調(diào)整刻蝕之前的掩膜圖形的結(jié)構(gòu)。例如在名稱“通孔刻蝕方法及通孔掩膜”申請?zhí)枴?00710040254. 6”的中國專利申請中提供了一種通孔刻蝕方法，該方法是通過在固有通孔掩膜基礎(chǔ)上增加一輔助掩膜， 以減小固有條件下通孔掩膜的圖形尺寸，從而利用所述掩膜減小形成的介質(zhì)層中通孔的尺寸。但是減小掩膜圖形中通孔尺寸的方法不但操作復雜，而且容易受到制造工藝的限制，使得ADI⑶的減小非常有限。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是減小刻蝕后通孔的特征尺寸。為了解決上述問題，本發(fā)明提供了一種通孔形成方法，包括提供刻蝕腔室和晶片，在刻蝕腔室中包括用于放置晶片的靜電卡盤，所述靜電卡盤上具有吸附電極，當向所述吸附電極施加電壓，則吸附電極產(chǎn)生將晶片向靜電卡盤方向吸附的力，所述晶片包括介質(zhì)層和位于介質(zhì)層上的掩膜圖形；預先測量利用所述刻蝕腔室刻蝕，在介質(zhì)層中形成第一目標尺寸通孔所需要的吸附電極電壓；根據(jù)第二目標尺寸相對于第一目標尺寸的變化量、形成第一目標尺寸通孔所需要的吸附電極電壓，以及所述目標尺寸變化量和所述吸附電極電壓變化量之間的函數(shù)關(guān)系， 得到形成第二目標尺寸通孔所需的吸附電極電壓；在所述第二目標尺寸通孔所需的吸附電極電壓下，利用所述刻蝕腔室刻蝕，在介質(zhì)層中形成第二目標尺寸的通孔。優(yōu)選的，所述刻蝕為等離子體刻蝕。優(yōu)選的，所述目標尺寸變化量小于等于10納米，所述第二目標尺寸通孔所需的吸附電極電壓為5V至20V。優(yōu)選的，刻蝕形成第二目標尺寸和第一目標尺寸通孔時，除吸附電極的電壓之外
3的刻蝕參數(shù)及掩膜圖形完全相同。優(yōu)選的，所述目標尺寸變化量和所述吸附電極電壓變化量之間的函數(shù)關(guān)系為所述目標尺寸的變化量=-mX所述吸附電極電壓變化量，m為正數(shù)。優(yōu)選的，所述m等于0. 2至0. 6，所述目標尺寸變化量單位為納米，所述吸附電極電壓變化量單位為伏特。優(yōu)選的，所述靜電卡盤為圓形，所述吸附電極包括至少三條沿靜電卡盤的直徑方向分布的條帶狀電極，且依次呈相等的角。優(yōu)選的，所述靜電卡盤為圓形，所述吸附電極包括至少三條經(jīng)過圓心的曲線狀電極。與現(xiàn)有技術(shù)相比，本發(fā)明主要具有以下優(yōu)點在現(xiàn)有技術(shù)中通常都是通過調(diào)整刻蝕之前形成的掩膜圖形的結(jié)構(gòu)，來調(diào)整刻蝕后形成的通孔的特征尺寸，但是這種調(diào)整非常有限，例如在將刻蝕后通孔的特征尺寸調(diào)整到一定的尺寸后就無法在繼續(xù)減小，而本發(fā)明通過調(diào)整吸附電極電壓來調(diào)整刻蝕形成的通孔的特征尺寸，這樣通過將吸附電極的電壓增大從而可以進一步的將通孔的特征尺寸減小， 從而使得通孔的特征尺寸可以進一步減小，并且工藝簡便容易操作。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖1為本發(fā)明的通孔形成方法流程圖；圖2為本發(fā)明的通孔形成方法所使用的刻蝕腔室的示意圖；圖3為本發(fā)明中的待刻蝕晶片結(jié)構(gòu)示意圖；圖4為刻蝕通孔的特征尺寸隨吸附電極電壓變化示意圖；圖5為本發(fā)明的通孔形成方法原理示意圖。
具體實施例方式由背景技術(shù)可知，隨著工藝節(jié)點的下降，通孔的尺寸也越來越小，為了實現(xiàn)AEI⑶ 的減小，在現(xiàn)有技術(shù)中利用減小ADI CD的辦法。例如現(xiàn)有的通過調(diào)整刻蝕之前形成的掩膜圖形的結(jié)構(gòu)，來調(diào)整刻蝕后形成的通孔的特征尺寸，但是這種調(diào)整非常有限，例如在將刻蝕后通孔的特征尺寸調(diào)整到一定的尺寸后就無法在繼續(xù)減小。本發(fā)明的發(fā)明人經(jīng)過大量的實驗研究，得到了一種通孔形成方法，包括預先測量利用所述刻蝕腔室刻蝕，在介質(zhì)層中形成第一目標尺寸通孔所需要的吸附電極電壓；根據(jù)第二目標尺寸相對于第一目標尺寸的變化量、形成第一目標尺寸通孔所需要的吸附電極電壓，以及所述目標尺寸變化量和所述吸附電極電壓變化量之間的函數(shù)關(guān)系，得到形成第二目標尺寸通孔所需的吸附電極電壓；在所述第二目標尺寸通孔所需的吸附電極電壓下，利用所述刻蝕腔室刻蝕，在介質(zhì)層中形成第二目標尺寸的通孔。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實現(xiàn)方式做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。其次，本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發(fā)明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。圖1為本發(fā)明的通孔形成方法流程圖。圖2為本發(fā)明的通孔形成方法所使用的刻蝕腔室的示意圖。下面結(jié)合圖1和圖2對本發(fā)明的通孔形成方法進行說明。本實施例中通孔形成方法包括步驟S10，提供刻蝕腔室和晶片，在刻蝕腔室中包括用于放置晶片的靜電卡盤，所述靜電卡盤上具有吸附電極，當向所述吸附電極施加電壓，則吸附電極產(chǎn)生將晶片向靜電卡盤方向吸附的力，所述晶片包括介質(zhì)層和位于介質(zhì)層上的掩膜圖形。請參考圖2，圖2給出一種刻蝕設(shè)備的刻蝕腔室示意圖。所述刻蝕腔室用于進行等離子體刻蝕，其為密封結(jié)構(gòu)，通過等離子體發(fā)生器(未圖示)等離子體化刻蝕氣體，將晶片 (未圖示)表面選定區(qū)域的圖形刻蝕去除。其中在刻蝕腔室100內(nèi)包括靜電卡盤(Electro Static Chuck, E-chuck) 110，所述靜電卡盤位于刻蝕腔室底部，所述靜電卡盤為圓形，在靜電卡盤上具有至少三條條帶狀的沿靜電卡盤直徑方向分布的電極線115，所述電極線115之間依次呈相等的角，例如三條呈60°角，所述電極線115構(gòu)成吸附電極，給吸附電極施加電壓，即給每條電極線115的兩端之間接交流電，則所述吸附電極可以產(chǎn)生力的作用，將晶片向靜電卡盤方向吸附，從而將晶片固定在靜電卡盤上。除上述之外，吸附電極還可以為能將晶片吸附在靜電卡盤上的其它結(jié)構(gòu)，例如所述吸附電極包括至少三條經(jīng)過圓心的曲線狀電極。在本實施例中，刻蝕腔室內(nèi)還可以包括位于刻蝕腔室100內(nèi)并位于靜電卡盤110 表面的覆蓋環(huán)(Cover Ring)(未圖示)，用于隔離等離子體，避免等離子體直接與靜電卡盤 110接觸，造成電流導通，使得靜電卡盤110被等離子體打壞。圖3為本發(fā)明中的待刻蝕晶片結(jié)構(gòu)示意圖。晶片200上可以具有介質(zhì)層210和位于介質(zhì)層上的掩膜圖形220，所述介質(zhì)層210的材料通常選自Si02或者摻雜的Si02，例如 USG (Undoped silicon glass，沒有摻雜的硅玻璃)、BPSG (Borophosphosilicate glass，摻雜硼磷的硅玻璃)、BSG(borosilicate glass，摻雜硼的硅玻璃)、PSG(Phosphosilitcate Glass，摻雜磷的硅玻璃)等。掩膜圖形220可以利用在介質(zhì)層上旋涂光刻膠層，然后進行光刻形成，用于為后續(xù)對介質(zhì)層210的刻蝕提供掩膜。步驟S20，預先測量利用所述刻蝕腔室刻蝕，在介質(zhì)層中形成第一目標尺寸通孔所需要的吸附電極電壓。其中第一目標尺寸是AEI，即刻蝕后尺寸。具體的，可以預先對一晶片進行刻蝕，在介質(zhì)層210中形成第一目標尺寸的通孔， 之后就可以知道第一目標尺寸的通孔所需要的吸附電極電壓。通常，所述吸附電極上加的電壓是由設(shè)備生產(chǎn)廠商規(guī)定的，其可以產(chǎn)生吸附晶片的力，例如電壓為5V的交流電。利用該刻蝕腔室進行等離子體刻蝕，可以具體包括刻蝕設(shè)備腔體壓力為10毫托至50毫托，頂部射頻功率為200W至500W，底部射頻功率為150W 至300W，C4F8流量為每分鐘10SCCM至50SCCM，CO流量為100SCCM至200SCCM，Ar流量為300SCCM至600SCCM，O2流量為10SCCM至50SCCM，刻蝕介質(zhì)層210直至形成通孔。其中，例如吸附電極電壓為2V的交流電，第一目標尺寸為61納米。上述測量第一目標尺寸和形成第一目標尺寸所需的吸附電極電壓目的是為后面刻蝕形成第二目標尺寸的通孔提供參考量。步驟S30，根據(jù)第二目標尺寸相對于第一目標尺寸的變化量、形成第一目標尺寸通孔所需要的吸附電極電壓，以及所述目標尺寸變化量和所述吸附電極電壓變化量之間的函數(shù)關(guān)系，得到形成第二目標尺寸通孔所需的吸附電極電壓。其中，第二目標尺寸是AEI，即刻蝕后尺寸。具體的，在刻蝕之前通常會設(shè)定待刻蝕形成的通孔尺寸。本發(fā)明的發(fā)明人在研究中得出，如圖4所示，在同一刻蝕條件下刻蝕時，隨著吸附電極電壓的增大，刻蝕形成的通孔的尺寸會變小，例如在吸附電極電壓由5V增加到20V，則通孔尺寸(相對吸附電極電壓下于5V的情況)減小值從Inm增加至7nm，也就是在電壓為5V至20V以內(nèi)，通孔會隨著電壓在10納米范圍內(nèi)變化。發(fā)明人認為這是由于吸附電極會產(chǎn)生一個向靜電卡盤方向吸附的力，隨著吸附電極上電壓的增大，該吸附力也會增大，在刻蝕的時候等離子體也會受到該吸附力作用，該吸附力越大，則等離子體的碰撞作用越大，即刻蝕作用越強，如圖5所示，從而使得掩膜圖形被損耗的越多，掩膜圖形受到刻蝕的作用會形成聚合物沉積在掩膜圖形的開口底部的側(cè)壁上，也就是掩膜圖形的側(cè)壁傾斜，使得掩膜圖形暴露的介質(zhì)層面積減小，從而在介質(zhì)層中形成的通孔的尺寸減小。因此發(fā)明人通過多次的試驗，例如在其它刻蝕條件不變的情況下，從5V以下逐漸增加吸附電極電壓進行刻蝕，并測量刻蝕后的通孔尺寸，得到如圖4所示的試驗數(shù)據(jù)。根據(jù)圖4所示的試驗數(shù)據(jù)，推到得到了目標尺寸的變化量和所述吸附電極電壓變化量之間的函數(shù)關(guān)系，具體的推到過程可以為取圖4中圖形上的兩個點橫坐標相減，縱坐標相減，從而就可以得到，之間的函數(shù)關(guān)系。所述目標尺寸的變化量=-mX所述吸附電極電壓，m為正數(shù)。具體的利用本實施例中的刻蝕參數(shù)，所述m等于0. 2至0. 6，也就是當吸附電極電壓增大5V，則目標尺寸減小約Inm至3nm，所述目標尺寸的變化量單位為納米，所述吸附電極電壓單位為伏特。當然，除此函數(shù)關(guān)系之外，本領(lǐng)域技術(shù)人員也可以根據(jù)其刻蝕參數(shù)及刻蝕工藝，根據(jù)試驗得到于此不同的函數(shù)關(guān)系，但是利用該函數(shù)關(guān)系進行刻蝕CD的調(diào)整是本發(fā)明的關(guān)鍵所在，因此于此相關(guān)的方案都在本發(fā)明的保護范圍。發(fā)明人經(jīng)過大量實驗研究后認為，參看表一和表二所示的試驗數(shù)據(jù)，可以通過調(diào)整吸附電極電壓的大小，該對刻蝕形成的通孔的尺寸進行微調(diào)，具體的在10納米范圍內(nèi)效果較好。表一采用2V吸附電極電壓進行一次刻蝕后的晶片上的通孔尺寸測試數(shù)據(jù)。表二為采用17V吸附電極電壓進行一次刻蝕后的晶片上通孔尺寸測試數(shù)據(jù)。表一
權(quán)利要求
1.一種通孔形成方法，包括提供刻蝕腔室和晶片，在刻蝕腔室中包括用于放置晶片的靜電卡盤，所述靜電卡盤上具有吸附電極，當向所述吸附電極施加電壓，則吸附電極產(chǎn)生將晶片向靜電卡盤方向吸附的力，所述晶片包括介質(zhì)層和位于介質(zhì)層上的掩膜圖形；預先測量利用所述刻蝕腔室刻蝕，在介質(zhì)層中形成第一目標尺寸通孔所需要的吸附電極電壓；其特征在于，還包括步驟根據(jù)第二目標尺寸相對于第一目標尺寸的變化量、形成第一目標尺寸通孔所需要的吸附電極電壓，以及所述目標尺寸變化量和所述吸附電極電壓變化量之間的函數(shù)關(guān)系，得到形成第二目標尺寸通孔所需的吸附電極電壓；在所述第二目標尺寸通孔所需的吸附電極電壓下，利用所述刻蝕腔室刻蝕，在介質(zhì)層中形成第二目標尺寸的通孔。
2.根據(jù)權(quán)利要求1所述的通孔形成方法，其特征在于，所述刻蝕為等離子體刻蝕。
3.根據(jù)權(quán)利要求2所述的通孔形成方法，其特征在于，所述目標尺寸變化量小于等于 10納米，所述第二目標尺寸通孔所需的吸附電極電壓為5V至20V。
4.根據(jù)權(quán)利要求2所述的通孔形成方法，其特征在于，刻蝕形成第二目標尺寸和第一目標尺寸通孔時，除吸附電極的電壓之外的刻蝕參數(shù)及掩膜圖形完全相同。
5.根據(jù)權(quán)利要求4所述的通孔形成方法，其特征在于，所述目標尺寸變化量和所述吸附電極電壓變化量的之間的函數(shù)關(guān)系為所述目標尺寸的變化量=-mX所述吸附電極電壓變化量，m為正數(shù)。
6.根據(jù)權(quán)利要求5所述的通孔形成方法，其特征在于，所述m等于0.2至0. 6，所述目標尺寸變化量單位為納米，所述吸附電極電壓變化量單位為伏特。
7.根據(jù)權(quán)利要求1所述的通孔形成方法，其特征在于，所述靜電卡盤為圓形，所述吸附電極包括至少三條沿靜電卡盤的直徑方向分布的條帶狀電極，且依次呈相等的角。
8.根據(jù)權(quán)利要求1所述的通孔形成方法，其特征在于，所述靜電卡盤為圓形，所述吸附電極包括至少三條經(jīng)過圓心的曲線狀電極。
全文摘要
本發(fā)明提供了一種通孔形成方法，包括預先測量利用所述刻蝕腔室刻蝕，在介質(zhì)層中形成第一目標尺寸通孔所需要的吸附電極電壓；根據(jù)第二目標尺寸相對于第一目標尺寸的變化量、形成第一目標尺寸通孔所需要的吸附電極電壓，以及所述目標尺寸變化量和所述吸附電極電壓變化量之間的函數(shù)關(guān)系，得到形成第二目標尺寸通孔所需的吸附電極電壓；在所述第二目標尺寸通孔所需的吸附電極電壓下，利用所述刻蝕腔室刻蝕，在介質(zhì)層中形成第二目標尺寸的通孔。本發(fā)明減小了刻蝕后通孔的特征尺寸。
文檔編號H01L21/768GK102214599SQ20101014420
公開日2011年10月12日 申請日期2010年4月2日 優(yōu)先權(quán)日2010年4月2日
發(fā)明者周俊卿, 孫武, 張海洋 申請人:中芯國際集成電路制造(上海)有限公司