專利名稱：靜電放電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別涉及靜電放電保護(hù)電路。
背景技術(shù)：
如今，隨著集成電路制造技術(shù)的發(fā)展，CMOS集成電路的特征尺寸越來越小。然而， 隨之而來的，集成電路對于靜電放電(ESD，Electrostatic Discharge)的保護(hù)能力也越來越弱，即隨著器件特征尺寸的縮小，器件承受靜電電壓的能力也在下降。并且，由于集成電路所處的工作環(huán)境中的靜電并不會因為集成電路尺寸的縮小而有任何改變，因此，與大尺寸集成電路相比，現(xiàn)今采用深亞微米制造工藝制造的集成電路更容易受到靜電放電的影響而損壞。集成電路組件中首先遭遇靜電放電的通常為直接耦接至集成電路芯片的焊墊或端子的輸入/輸出電路。因而，靜電放電保護(hù)電路通常也與輸入/輸出電路相連。目前，可控硅整流器(SCR，Silicon Controlled Rectifier)由于具有良好的靜電放電保護(hù)特性以及相對較小的器件面積而被廣泛應(yīng)用于集成電路的靜電放電保護(hù)電路上。通常都是通過設(shè)計器件結(jié)構(gòu)來生成寄生的可控硅整流器來提供靜電放電保護(hù)。在例如申請?zhí)枮?00610108738. 5的中國專利申請中就提及了一種寄生可控硅整流器的電路。參照圖1所示，所述寄生可控硅整流器110包括，連接到集成電路的第一電極 116，所述第一電極116和第一接地端(未標(biāo)示)之間的寄生PNP管112，所述寄生PNP管 112和第一接地端之間的寄生電阻120，所述第一電極116和第二接地端(未標(biāo)示)之間的寄生NPN管114，以及所述寄生NPN管114和第一電極116之間的寄生電阻118。但是在實際中發(fā)現(xiàn)上述電路在正常情況(無靜電放電發(fā)生)時，相對于被保護(hù)集成電路來說具有電容性負(fù)載，所述電容負(fù)載能夠衰減被保護(hù)集成電路的輸入和輸出信號以及性能，特別是應(yīng)用于高頻時對被保護(hù)集成電路的開關(guān)速度影響更大，因此需要一種靜電放電保護(hù)電路，能夠降低在正常工作情況下對被保護(hù)集成電路的電容負(fù)載

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種靜電放電保護(hù)電路，能夠降低在正常工作情況下對被保護(hù)集成電路的電容負(fù)載。為解決上述問題，本發(fā)明提供一種靜電放電保護(hù)電路，包括第一電源端、第二電源端和焊墊端，所述第一電源端和焊墊端之間串聯(lián)至少兩個二極管，所述第二電源端和焊墊端之間串聯(lián)至少一個二極管。可選地，所述第一電源端電壓高于第二電源端電壓，所述第一電源端與相鄰的二極管的陰極相連，所述第二電源端與相鄰的二極管的陽極相連?？蛇x地，所述第一電源端電壓低于所述第二電源端電壓，所述第一電源端與一個二極管的陽極相連，所述第二電源端與一個二極管的陰極相連?？蛇x地，所述第一電源端和焊墊端之間串聯(lián)的二極管數(shù)目為2 4，第二電源端和焊墊端之間串聯(lián)的二極管數(shù)目為1 4。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點提供一種靜電放電保護(hù)電路，所述靜電放電保護(hù)電路在第一電源端和焊墊端之間串聯(lián)至少兩個二極管。由于串聯(lián)的二極管串的電容值比單個二極管的電容值小，從而在無靜電放電發(fā)生時，對被保護(hù)集成電路的電容負(fù)載大大降低，改善了被保護(hù)集成電路高頻時的開關(guān)特性。


圖1是現(xiàn)有技術(shù)的靜電放電保護(hù)器件結(jié)構(gòu)示意圖。圖2是本發(fā)明第一實施例的靜電放電保護(hù)電路示意圖。圖3是圖2所示電路的結(jié)構(gòu)示意圖。圖4是本發(fā)明第二實施例的靜電放電保護(hù)電路示意圖。圖5是圖4所示電路的結(jié)構(gòu)示意圖。圖6是本發(fā)明第三實施例的靜電放電保護(hù)電路示意圖。圖7是圖6所示電路的結(jié)構(gòu)示意圖。
具體實施例方式發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術(shù)的可控硅整流器靜電放電保護(hù)電路的內(nèi)部具有較大寄生電容，不適合于保護(hù)高頻應(yīng)用的集成電路，發(fā)明人提供具有串聯(lián)的二極管的靜電放電保護(hù)電路，降低了靜電放電保護(hù)電路的電容值，減小了無靜電放電時對于被保護(hù)集成電路的電容性負(fù)載。本發(fā)明提供的靜電放電保護(hù)電路包括第一電源端、第二電源端和焊墊端，所述第一電源端和焊墊端之間串聯(lián)至少兩個二極管，所述第二電源端和焊墊端之間串聯(lián)至少一個二極管。在實際中，所述第一電源端電壓可以高于第二電源端電壓，或者第一電源端電壓低于第二電源端電壓。當(dāng)所述第一電源端電壓高于第二電源端電壓時，所述第一電源端與相鄰的二極管的陰極相連，所述第二電源端與相鄰的二極管的陽極相連；當(dāng)所述第一電源端電壓低于所述第二電源端電壓時，所述第一電源端與相鄰的二極管的陽極相連，所述第二電源端與相鄰的二極管的陰極相連。假設(shè)第一電源端與焊墊端之間的電容值為Cl，第二電源端與焊墊端之間的電容值為C2，靜電放電保護(hù)電路對被保護(hù)集成電路的電容性負(fù)載值C = C1+C2。發(fā)明人發(fā)現(xiàn)，第一電源端與焊墊端之間串聯(lián)的二極管的數(shù)目越多，第一電源端與焊墊端之間的電容值Cl越小；同時第二電源端與焊墊端之間也可以串聯(lián)二極管，并且串聯(lián)的二極管數(shù)目越多，第二電源端與焊墊端之間的電容值C2也越小。所述靜電放電保護(hù)電路的電容性負(fù)載C也越小。因此，從減小電容性負(fù)載值的角度考慮，所述第一電源端和焊墊端之間串聯(lián)的二極管數(shù)目為2 個以上，第二電源端和焊墊端之間串聯(lián)的二極管數(shù)目為1個以上，因此，所述第一電源端與焊墊端之間、第二電源端與焊墊端之間串聯(lián)的二極管的總的數(shù)目應(yīng)該大于等于3。同時發(fā)明人還發(fā)現(xiàn)，所述第一電源端與焊墊端之間、第二電源端與焊墊端之間串聯(lián)的二極管的總的數(shù)目大于8時，靜電放電保護(hù)電路相對于被保護(hù)集成電路的達(dá)林頓效應(yīng)增強(qiáng)。電阻性負(fù)載增大，將會導(dǎo)致被保護(hù)集成電路的漏電流增大，開關(guān)速度下降。因此所述第一電源端與焊墊端之間、第二電源端與焊墊端之間串聯(lián)的二極管的數(shù)目總數(shù)應(yīng)該小于等于8。較為優(yōu)選地，所述第一電源端和焊墊端之間串聯(lián)的二極管數(shù)目優(yōu)選為2 4，第二電源端和焊墊端之間串聯(lián)的二極管數(shù)目優(yōu)選為1 4。下面將結(jié)合具體的實施例對所述發(fā)明的電路進(jìn)行具體的說明。第一實施例請參考圖2，圖2是本發(fā)明第一實施例的靜電放電保護(hù)電路示意圖。所述靜電放電保護(hù)電路包括第一電源端Vdd、第二電源端Vss以及焊墊端I^d。所述第一電源端Vdd所接電壓高于第二電源端Vss的電壓。所述第一電源端Vdd通常作為被保護(hù)集成電路的工作電源。所述第二電源端Vss通常作為被保護(hù)集成電路的接地端。所述焊墊端Pad作為被保護(hù)集成電路的輸入輸出端。作為一個實施例，所述第一電源端Vdd與焊墊端Pad之間串聯(lián)兩個二極管，分別是第一二極管Dl、第二二極管D2 ；所述第二電源端Vss與焊墊端Pad之間串聯(lián)一個二極管，所述二極管是第三二極管D3。其中所述第一電源端Vdd與所述第二二極管D2的陰極相連，所述第二電源端Vss與所述第三二極管D3的陽極相連。根據(jù)實際情況，所述第一電源端Vdd 與焊墊端Pad之間以及第二電源端Vss與焊墊端Pad之間還可以包括更多的二極管，如果第一電源端Vdd與焊墊端Pad之間以及第二電源端Vss與焊墊端Pad之間串聯(lián)更多的二極管串，被保護(hù)集成電路的電容性負(fù)載值會下降更多，但是對被保護(hù)集成電路的電阻性負(fù)載值會增大。因此，通常所述第一電源端Vdd與焊墊端Pad之間串聯(lián)的二極管數(shù)目優(yōu)選為2 4個，所述第二電源端Vss與焊墊端Pad之間串聯(lián)的二極管數(shù)目優(yōu)選為1 4個。本領(lǐng)域相關(guān)技術(shù)人員可以根據(jù)實際進(jìn)行選擇，在此不做一一列舉。下面將對所述的靜電放電保護(hù)電路的結(jié)構(gòu)進(jìn)行說明。請參考圖3，圖3是圖2所示電路的結(jié)構(gòu)示意圖。所述靜電放電保護(hù)電路形成于半導(dǎo)體襯底300內(nèi)。所述半導(dǎo)體襯底 300具有P型導(dǎo)電類型或者N型導(dǎo)電類型。作為一個實施例，所述半導(dǎo)體襯底300具有P型導(dǎo)電類型。所述半導(dǎo)體襯底300內(nèi)包括兩個以上的第一摻雜阱301。所述第一摻雜阱301包括第一重?fù)诫s區(qū)302和第二重?fù)诫s區(qū)303，所述第一重?fù)诫s區(qū)302與第二重?fù)诫s區(qū)303相互隔離。本實施例中，所述第一摻雜阱301具有N型導(dǎo)電類型，所述第一重?fù)诫s區(qū)302具有P 型導(dǎo)電類型，所述第二重?fù)诫s區(qū)303具有N型導(dǎo)電類型。所述第一摻雜阱301依次排列，且所述第一摻雜阱301之間具有隔離結(jié)構(gòu)308，因而各第一摻雜阱301為獨立器件。相鄰兩個第一摻雜阱301的連接方式為一個第一摻雜阱301的第一重?fù)诫s區(qū)302與另一個第一摻雜阱301的第二重?fù)诫s區(qū)303通過外接導(dǎo)線連通。采用上述結(jié)構(gòu)，相比在一個摻雜阱中形成多個第一重?fù)诫s區(qū)以及多個第二重?fù)诫s區(qū)的方式，具有更低的寄生電容。本實施例中，參見圖3，所述半導(dǎo)體襯底300包括兩個第一摻雜阱301，所述第一摻雜阱301位于焊墊端Pad和第一電源端Vdd之間。與第一電源端Vdd相鄰的第一摻雜阱 301的第一重?fù)诫s區(qū)303與第一電源端Vdd相連，與焊墊端Pad相鄰的第一摻雜阱301的第一重?fù)诫s區(qū)302與焊墊端Pad相連，一個第一摻雜阱301的第二重?fù)诫s區(qū)303與相鄰的第一摻雜阱301的第一重?fù)诫s區(qū)302通過外接導(dǎo)線相連。此即對應(yīng)于圖2，與焊墊端Pad相鄰的第一摻雜阱301對應(yīng)于第一二極管D1，與第一電源端Vdd相鄰的第一摻雜阱301對應(yīng)于第二二極管D2，由于所述兩個第一摻雜阱301相互隔離，所述第一二極管Dl與第二二極管 D2相互獨立。相鄰的二極管連接方式為，一個二極管的陰極與另一個二極管的陽極通過導(dǎo)線連接。所述半導(dǎo)體襯底300還包括一個以上的第二摻雜阱304。所述第二摻雜阱304包括第三重?fù)诫s區(qū)305和第四重?fù)诫s區(qū)306，所述第三重?fù)诫s區(qū)305與第四重?fù)诫s區(qū)306相互隔離。本實施例中，所述半導(dǎo)體襯底300包括一個第二摻雜阱304，所述第二摻雜阱304具有P型導(dǎo)電類型，所述第三重?fù)诫s區(qū)305具有P型導(dǎo)電類型，所述第四重?fù)诫s區(qū)306具有N 型導(dǎo)電類型，且第四重?fù)诫s區(qū)306鄰近第一摻雜阱301。所述第二摻雜阱304與第一摻雜阱 301之間具有隔離結(jié)構(gòu)307。其中第一電源端Vdd與第三重?fù)诫s區(qū)305相連，焊墊端Pad與第四重?fù)诫s區(qū)306相連。所述第二摻雜阱304與其內(nèi)部的第四重?fù)诫s區(qū)306共同構(gòu)成二極管。本實施例雖以一個第二摻雜阱304為例，但當(dāng)?shù)诙诫s阱304的個數(shù)為兩個以上時，可以參考第一摻雜阱301的排列結(jié)構(gòu)。需要說明的是，所述第一電源端Vdd與焊墊端Pad之間的二極管結(jié)構(gòu)以及第二電源端Vss與焊墊端I^ad之間的二極管結(jié)構(gòu)可以由P型摻雜阱與其內(nèi)部的N型重?fù)诫s區(qū)構(gòu)成， 也可以由N型摻雜阱與其內(nèi)部的P型摻雜阱構(gòu)成，也可以由P型摻雜阱與N型摻雜阱構(gòu)成， 在此不做一一列舉，本領(lǐng)域技術(shù)人員可以根據(jù)需要進(jìn)行設(shè)置。上述結(jié)構(gòu)的靜電放電保護(hù)電路的工作原理包括當(dāng)被保護(hù)集成電路無靜電放電發(fā)生時，焊墊端I^d電壓通常小于第一電源端Vdd的電壓，并且大于第二電源端Vss的電壓， 靜電放電保護(hù)電路中的各個二極管承受反向電壓而關(guān)斷。當(dāng)被保護(hù)集成電路發(fā)生正向靜電放電時，焊墊端I^d電壓高于第一電源端電壓，此時，第一二極管Dl和第二二極管D2依次導(dǎo)通，將靜電放電電流經(jīng)過第一電源端Vdd引導(dǎo)至接地端，避免被保集成電路受到正向靜電放電電流的破壞。當(dāng)被保護(hù)集成電路發(fā)生反向靜電放電時，焊墊端Pad電壓小于第二電源端Vss的電壓，此時，所述第三二極管D3導(dǎo)通，將靜電放電電流經(jīng)過第二電源端Vss引導(dǎo)至接地端，避免被保集成電路受到正向靜電放電電流的破壞。本實施例是以第一電源端Vdd與焊墊端Pad之間串聯(lián)兩個二極管，第二電源端Vss 與焊墊端Pad之間串聯(lián)一個二極管作為靜電放電保護(hù)電路的。假設(shè)第一二極管Dl的電容值為C1，第二二極管D2的電容值C2，第三二極管D3的電容值為C3，則對于被保護(hù)集成電路的電容性負(fù)載值C= 1/(1/^+1/^+03.本領(lǐng)域相關(guān)技術(shù)人員可以將各個二極管的電容值進(jìn)行設(shè)置，從而使得所述電容值C達(dá)到0. IpF以下，與現(xiàn)有的可控硅靜電放電保護(hù)電路電容值相比，大大降低。本領(lǐng)域相關(guān)技術(shù)人員可以在所述第一電源端Vdd與焊墊端Pad之間和第二電源端Vss之間可以串聯(lián)更多的二極管，以便于將電容性負(fù)載值進(jìn)一步降低。更進(jìn)一步地，本發(fā)明提供的二極管串的每個二極管之間相互獨立，每個二極管與另一個二極管串聯(lián)依靠的是外部導(dǎo)線，進(jìn)一步降低了二極管串的電容值。第二實施例請參考圖4，圖4是本發(fā)明第二實施例的靜電放電保護(hù)電路意圖。所述靜電放電保護(hù)電路包括第一電源端Vss、第二電源端Vdd以及焊墊端I^d。所述第一電源端Vss的電壓低于第二電源端Vdd的電壓。所述第一電源端Vss通常作為被保護(hù)集成電路的接地端。所述第二電源端Vdd通常作為被保護(hù)集成電路的工作電源。所述焊墊端Pad作為被保護(hù)集成電路的輸入輸出端。
6
作為一個實施例，所述第一電源端Vss與焊墊端Pad之間串聯(lián)兩個二極管，分別是第一二極管Dl、第二二極管D2 ；所述第二電源端Vdd與焊墊端Pad之間串聯(lián)一個二極管，所述二極管是第三二極管D3。其中所述第一電源端Vss與所述第一二極管Dl的陽極相連，所述第二電源端Vdd與所述第三二極管D3的陰極相連。根據(jù)實際情況，所述第一電源端Vss 與焊墊端Pad之間以及所述第二電源端Vdd與焊墊端Pad之間還可以串聯(lián)更多的二極管。 本領(lǐng)域相關(guān)技術(shù)人員可以根據(jù)實際進(jìn)行選擇，再此不做一一列舉。下面將對本發(fā)明所述的靜電放電保護(hù)電路的結(jié)構(gòu)進(jìn)行說明。請參考圖5，圖5是圖 4所示電路的結(jié)構(gòu)示意圖。所述靜電放電保護(hù)電路形成于半導(dǎo)體襯底500內(nèi)。所述半導(dǎo)體襯底500具有P型導(dǎo)電類型或者N型導(dǎo)電類型。作為一個實施例，所述半導(dǎo)體襯底500具有P型導(dǎo)電類型。所述半導(dǎo)體襯底500包括兩個以上的第一摻雜阱501。所述第一摻雜阱 501內(nèi)包括第二摻雜阱502，所述第二摻雜阱502內(nèi)包括第一重?fù)诫s區(qū)503、第二重?fù)诫s區(qū) 504，所述第一重?fù)诫s區(qū)503與第二重?fù)诫s區(qū)504相互隔離。本實施例中，所述半導(dǎo)體襯底500包括兩個第一摻雜阱501。所述第一摻雜阱501 位于第一電源端Vss和焊墊端Pad之間。所述第一摻雜阱501具有N型導(dǎo)電類型，所述第二摻雜阱502具有P型導(dǎo)電類型，所述第一重?fù)诫s區(qū)503具有P型導(dǎo)電類型，所述第二重?fù)诫s區(qū)504具有N型導(dǎo)電類型。所述第一摻雜阱501作為第二摻雜阱502之間的隔離阱。其中所述第一電源端Vss與相鄰的第二摻雜阱502內(nèi)的第一重?fù)诫s區(qū)503相連，所述焊墊端 Pad與相鄰的第二摻雜阱502內(nèi)的第二重?fù)诫s區(qū)504相連，一個第二摻雜阱502內(nèi)的第二重?fù)诫s區(qū)504與相鄰的第二摻雜阱502內(nèi)的第一重?fù)诫s區(qū)503相連。此即對應(yīng)于圖4，與第一電源端Vss相鄰的第一摻雜阱501對應(yīng)于第一二極管D1，與焊墊端Pad相鄰的第一摻雜阱 501對應(yīng)于第二二極管D2，由于所述兩個第二摻雜阱502相互隔離，所述第一二極管Dl與第二二極管D2相互獨立。相鄰的二極管連接方式為，一個二極管的陰極與另一個二極管的陽極通過導(dǎo)線連接。所述半導(dǎo)體襯底500還包括一個以上的第三摻雜阱505。所述第三摻雜阱505包括第三重?fù)诫s區(qū)506和第四重?fù)诫s區(qū)507，所述第三重?fù)诫s區(qū)506與第四重?fù)诫s區(qū)507相互隔離。本實施例中，所述半導(dǎo)體襯底500包括一個第三摻雜阱505，所述第三摻雜阱505 具有N型導(dǎo)電類型，所述第三重?fù)诫s區(qū)506具有P型導(dǎo)電類型且鄰近第一摻雜阱501，所述第四重?fù)诫s區(qū)507具有N型導(dǎo)電類型。其中所述焊墊端Pad與相鄰的第三摻雜阱505內(nèi)的第三重?fù)诫s區(qū)506相連，所述第二電源端Vdd與相鄰的第二摻雜阱505內(nèi)的第四重?fù)诫s區(qū) 507相連。所述第二摻雜阱505與其內(nèi)部的第三重?fù)诫s區(qū)506共同構(gòu)成二極管。需要說明的是，所述第一電源端Vdd與焊墊端Pad之間的二極管結(jié)構(gòu)以及第二電源端Vss與焊墊端Pad之間的二極管結(jié)構(gòu)還可以由位于P型摻雜阱與其內(nèi)部的N型重?fù)诫s區(qū)構(gòu)成或者P摻雜阱與N型摻雜阱構(gòu)成。在此不做一一列舉，本領(lǐng)域技術(shù)人員可以根據(jù)需要進(jìn)行設(shè)置。第三實施例請參考圖6，圖6是本發(fā)明第三實施例的靜電放電保護(hù)電路示意圖。所述電路包括第一電源端Vss、第二電源端Vdd以及焊墊端I^d。所述第一電源端Vss通常作為被保護(hù)集成電路的接地端。所述第二電源端Vdd通常作為被保護(hù)集成電路的工作電源。所述焊墊端 Pad作為被保護(hù)集成電路的輸入輸出端。
作為一個實施例，所述第一電源端Vss與焊墊端Pad之間串聯(lián)兩個二極管，分別是第一二極管Dl、第二二極管D2 ；所述第二電源端Vdd與焊墊端Pad之間串聯(lián)兩個二極管，所述二極管是第三二極管D3、第四二極管D4。其中所述第一電源端Vss與所述第一二極管Dl 的陽極相連，所述第二電源端Vdd與所述第四二極管D4的陰極相連。根據(jù)實際情況，所述第一電源端Vss與焊墊端Pad之間以及所述第二電源端Vdd與焊墊端Pad之間還可以串聯(lián)更多的二極管。本領(lǐng)域相關(guān)技術(shù)人員可以根據(jù)實際進(jìn)行選擇，再此不做一一列舉。下面將對本發(fā)明所述的靜電放電保護(hù)電路的結(jié)構(gòu)進(jìn)行說明。請參考圖7，圖7是圖 6所示電路的結(jié)構(gòu)示意圖。所述靜電放電保護(hù)電路形成于半導(dǎo)體襯底700內(nèi)。所述半導(dǎo)體襯底700具有P型導(dǎo)電類型或者N型導(dǎo)電類型。作為一個實施例，所述半導(dǎo)體襯底700具有P型導(dǎo)電類型。所述半導(dǎo)體襯底700包括兩個以上的第一摻雜阱701。所述第一摻雜阱 701內(nèi)包括第二摻雜阱702，所述第二摻雜阱702內(nèi)包括相互隔離的第一重?fù)诫s區(qū)703、第二重?fù)诫s區(qū)704。本實施例中，所述半導(dǎo)體襯底700包括兩個第一摻雜阱701，所述第一摻雜阱701位于第一電源端Vss和焊墊端Pad之間。所述第一摻雜阱701具有N型導(dǎo)電類型， 所述第二摻雜阱702具有P型導(dǎo)電類型，所述第一重?fù)诫s區(qū)703具有P型導(dǎo)電類型，所述第二重?fù)诫s區(qū)704具有N型導(dǎo)電類型。所述第一摻雜阱701作為第二摻雜阱702之間的隔離阱。其中所述第一電源端Vss與相鄰的第二摻雜阱702內(nèi)的第一重?fù)诫s區(qū)703相連，所述焊墊端Pad與相鄰的第二摻雜阱702內(nèi)的第二重?fù)诫s區(qū)704相連，一個第二摻雜阱702內(nèi)的第二重?fù)诫s區(qū)704與相鄰的的第二摻雜阱702內(nèi)的第一重?fù)诫s區(qū)503相連。此即對應(yīng)于圖6，與第一電源端Vss相鄰的第一摻雜阱702對應(yīng)于第一二極管Dl，與焊墊端Pad相鄰的第一摻雜阱702對應(yīng)于第二二極管D2，由于所述兩個第二摻雜阱702相互隔離，所述第一二極管Dl與第二二極管D2相互獨立。相鄰的二極管連接方式為，一個二極管的陰極與另一個二極管的陽極通過導(dǎo)線連接。所述半導(dǎo)體襯底700還包括兩個第二摻雜阱705。所述第二摻雜阱705之間相互隔離。所述第二摻雜阱705具有N型導(dǎo)電類型，所述第三重?fù)诫s區(qū)706具有P型導(dǎo)電類型， 所述第四重?fù)诫s區(qū)707具有N型導(dǎo)電類型。其中所述焊墊端Pad與相鄰的第二摻雜阱705 內(nèi)的第三重?fù)诫s區(qū)706相連，所述第二電源端Vdd與相鄰的第二摻雜阱705內(nèi)的第四重?fù)诫s區(qū)707相連。此即對應(yīng)于圖6，與焊墊端Pad相鄰的第二摻雜阱705對應(yīng)于第三二極管 D3，與第二電源端Vdd相鄰的第二摻雜阱705對應(yīng)于第四二極管D4，由于所述兩個第二摻雜阱705相互隔離，所述第三二極管D3與第四二極管D4相互獨立。相鄰的二極管連接方式為，一個二極管的陰極與另一個二極管的陽極通過導(dǎo)線連接。綜上，本發(fā)明提供的靜電放電保護(hù)電路采用串聯(lián)的二極管，減小了對于被保護(hù)集成電路輸入/輸出的電容負(fù)載，改善了所述靜電放電保護(hù)器件在高頻的性能。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種靜電放電保護(hù)電路，其特征在于，包括第一電源端、第二電源端和焊墊端，所述第一電源端和焊墊端之間串聯(lián)至少兩個二極管，所述第二電源端和焊墊端之間串聯(lián)至少一個二極管。
2.如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，所述第一電源端電壓高于第二電源端電壓，所述第一電源端與相鄰的二極管的陰極相連，所述第二電源端與相鄰的二極管的陽極相連。
3.如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，所述第一電源端電壓低于所述第二電源端電壓，所述第一電源端與一個二極管的陽極相連，所述第二電源端與一個二極管的陰極相連。
4.如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，所述第一電源端和焊墊端之間串聯(lián)的二極管數(shù)目為2 4，第二電源端和焊墊端之間串聯(lián)的二極管數(shù)目為1 4。
全文摘要
一種靜電放電保護(hù)電路，包括第一電源端、第二電源端和焊墊端，所述第一電源端和焊墊端之間串聯(lián)至少兩個二極管，所述第二電源端和焊墊端之間串聯(lián)至少一個二極管。所述電路減小了靜電放電保護(hù)電路的寄生電容的電容值，改善了被保護(hù)集成電路的高頻特性。
文檔編號H01L23/60GK102214915SQ20101014426
公開日2011年10月12日 申請日期2010年4月2日 優(yōu)先權(quán)日2010年4月2日
發(fā)明者俞大立, 劉志綱, 劉晶 申請人:中芯國際集成電路制造(上海)有限公司