專利名稱：Mos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體的，本發(fā)明涉及MOS晶體管的制作方法。
背景技術(shù)：
集成電路即IC技術(shù)的不斷進(jìn)步，集成在同一芯片上的元器件數(shù)量已從最初的幾十幾百個進(jìn)化到現(xiàn)在的數(shù)以百萬計。目前IC的性能和復(fù)雜度遠(yuǎn)非當(dāng)初所能想象。為了滿足復(fù)雜度和電路密度的要求(即集成到確定區(qū)域內(nèi)的器件數(shù)量)，最小的特征尺寸，也就是公知的器件的“幾何線寬”隨著工藝技術(shù)的革新而越來越小。如今，MOS晶體管的最小線寬已經(jīng)小于65納米。隨著MOS晶體管最小線寬的不斷減小，諸如熱電子效應(yīng)等短溝道效應(yīng)日益凸顯， 成為影響MOS晶體管性能的重要因素。因此，為了減小所述短溝道效應(yīng)的影響，輕摻雜源區(qū)與輕摻雜漏區(qū)被引入到晶體管結(jié)構(gòu)中，相應(yīng)的，用于隔離重?fù)诫s源/漏區(qū)與柵極的間隙壁結(jié)構(gòu)同時被引入到晶體管中。申請?zhí)枮閁S6686232的美國專利文件即公開了一種MOS晶體管間隙壁結(jié)構(gòu)的形成方法，所述間隙壁結(jié)構(gòu)采用襯墊氧化層與間隙壁介電層的復(fù)合結(jié)構(gòu)。所述間隙壁介電層為等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)形成的氮化硅，所述氮化硅下方的襯墊氧化層作為干法刻蝕氮化硅的刻蝕停止層。然而，現(xiàn)有技術(shù)MOS晶體管制作方法在形成間隙壁介電層時，由于等離子體增強(qiáng)化學(xué)氣相淀積工藝的負(fù)載效應(yīng)(Pattern Loading Effect)，所述間隙壁介電層的厚度隨半導(dǎo)體襯底上的器件密度變化而有所偏差對于半導(dǎo)體襯底上器件密度較高的區(qū)域，所述間隙壁介電層的厚度較小，而器件密度較低的區(qū)域，所述間隙壁介電層的厚度較大；以250埃左右的間隙壁介電層為例，不同器件密度區(qū)域的厚度偏差可能超過40埃。所述間隙壁介電層的厚度偏差使得不同區(qū)域MOS晶體管的間隙壁厚度產(chǎn)生相應(yīng)偏差，而所述間隙壁的厚度偏差會影響MOS晶體管的有效溝道長度。對于MOS晶體管而言， 有效溝道長度是決定其閾值電壓與飽和源漏電流的重要因素，特別對于65納米以下溝道長度的MOS晶體管，其有效溝道長度很小，如果有效溝道長度再發(fā)生較大范圍的偏差，必然引起MOS晶體管器件性能的大幅偏差。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種MOS晶體管的制作方法，所述MOS晶體管的制作方法減小了半導(dǎo)體襯底上不同區(qū)域MOS晶體管的間隙壁的厚度偏差，提高了 MOS晶體管器件性能的一致性。為解決上述問題，本發(fā)明提供了一種MOS晶體管的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；在所述半導(dǎo)體襯底及柵極結(jié)構(gòu)上形成襯墊氧化層；在所述襯墊氧化層上形成間隙壁介電層；
3
對所述間隙壁介電層進(jìn)行等離子體處理；重復(fù)所述間隙壁介電層形成工藝與等離子體處理工藝至少1次，直至所述間隙壁介電層的累積厚度達(dá)到目標(biāo)厚度?？蛇x的，所述間隙壁介電層為氮化硅，采用等離子體增強(qiáng)化學(xué)氣相淀積方法形成所述氮化硅，其中，采用SiH4與NHJt為反應(yīng)氣體，SiH4與NH3的流量比為1 10至1 50 ； 反應(yīng)溫度設(shè)置為400至480攝氏度，反應(yīng)壓力設(shè)置為5至10托，反應(yīng)腔體的射頻功率設(shè)置為50至200瓦。可選的，對所述間隙壁介電層進(jìn)行等離子體處理包括，采用氦氣、氮氣或氬氣作為反應(yīng)氣體，氣體流量為5000至20000SCCm，反應(yīng)溫度設(shè)置為400至480攝氏度，反應(yīng)壓力設(shè)置為5至10托，反應(yīng)腔體的射頻功率設(shè)置為200至500瓦。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點1.采用形成間隙壁介電層-等離子體處理的處理方法，降低了半導(dǎo)體襯底上不同區(qū)域的MOS晶體管間隙壁的厚度偏差，從而提高了 MOS晶體管有效溝道長度的一致性。2.等離子體處理的反應(yīng)腔體與形成間隙壁介電層的反應(yīng)腔體為同一反應(yīng)腔體，不需要將所述半導(dǎo)體襯底從反應(yīng)腔體中取出，利于工藝集成。


圖1是本發(fā)明MOS晶體管制作方法一個實施例的流程示意圖；圖2至圖6是本發(fā)明MOS晶體管制作方法一個實施例的剖面結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)MOS晶體管制作方法在形成間隙壁介電層時， 由于等離子體增強(qiáng)化學(xué)氣相淀積的負(fù)載效應(yīng)，所述間隙壁介電層的厚度隨半導(dǎo)體襯底上的器件密度變化會有較大的工藝偏差，而所述間隙壁介電層的厚度偏差會影響MOS晶體管的有效溝道長度，進(jìn)而影響MOS晶體管閾值電壓和飽和源漏電流的一致性。本發(fā)明的發(fā)明人發(fā)現(xiàn)，在對于半導(dǎo)體襯底上的介電層進(jìn)行等離子體處理時，同樣會存在具有一定負(fù)載效應(yīng)的刻蝕效果。所述等離子體處理是利用氣體離子對半導(dǎo)體襯底上的介電層進(jìn)行物理轟擊，從而實現(xiàn)刻蝕介電層的處理方式。對于半導(dǎo)體襯底上不同區(qū)域的介電層，經(jīng)過所述等離子體處理后，介電層的刻蝕深度與其在半導(dǎo)體襯底上的位置有關(guān)，而且介電層的刻蝕深度與介電層淀積的厚度具有相同的趨勢。具體的說，對于半導(dǎo)體襯底上器件密度較高的區(qū)域，介電層被刻蝕的深度較小，而器件密度較低的區(qū)域，介電層被刻蝕的深度較大。因此，可以用所述同樣具有負(fù)載效應(yīng)的等離子體處理對半導(dǎo)體襯底上已淀積的間隙壁介電層的負(fù)載效應(yīng)進(jìn)行修正，就可以減小間隙壁介電層的不均勻分布，從而提高器件性能的一致性。
基于上述原理，發(fā)明人提供下述技術(shù)方案，對等離子體增強(qiáng)化學(xué)氣相淀積形成的間隙壁介電層進(jìn)行等離子體處理，并通過多次的形成間隙壁介電層-等離子體處理循環(huán)操作，實現(xiàn)間隙壁介電層的累積厚度達(dá)到目標(biāo)厚度，從而實現(xiàn)間隙壁的制作。圖1是本發(fā)明MOS晶體管制作方法一個實施例的流程示意圖，包括執(zhí)行步驟S102，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；執(zhí)行步驟S104，在所述半導(dǎo)體襯底及柵極結(jié)構(gòu)上形成襯墊氧化層；執(zhí)行步驟S106，在所述襯墊氧化層上形成間隙壁介電層；執(zhí)行步驟S108，對所述間隙壁介電層進(jìn)行等離子體處理。依據(jù)具體實施例中間隙壁介電層目標(biāo)厚度的不同，重復(fù)執(zhí)行步驟S106至S108至少一次，直至所述間隙壁介電層的累積厚度達(dá)到目標(biāo)厚度。以下結(jié)合附圖對本發(fā)明實施例的MOS晶體管的制作方法進(jìn)行詳細(xì)的說明。圖2至圖6是本發(fā)明MOS晶體管制作方法一個實施例的剖面結(jié)構(gòu)示意圖。如圖2所示，提供半導(dǎo)體襯底201，所述半導(dǎo)體襯底201上形成有柵極結(jié)構(gòu)。在本發(fā)明的一個實施例中，本發(fā)明用于形成MOS晶體管，所述柵極結(jié)構(gòu)包括柵介電層205與柵電極207，其中，所述柵介電層205為熱氧化形成的氧化硅層；所述柵電極207為多晶硅層。在本發(fā)明的另一實施例中，本發(fā)明用于形成快閃存儲器晶體管，相應(yīng)的，所述柵極結(jié)構(gòu)為堆疊的柵極結(jié)構(gòu)，自下而上依次包括柵介電層、浮柵、隔離浮柵與控制柵的柵間介電層以及控制柵。接著，對所述半導(dǎo)體襯底201進(jìn)行離子注入，在所述柵極結(jié)構(gòu)207兩側(cè)的半導(dǎo)體襯底201中形成輕摻雜源區(qū)211與輕摻雜漏區(qū)213。如圖3所示，在所述半導(dǎo)體襯底201及柵電極207上形成襯墊氧化層215。在具體實施例中，所述襯墊氧化層215是以臭氧以及四乙基硅甲烷(TEOS)作為反應(yīng)前驅(qū)物、采用次常壓化學(xué)氣相淀積(SACVD)或低壓化學(xué)氣相淀積(LPCVD)方式形成的；所述襯墊氧化層215的厚度為50至200埃，其可以作為干法刻蝕氮化硅的刻蝕停止層，并提高后續(xù)間隙壁介電層與半導(dǎo)體襯底201之間的應(yīng)力匹配。如圖4所示，在所述襯墊氧化層215上繼續(xù)形成間隙壁介電層217。在具體實施例中，所述間隙壁介電層為氮化硅、氧化硅或氮氧化硅。為了避免一次形成間隙壁介電層217產(chǎn)生的厚度偏差，所述間隙壁介電層217采用多次形成間隙壁介電層-等離子體處理循環(huán)的方式形成。在具體實施例中，每次形成間隙壁介電層-等離子體處理循環(huán)形成的間隙壁介電層217的厚度為10至30埃。對于所述間隙壁介電層217為氮化硅的情況，采用等離子體增強(qiáng)化學(xué)氣相淀積方法形成所述氮化硅，其中，采用SiH4與NH3作為反應(yīng)氣體，SiH4的流量為10至50sCCm，SiH4 與NH3的流量比為1 50至1 10，優(yōu)選的，SiH4的流量為10至50sccm，NH3的流量為500 至lOOOsccm ；反應(yīng)溫度設(shè)置為400至480攝氏度，反應(yīng)壓力設(shè)置為5至10托，反應(yīng)腔體的射頻功率設(shè)置為50至200瓦。在具體實施例中，每次形成間隙壁介電層217的反應(yīng)時間小于等于4分鐘。在形成所述間隙壁介電層217之后，繼續(xù)對所述間隙壁介電層217進(jìn)行等離子體處理，采用氦氣、氮氣或氬氣為反應(yīng)氣體，氣體流量為5000至20000sCCm，反應(yīng)溫度設(shè)置為 400至480攝氏度，反應(yīng)壓力設(shè)置為5至10托，反應(yīng)腔體的射頻功率設(shè)置為200至500瓦。
由于所述等離子體處理的反應(yīng)氣體為氮氣或惰性氣體，其化學(xué)性質(zhì)不活潑，其對間隙壁介電層217的刻蝕速率相對較慢，因此，所述等離子體處理的反應(yīng)時間也相對較長。 在具體實施例中，每次間隙壁介電層形成工藝與等離子體處理工藝的反應(yīng)時間比為1 2 至 1 5。由于所述間隙壁介電層217的等離子體處理與間隙壁介電層217的形成具有類似的負(fù)載效應(yīng)，即間隙壁介電層217會由于等離子體處理而被刻蝕，而且間隙壁介電層217的刻蝕深度與其在半導(dǎo)體襯底201上的位置有關(guān)對于半導(dǎo)體襯底201上器件密度較高區(qū)域中的間隙壁介電層217，其刻蝕深度要小于器件密度較低區(qū)域的間隙壁介電層217。這種間隙壁介電層217的不均勻刻蝕正好將間隙壁介電層217形成的不均勻性抵消，從而提高了整個半導(dǎo)體襯底201上間隙壁介電層217的均勻性。但是，所述等離子體處理會對間隙壁介電層217有一定的減薄，對于厚度為10埃的間隙壁介電層217，因等離子體處理而被刻蝕掉的厚度大致為1埃，所述減薄作用可以以增加形成間隙壁介電層-等離子體處理循環(huán)數(shù)量來彌補(bǔ)。對于所述形成間隙壁介電層-等離子體處理的一個循環(huán)過程，其形成的間隙壁介電層的厚度為10埃至30埃左右。因此，如果目標(biāo)厚度為300埃，那么需要經(jīng)過10至30個循環(huán)后，可以形成目標(biāo)厚度的間隙壁介電層，所述間隙壁介電層進(jìn)而可以用于形成間隙壁結(jié)構(gòu)。在具體實施例中，采用本發(fā)明形成的間隙壁介電層厚度在100至1000埃。在具體實施例中，所述間隙壁介電層采用等離子體增強(qiáng)化學(xué)氣相淀積方式形成， 而所述等離子體增強(qiáng)化學(xué)氣相淀積的反應(yīng)腔體可以與等離子體處理的反應(yīng)腔體為同一反應(yīng)腔體，因此，這種原位的等離子體處理具有較好的工藝集成度。此外，為了便于工藝集成， 在進(jìn)行等離子體處理時，可以保持反應(yīng)腔體的溫度、壓力與形成間隙壁介電層時的溫度、壓力不變，例如等離子體處理與等離子體增強(qiáng)化學(xué)氣相淀積的反應(yīng)溫度均為480攝氏度。這種處理方式可以使得兩步工藝步驟間沒有升溫降溫過程，減少了工藝時間并降低了工藝的熱預(yù)算。如圖5所示，經(jīng)過多次形成間隙壁介電層-等離子體處理的循環(huán)過程，間隙壁介電層的厚度達(dá)到目標(biāo)厚度，接著，刻蝕所述間隙壁介電層和襯墊氧化層215，形成由間隙壁 219與襯墊氧化層215組成的復(fù)合間隙壁結(jié)構(gòu)。所述復(fù)合間隙壁結(jié)構(gòu)與柵電極207作為后續(xù)重?fù)诫s源區(qū)與重?fù)诫s漏區(qū)離子注入的掩膜。與現(xiàn)有技術(shù)相比，在采用本發(fā)明MOS晶體管制作方法的間隙壁介電層形成方法后，半導(dǎo)體襯底201上不同區(qū)域的間隙壁219的厚度偏差明顯減小，以厚度為250埃的間隙壁為例，現(xiàn)有技術(shù)的厚度偏差為40至50埃，而本發(fā)明的厚度偏差降低到15至25埃。如圖6所示，對半導(dǎo)體襯底201進(jìn)行離子注入，形成重?fù)诫s源區(qū)223與重?fù)诫s漏區(qū) 225。之后，進(jìn)行退火處理以激活摻雜離子并恢復(fù)半導(dǎo)體襯底201的晶格損傷。在具體實施例中，所述退火處理采用快速退火處理(RTA)，峰值溫度為1000至1100攝氏度?；谏鲜龉に嚥襟E實施后，形成本發(fā)明實施例的MOS晶體管。如圖6所示，包括 半導(dǎo)體襯底201，半導(dǎo)體襯底201上的柵電極207，所述柵電極207兩側(cè)半導(dǎo)體襯底201中的輕摻雜源區(qū)211、輕摻雜漏區(qū)213、重?fù)诫s源區(qū)223及重?fù)诫s漏區(qū)215，以及所述柵電極207 兩側(cè)的襯墊氧化層215與間隙壁219。本發(fā)明的MOS晶體管制作方法采用多次的形成間隙壁介電層-等離子體處理的處理方法，降低了半導(dǎo)體襯底上器件密度不同區(qū)域的MOS晶體管間隙壁的厚度偏差，從而提高了 MOS晶體管有效溝道長度的一致性，進(jìn)而提高了 MOS晶體管器件性能的一致性；同時， 所述等離子體處理的反應(yīng)腔體可以與形成間隙壁介電層的反應(yīng)腔體為同一反應(yīng)腔體，不需要將所述半導(dǎo)體襯底從反應(yīng)腔體中取出，提高了工藝兼容性，有利于工藝集成。
應(yīng)該理解，此處的例子和實施例僅是示例性的，本領(lǐng)域技術(shù)人員可以在不背離本申請和所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，做出各種修改和更正。
權(quán)利要求
1.一種MOS晶體管的制作方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；在所述半導(dǎo)體襯底及柵極結(jié)構(gòu)上形成襯墊氧化層；在所述襯墊氧化層上形成間隙壁介電層；對所述間隙壁介電層進(jìn)行等離子體處理；重復(fù)所述間隙壁介電層形成工藝與等離子體處理工藝至少1次，直至所述間隙壁介電層的累積厚度達(dá)到目標(biāo)厚度。
2.如權(quán)利要求1所述的MOS晶體管的制作方法，其特征在于，所述間隙壁介電層為氮化硅、氧化硅或氮氧化硅。
3.如權(quán)利要求2所述的MOS晶體管的制作方法，其特征在于，所述間隙壁介電層為氮化硅，采用等離子體增強(qiáng)化學(xué)氣相淀積方法形成所述氮化硅，其中，采用SiH4與NH3作為反應(yīng)氣體，SiH4與NH3的流量比為1 10至1 50 ；反應(yīng)溫度設(shè)置為400至480攝氏度，反應(yīng)壓力設(shè)置為5至10托，反應(yīng)腔體的射頻功率設(shè)置為50至200瓦。
4.如權(quán)利要求3所述的MOS晶體管的制作方法，其特征在于，SiH4W流量為10至 50sccm, NH3 的流量為 500 至 lOOOsccm。
5.如權(quán)利要求3所述的MOS晶體管的制作方法，其特征在于，對所述間隙壁介電層進(jìn)行等離子體處理包括，采用氦氣、氮氣或氬氣作為反應(yīng)氣體，氣體流量為5000至20000sCCm， 反應(yīng)溫度設(shè)置為400至480攝氏度，反應(yīng)壓力設(shè)置為5至10托，反應(yīng)腔體的射頻功率設(shè)置為200至500瓦。
6.如權(quán)利要求5所述的MOS晶體管的制作方法，其特征在于，形成所述間隙壁介電層的反應(yīng)腔體與對所述間隙壁介電層進(jìn)行等離子體處理的反應(yīng)腔體為同一反應(yīng)腔體。
7.如權(quán)利要求6所述的MOS晶體管的制作方法，其特征在于，在間隙壁介電層淀積形成之后，保持淀積工藝的反應(yīng)溫度、反應(yīng)壓力不變，僅改變射頻功率及反應(yīng)氣體，進(jìn)行等離子體處理。
8.如權(quán)利要求1所述的MOS晶體管的制作方法，其特征在于，每次間隙壁介電層形成工藝與等離子體處理工藝的反應(yīng)時間比為1 2至1 5。
9.如權(quán)利要求1所述的MOS晶體管的制作方法，其特征在于，每個形成間隙壁介電層-等離子體處理循環(huán)過程中，形成的間隙壁介電層的厚度為10至30埃。
10.如權(quán)利要求1所述的MOS晶體管的制作方法，其特征在于，所述間隙壁介電層的目標(biāo)厚度為100至1000埃。
11.如權(quán)利要求1所述的MOS晶體管的制作方法，其特征在于，所述柵極結(jié)構(gòu)包括柵介電層以及柵介電層上的柵電極。
12.如權(quán)利要求1所述的MOS晶體管的制作方法，其特征在于，所述柵極結(jié)構(gòu)自下而上依次包括柵介電層、浮柵、柵間介電層與控制柵。
全文摘要
一種MOS晶體管的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；在所述半導(dǎo)體襯底及柵極結(jié)構(gòu)上形成襯墊氧化層；在所述襯墊氧化層上形成間隙壁介電層；對所述間隙壁介電層進(jìn)行等離子體處理；重復(fù)所述間隙壁介電層形成工藝與等離子體處理工藝至少1次，直至所述間隙壁介電層的累積厚度達(dá)到目標(biāo)厚度。本發(fā)明MOS晶體管制作方法降低了半導(dǎo)體襯底上器件密度不同區(qū)域的MOS晶體管間隙壁的厚度偏差，從而提高了MOS晶體管有效溝道長度的一致性，進(jìn)而提高了MOS晶體管器件性能的一致性。
文檔編號H01L21/336GK102214575SQ20101014427
公開日2011年10月12日 申請日期2010年4月2日 優(yōu)先權(quán)日2010年4月2日
發(fā)明者李敏 申請人:中芯國際集成電路制造(上海)有限公司