專利名稱：半導體結構及其制造方法
技術領域：
本發(fā)明是有關于一種半導體制程，且特別是有關于一種半導體結構及其制造方 法。
背景技術：
半導體制造廠商加工半導體晶圓以在晶圓的不同區(qū)域形成各式各樣的集成電路。 這些區(qū)域稱為半導體晶粒。形成在每個半導體晶粒中的集成電路包含多個半導體組件，其 具有主動裝置，例如晶體管、二極管或內存裝置。半導體組件也可包含被動組件，例如電阻 或電容?？墒褂酶鞣N半導體制程來形成半導體組件，例如蝕亥|J、微影制程、離子植入、薄膜沉 積或熱退火。然而，現行的集成電路及其制造方法，對一半導體晶圓使用一熱退火制程導入 了組件性能不均勻的問題。在一半導體晶粒中，每個組件的組件性能發(fā)生了變化，降低了形 成在半導體晶粒內的集成電路的整體質量。因此，需要一種集成電路結構及其制造方法來 解決這樣的問題。

發(fā)明內容
本發(fā)明的目的在于提供一種半導體結構及其制造方法，克服現行的集成電路及其 制造方法中對一半導體晶圓使用一熱退火制程導入了組件性能不均勻的問題。根據本發(fā)明一實施例，提供一種半導體結構。此半導體結構包含一半導體基板、多 個有源區(qū)以及多個虛擬有源區(qū)。半導體基板具有一元件區(qū)以及鄰接于元件區(qū)的一虛擬區(qū)。 有源區(qū)位于元件區(qū)內。虛擬有源區(qū)位于虛擬區(qū)內。其中這些有源區(qū)的每一個在第一方向 具有第一尺寸以及在垂直于第一方向的一第二方向具有第二尺寸，且第一尺寸實質大于第 二尺寸，而這些虛擬有源區(qū)的每一者在第一方向具有第三尺寸以及在第二方向具有第四尺 寸，且第三尺寸實質大于第四尺寸。這些虛擬有源區(qū)的設置使得在虛擬區(qū)的熱退火效應實 質相同于元件區(qū)的熱退火效應。根據本發(fā)明的另一實施例，還提供一種半導體結構。此半導體結構包含具有一元 件區(qū)以及鄰接于元件區(qū)的一虛擬區(qū)的一硅基板；位于元件區(qū)內的一有源區(qū)，其中有源區(qū)包 含多個第一輪廓以在第一方向界定出第一尺寸，以及多個第二輪廓以在垂直第一方向的第 二方向界定出第二尺寸，以及其中第一尺寸大于第二尺寸；以及位于虛擬區(qū)內的一虛擬有 源區(qū)，其中虛擬有源區(qū)包含多個第三輪廓以在該第一方向界定出第三尺寸，以及多個第四 輪廓以界定出在第二方向的第四尺寸，以及其中第三尺寸是大于第四尺寸。根據本發(fā)明的一目的，提供一種方法。此方法包含提供一半導體基板，在半導體基 板的一元件區(qū)內形成多個第一淺溝槽隔離，其中多個第一淺溝槽隔離界定出多個有源區(qū)， 每一有源區(qū)具有第一輪廓，第一輪廓在第一方向具有第一尺寸以及在垂直于第一方向的第 二方向具有第二尺寸，且第一尺寸是大于第二尺寸。接著，在半導體基板內的虛擬區(qū)形成多 個第二淺溝槽隔離，其中虛擬區(qū)鄰接于元件區(qū)，這些第一淺溝槽隔離界定出多個虛擬有源 區(qū)，每一虛擬有源區(qū)具有第二輪廓，第二輪廓在第一方向具有第三尺寸以及在第二方向具有第四尺寸，且第三尺寸大于第四尺寸。 本發(fā)明通過虛擬有源區(qū)的設置使得在虛擬區(qū)的熱退火效應實質相同于元件區(qū)的 熱退火效應，克服了現行的集成電路及其制造方法中對一半導體晶圓使用一熱退火制程導 入了組件性能不均勻的問題，從而提高了形成在半導體晶粒內的集成電路的整體質量。


為讓本發(fā)明的上述和其它目的、特征、優(yōu)點與實施例能更明顯易懂，所附附圖的說明如下
圖1是根據本發(fā)明的目的的一實施例所建構的一半導體結構的上視圖2A是根據本發(fā)明的目的的--實施例沿著圖1半導體結構的虛線AA’的剖面示意圖2B是根據本發(fā)明的目的的--實施例沿著圖1的半導體結構虛線BB’的剖面示意圖3是根據本發(fā)明的目的的另一實施例所建構的半導體結構的上視圖4是根據本發(fā)明的目的的一實施例的激光瞬間退火的概略示意圖5是根據本發(fā)明的目的的一實施例所建構的測試半導體結構的上視圖6至8是根據本發(fā)明的目的所建構的不同測試半導體結構的剖面示意圖9是根據圖6至8的不同測試半導體結構的實施數據的比較圖。
主要組件符號說明
100半導體結構102 元件區(qū)
104虛擬區(qū)110 基板
112特征114 有源區(qū)
116柵極118 虛擬有源區(qū)
119虛擬柵極150 半導體結構
200快速熱退火系統(tǒng)202 激光束
204半導體基板208 偏振方向
210部分300、320、322、324 測試半導體結構
302特征306 測試圖案
304有源區(qū)
308基板310 多晶硅柵極
314淺溝槽隔離特征352,354,356 曲線
Dl 第一方向D2 第二方向
Ll 第一尺寸L2 第二尺寸
L3 第三尺寸L4 第四尺寸
具體實施例方式
應了解的是下列揭露提供許多不同實施例或例子以闡明不同實施例的不同特征。 以下所描述的組件及構件的特定實施例是用以簡化本發(fā)明。當然，也就是說，僅僅只是范例 并非用以限定本發(fā)明。此外，本發(fā)明的揭露可在不同實施例中重復相似的參考標號。這樣的重復是為了簡化與清楚的目的，并且這樣的重復本身并不規(guī)定所討論的不同實施例以及 /或結構之間的關系。再者，下述內容中形成于第二特征內或上的一第一特征可包含形成直 接接觸內的第一特征與第二特征的實施例，且也可包含形成第一特征與第二特征之間的額 外特征的實施例，使得第一與第二特征可不直接接觸。圖1是根據本發(fā)明一目的的一實施例所建構的半導體結構100的上視圖。圖2A 是根據圖1的半導體結構100沿著虛線AA’的剖面示意圖。圖2B是根據圖1的半導體結 構100沿著虛線BB’的剖面示意圖。半導體結構及其制造方法將根據圖1、2A及2B于下列 一同討論。在一實施例中，半導體結構100是半導體晶圓或尤其是半導體晶粒(或芯片)的 一部分。半導體結構100包含元件區(qū)102以及鄰接于元件區(qū)102的虛擬區(qū)104。作為一特 定實施例，虛擬區(qū)104是一個圍繞在元件區(qū)周圍的小區(qū)塊。設計元件區(qū)102以形成功能化 集成電路，其中虛擬區(qū)104是設計來形成各種虛擬特征以增強不同的半導體制程并改善功 能化集成電路。在一實施例中，元件區(qū)102包含邏輯化電路，邏輯化電路包含晶體管，例如 場效晶體管(FET)。在一實施例中，場效晶體管為一金屬氧化物半導體場效晶體管(MOS)。 在另一實施例中，元件區(qū)102包含內存組件，例如靜態(tài)隨機存取存儲(SRAM)單元。靜態(tài)隨 機存儲單元包含各種電容與晶體管，這些電容或晶體管裝配且耦接在一起以具備數據儲取 的功能。半導體結構100包含一半導體基板110。在一實施例中，半導體結構包含硅?；蛘?， 基板110包含鍺或硅鍺。在一實施例中，基板110可使用其它半導體材料，例如鉆石、碳化 硅、砷化鍺、磷砷化鎵(GaAsP)、砷銦化鋁(AlInAs)、砷鎵化鋁(AWaAs)、磷銦化鎵(feJnP) 或上述其它適當的結合物。此外，半導體基板110可包含一塊狀半導體，例如塊狀硅以及形 成于塊狀硅上的磊晶硅層。半導體結構100還包含在半導體基板110內形成的各種介電特征112，這些介電 特征112具備隔離的功能。在一實施例中，以淺溝槽隔離技術來形成隔離特征112，因此 可視為淺溝槽隔離結構或溝槽隔離特征?？蛇x擇性的以其它適當的技術，例如硅局部氧化 (local oxidation of silicon)來形成隔離特征112。形成于半導體基板內的隔離特征 112界定出各種有源區(qū)114，這些有源區(qū)114就是半導體基板110上沒有被隔離特征112所 覆蓋的部分。在一實施例中，淺溝槽隔離特征112的形成可利用的制程包含蝕刻基板以形成溝 槽，以介電材料填入溝槽，接著對基板進行平坦化制程以自基板移除多余的介電材料。在一 實施例中，淺溝槽隔離特征112包含氧化硅?？衫没瘜W氣相沉積(CVD)制程將氧化硅填 入溝槽內。在不同例子中，可通過高密度等離子化學氣相沉積(HDPCVD)法來形成氧化硅。 或者，可通過高深寬比(HARP)制程來形成氧化硅。在其它實施例中，溝槽隔離特征112可 包含多層結構。在再一實施例中，溝槽隔離特征112包含其它適當的材料，例如氮化硅、氮 氧化硅、低k材料、空氣間隙或其結合物，以形成溝槽隔離特征。隔離特征112包含，例如熱氧化內襯層(thermal oxide lining layer)以改善溝 槽界面。在另一實施例中，溝槽可填入熱氧化硅內襯層以及高密度電漿化學氣相沉積的氧 化硅層。在另一實施例中，溝槽可具有多層結構，包含熱氧化內襯層、化學氣相沉積氮化硅 層以及化學氣相沉積氧化硅層。在一實施例中，平坦化制程包含對半導體基板進行化學機械研磨(CMP)制程以移除溝槽填充材料的多余部分。在一實施例中，化學機械研磨制程可 使用氮化硅層作為研磨停止層，使得化學機械研磨制程可適當的停止于此氮化硅層。亦可 使用其它可達到相同研磨效果的制程。例如，可使用回蝕制程來移除多余的溝槽填充材料。 更包含對半導體基板的溝槽隔離特征112進行退火制程。如前所述，在元件區(qū)102界定出不同的有源區(qū)114。設計這些有源區(qū)114以形成不 同的電路組件，并進行裝配，使得這些電路組件耦接在一起以形成一功能化電路。在一實施 例中，可在這些有源區(qū)114中形成不同的晶體管。如圖1及圖2A與2B所示，在元件區(qū)102 內形成柵極116。每一柵極包含柵介電質以及設置于柵介電質上的柵極電極。在不同實施 例中，柵介電質包含氧化硅、高k介電材料或其結合物。柵極電極包含摻雜多晶硅、金屬或 其結合物。更可在每一有源區(qū)內形成一對源極/漏極，并插入柵極。然而，虛擬區(qū)104可具有相對于元件區(qū)102不同的硅密度，在不同的制程步驟導入 非均勻的缺陷。在一實施例中，因與不同圖案密度有關的負載效應，化學機械研磨制程可能 造成凹陷(dishing)、磨蝕(erosion)或其它影響。因此，將虛擬圖案，例如虛擬有源區(qū)118、 虛擬柵極119或其結合物，導入至虛擬區(qū)104中，以提供一整體均勻的圖案密度，以增益化 學機械研磨制程，并在化學機械研磨后獲得一整體平坦的表面。形成半導體結構100的制造方法包含不同的熱退火步驟，包含但不局限于以熱退 火形成淺溝槽隔離，在離子布植制程后，對半導體基板進行一熱退火制程。熱退火制程可在 元件區(qū)102以及虛擬區(qū)104內產生不同的熱效應，已經在多次的實驗中獲得證實。特別是 當使用一激光瞬間熱退火(LSA)以作為熱退火制程時，這樣熱退火效應的變化被認為對電 路質量以及性能表現會有特別的影響。激光瞬間熱退火提供非常快速的退火，例如千分之 一秒以及百萬分之一秒。請參照圖4，激光快速熱退火的一實施例，此激光快速熱退火系統(tǒng)200是由位于北 美馬薩諸塞州沃本市憲法大道4號L室的烏翠泰克股份有限公司(Ultratech，Inc. ,North America,Constitution Way, Suite L, Woburn, MA 01801)所發(fā)展的。此快速熱退火系統(tǒng) 200包含二氧化碳氣體，用以產生波長約10. 6微米的激光。在一實施例中，當激光束202由 激光快速熱退火系統(tǒng)200直接照射至半導體基板204的表面時，其入射角大約是一布魯斯 特(Brewster)角(例如約為72度)，使得激光的偏振方向208大致平行于半導體基板204 的表面。將半導體基板204的一部分放大并標號為部分210。這些實施例顯示了熱退火效應不只是與圖案密度相關也與圖案方向有關。熱退火 效應特別是與圖案密度相關，并且與有源區(qū)以及虛擬有源區(qū)的圖案密度以及圖案方向特別 有關。為了要顯示這樣的關聯(lián)，設計與完成了一實施例并揭露于下。圖5是根據本發(fā)明不同目的所建構的一測試半導體結構300的上視圖。圖6至8 根據本發(fā)明不同目的所分別建構的不同測試半導體結構320、322、324的剖面示意圖。此測 試半導體結構300包含介電隔離特征302以及由介電隔離特征302所界定出的有源區(qū)304。 此介電隔離特征302為填入氧化硅的淺溝槽隔離。有源區(qū)304包含硅。形成一測試圖案 306于測試半導體結構300內。測試圖案306包含一電阻器，此電阻器設計且裝配來改變測 試圖案的電阻。在一實施例中，此測試圖案306為一摻雜多晶硅電阻。如圖6所示，測試半導體結構320包含一硅基板308，在基板308上形成不同的多 晶硅柵極310，以及在基板308上形成一測試圖案306。如圖7所示，測試半導體結構322包含一硅基板308、在基板308上的不同多晶硅柵極310、形成于基板308內的淺溝槽隔離312 以及設置于基板308上的測試圖案306。如圖8所示，測試半導體結構3M包含一硅基板 308、形成于基板308內不同的淺溝槽隔離特征314以及設置于基板308上的測試圖案306。 測試半導體結構3M可具有與測試半導體結構300相同的上視圖。實施例包含使用所有測 試半導體結構320、322、324。此外，每一測試半導體結構都以不同的實體來制造，每一個實 體都具有不同的柵極間距、有源區(qū)間距或其結合物。柵極間距是由兩個相鄰的柵極之間的 距離所界定。同樣的，有源區(qū)間距是由兩個相鄰的有源區(qū)之間的距離所界定。柵極間距以 及有源區(qū)間距是由朝向測試圖案的一方向所界定。這些測試半導體結構中每一個的測試圖 案在設計上大致相同。此實施例包含對一測試半導體進行一熱退火制程，以及在熱退火制 程后量測試圖案的電阻值。對每一個測試半導體結構進行同樣的熱退火制程并重復同樣的 測試程序。圖9提供了實施結果之一，其中水平軸代表多晶硅間距或有源區(qū)間距，而垂直軸 則代表測試圖案的電阻。曲線352代表圖8測試結構324的數值，其中有源區(qū)間距是相對 應改變。曲線邪4代表圖7不同測試結構322的數值，其中柵極間距相對應改變。曲線356 代表圖6測試結構320的數值，其中柵極間距相對應改變?；趫D9的數值以及其它實施 結果，我們確認熱退火制程的變化對于有源區(qū)圖案密度跟有源區(qū)間距是較敏感的。這變化 的一貢獻是來自在半導體基板內熱能量途徑的變化。值得注意的是柵極間距與有源區(qū)間距 以向測試圖案的方向所界定。有較小間距的有源區(qū)在熱能量途徑提供了較少的電阻。亦可 根據這些實施例來推斷虛擬有源區(qū)的方向對熱退火制程一個敏感的因素。因此，虛擬圖案 的設計是為了最佳化熱退火制程以及一致化組件性能表現。請續(xù)參照圖1以及圖2A與2B，將在元件區(qū)102里的有源區(qū)114設計成在第一方 向Dl具有第一尺寸Ll以及在垂直于第一方向的第二方向D2具有第二尺寸L2的幾何形狀 (如圖2B所示)。第一尺寸Ll實質上大于第二尺寸L2。有源區(qū)114可設計成任何適當的 幾何圖形。在一實施例中，有源區(qū)具有一矩形幾何。在一虛擬區(qū)104內的虛擬有源區(qū)118設 計成在第一方向Dl具有第三尺寸L3以及在第二方向D2具有第四尺寸L4的一幾何形狀。 第三尺寸L3實質上大于第四尺寸L4。在一實施例中，第三尺寸L3范圍介于第一尺寸的約 0. 1至約10之間。在另一實施例中，第四尺寸L4范圍介于第二尺寸L2的約0. 1至約10之 間。在另一實施例中，就圖案尺寸方面而言，有源區(qū)114與虛擬有源區(qū)118實質上相同。例 如，第一尺寸Ll等同于第三尺寸L3，且第二尺寸L2等同于第四尺寸L4。可將虛擬有源區(qū) 118設計成任何適當的幾何形狀。在一實施例中，虛擬有源區(qū)具有一矩形幾何。因此在相鄰 的元件區(qū)內將虛擬有源區(qū)與有源區(qū)排列對齊。更進一步將虛擬有源區(qū)的有源區(qū)圖案密度設 計成與元件區(qū)內有源區(qū)的有源區(qū)圖案密度相同。有源區(qū)圖案密度以在元件區(qū)內的特定區(qū)域 內有源區(qū)的區(qū)域(或虛擬有源區(qū))與特定區(qū)域間的比率來定義。在另一實施例中，就圖案 形狀、方向以及尺寸而言，有源區(qū)114與虛擬有源區(qū)域118實質上相同。因此，在對半導體 基板進行熱退火制程的過程中，通過設計好的虛擬區(qū)內的虛擬有源區(qū)來達到與鄰接的元件 區(qū)相同的熱效應。此外，形成在虛擬區(qū)104內的虛擬柵極119的設計與裝配，實質上與形成在元件區(qū) 102內的柵極116的設計與裝配相同。例如，將形成在虛擬區(qū)104內虛擬柵極119與形成 在元件區(qū)102內的柵極116對齊排列。特別的是，元件區(qū)內的功能柵極在一主要方向有第 一尺寸以及垂直于主要方向的另一方向有第二尺寸。在虛擬區(qū)內的虛擬柵極在第一方向有第三尺寸以及在另一方向有第四尺寸。第一尺寸實質大于第二尺寸，而第三尺寸實質大于 第四尺寸。在另一實施例中，虛擬柵極的第三尺寸范圍介于功能柵極的第一尺寸約0. 1倍 至約10倍。同樣的，虛擬柵極的第四尺寸范圍介于功能柵極的第三尺寸約0. 1倍至約10 倍。在特定實施例中，就圖案形狀、圖案密度以及圖案尺寸而言，柵極116實質上與虛擬柵 極119相同。因此，在對半導體基板進行一熱退火制程的過程，通過設計好的虛擬柵極119 能進一步達到實質上與鄰接元件區(qū)相同的熱效應。在另一實施例中，如圖3所示，可選擇性 的決定虛擬柵極119的方向，使得虛擬柵極對齊虛擬有源區(qū)118，在對半導體結構150進行 一熱退火制程的過程中，以這樣的設計與裝配達到與鄰接元件區(qū)實質相同的熱效應。雖然本發(fā)明的實施例已詳細描述如上，然而在此技術領域中具有通常知識者應了 解到，在不偏離后附申請專利范圍所界定的本發(fā)明的精神與范圍下，當可在此進行各種改 變、取代以及修正。舉例來說，熱退火制程并不限于激光瞬間退火且可涵蓋其它類型的退火 制程，例如快速熱退火(RTA)制程。那些其它熱退火制程都可有效改善本發(fā)明的半導體結 構100。在另一實施例中，就圖案尺寸、圖案形狀以及圖案密度而言，當虛擬特征越靠近鄰接 的元件區(qū)時，在虛擬區(qū)內的虛擬特征(有源區(qū)以及/或柵極)就越相似于其對應的元件區(qū) 內的組件特征。形成虛擬區(qū)內的虛擬有源區(qū)以及元件區(qū)內的有源區(qū)于半導體基板內，并通過在半 導體基板內形成多個特征來界定。通過一制造程序同時形成虛擬區(qū)內的虛擬有源區(qū)以及元 件區(qū)內的有源區(qū)。在一實施例中，使用淺溝槽隔離來形成隔離特征，用以形成淺溝槽隔離結 構的制造程序包含微影制程、蝕刻、介電材料的沉積以及化學機械平坦制程。微影制程利用 具有預設圖案的淺溝槽隔離區(qū)的光罩，并用來成像在半導體基板上。光罩上的預設圖案與 圖1所描述的淺溝槽隔離圖案相同，且可包含其它特征，例如用于光學進接修正法的輔助 特征。雖然沒有繪示其它特征制造這些特征的制程步驟，但仍可包含各種摻雜區(qū)，例如 源極/漏極，組件特征，例如用以作為接點的硅化物以及多層的互連結構(MLI)。在一實施 例中，柵極(亦可為虛擬柵極)可包含柵極介電質、柵極電極、硅化物接觸層以與柵極間隙。 柵極介電質包含氧化硅、氮氧化硅、高k材料或其結合物。柵極電極可包含摻雜多晶硅、金 屬、金屬硅化物、其它導電材料或其結合物。硅化物接觸層包含硅化鎳、硅化鈷、硅化鎢、硅 化鉭、硅化鈦、硅化鉬、硅化鉺、硅化鈀或其結合物。柵極間隙可包含一多層結構以及包含氧 化硅、氮化硅、氮氧化硅或其它介電材料。在形成淺溝槽隔離的另一實施例中，使用一硬屏蔽層來形成一或多個開口，以界 定出隔離區(qū)。硬屏蔽層包含氮化硅層。在另一實施例中，硬屏蔽層包含氧化硅層以及設 置于氧化硅層上的氮化硅層?？赏ㄟ^光學微影制程以及蝕刻制程以圖案化硬屏蔽層。光 學微影制程例如可包含光阻圖案法、蝕刻法以及光阻剝離法。光阻圖案法可進一步包含 下列制程步驟光阻涂布、軟烘烤、光罩對準、圖案曝光(exposing pattern)、曝光后烘烤 (post-exposure baking)、光阻顯影(developing photoresist)以及硬烘烤。光學微影圖 案法也可利用其它適當的方法來完成或取代，例如無屏蔽光學微影法、電子束寫入法、離子 束寫入法、分子拓印(molecular imprint)法。蝕刻制程可包含濕蝕刻或干蝕刻制程。在 一實施例中，用以蝕刻氮化硅的干蝕刻制程包含使用含氟氣體的化學法。在再一實施例中， 干蝕刻的化學法包含四氟化碳(CF4)、六氟化硫(SF6)或三氟化氮(NF3)。在另一對氮化硅層使用濕蝕刻的實施例中，蝕刻劑包含磷酸溶液。在另一實施例中，可使用氫氟酸或緩沖氫 氟酸來蝕刻二氧化硅層以暴露出由氮化硅層所界定的開口中的半導體基板。半導體結構100亦包含多個垂直互連結構，例如已知的介層窗(vias)或接點，以 及水平的互連結構，例如金屬線。不同的互連特征可通過不同的導電材料來實施，包含銅、 鎢以及硅化物。在一實施例中，可使用鑲嵌制程來形成與銅有關的多層互連結構。在另一 實施例中，可使用鎢來形成接觸孔(contact holes)中的鎢插塞(plugs)。半導體結構100還包含以已知摻雜制程，例如離子植入，所形成的摻雜源極和漏 極以及含η型摻雜物或ρ型摻雜物的輕度摻雜源極。用來形成摻雜區(qū)的N型摻雜雜質可包 含磷、砷以及/或其它材料。P型摻雜雜質可包含硼、銦以及/或其它材料。本發(fā)明并非限制于具有金屬氧化物半導體場效晶體管的半導體結構100，且可涵 蓋任何其它適當的集成電路。舉例來說，在其它實施例中，半導體結構100可包含內存組 件、感應器組件以及/或其它微電子組件(在此統(tǒng)稱為微電子組件)。在另一實施例中，半 導體結構100可包含鰭式(FinFET)場效晶體管。當然，本發(fā)明的目的亦可應用以及/或欲 采用任何型態(tài)的晶體管，包含單柵極晶體管、雙柵極晶體管以及其它多柵極晶體管，且可在 許多不同的應用中實施，包含感應單元、存儲單元、邏輯單元以及其它應用。半導體結構100僅作為組件的一例子，在此組件中，可實施圖1、2Α與2Β的各實施 例。此半導體結構100與其制造方法可使用在具有高k以及金屬柵極特征的其它半導體組 件、應變半導體基板、異質半導體組件或一無應力隔離結構。因此，本發(fā)明提供一半導體結構。此半導體結構包含具有一元件區(qū)以及一鄰接于 元件區(qū)的虛擬區(qū)的半導體基板；多個位于元件區(qū)內的有源區(qū)；以及多個位于虛擬區(qū)內的虛 擬有源區(qū)。其中每一有源區(qū)在第一方向具有第一尺寸以及在垂直于第一方向的第二方向具 有第二尺寸，且第一尺寸實質大于第二尺寸。而每一虛擬有源區(qū)在第一方向具有第三尺寸 以及在第二方向具有第四尺寸，且第三尺寸實質大于第四尺寸。多個虛擬有源區(qū)的配置使 得虛擬區(qū)的熱退火效應與元件區(qū)的熱退火效應實質相同。在此半導體結構的不同實施例中，第三尺寸范圍介于第一尺寸的約0. 1倍至約10 倍。第四尺寸范圍介于第二尺寸的約0.1倍至約10倍。每一有源區(qū)具有一矩形幾何。每 一虛擬有源區(qū)具有一矩形幾何。在一實施例中，元件區(qū)包含一場效晶體管。在另一實施例 中，元件區(qū)包含一靜態(tài)隨機存取存儲單元。元件區(qū)還包含形成于兩相鄰的有源區(qū)之間的多 個第一隔離特征，而虛擬區(qū)還包含兩相鄰的虛擬有源區(qū)之間的多個第二隔離特征。第一與 第二特征包含一介電材料，選自由氧化硅、氮化硅、氮氧化硅及其結合物所組成的群組。在 一實施例中，虛擬區(qū)內的多個虛擬有源區(qū)具有一有源區(qū)圖案密度，與元件區(qū)內的多個有源 區(qū)的有源區(qū)圖案密度實質相同。本發(fā)明亦提供半導體結構的另一實施例。此半導體結構包含具有一元件區(qū)以及鄰 接元件區(qū)的一虛擬區(qū)的硅基板；位于元件區(qū)內的一有源區(qū)，其中有源區(qū)包含多個第一輪廓 以在第一方向界定出第一尺寸，以及多個第二輪廓以在垂直于第一方向的第二方向界定出 第二尺寸，且第一尺寸大于第二尺寸；以及一位于虛擬區(qū)內的虛擬有源區(qū)，其中虛擬有源區(qū) 包含多個第三輪廓在第一方向界定出第三尺寸以及多個第四輪廓在第二方向界定出第四 尺寸，且第三尺寸大于第四尺寸。在所揭露的半導體結構中，第三尺寸范圍介于第一尺寸的約0. 1倍至10倍之間，
10而第四尺寸范圍介于第二尺寸的約0. 1倍至10倍之間。在一實施例中，有源區(qū)界定出第一 矩形，而虛擬有源區(qū)界定出第二矩形。在另一實施例中，通過在有源區(qū)以及虛擬區(qū)內形成不 同淺溝槽隔離結構，以在硅基板內界定出有源區(qū)以及虛擬有源區(qū)。不同淺溝槽隔離結構的 形成是通過一制造程序，包含微影制程、蝕刻、介電材料的沉積以及化學機械平坦制程。半 導體結構進一步包含一設置于有源區(qū)上的功能柵極以及一設置于虛擬區(qū)上的虛擬柵極。本發(fā)明亦提供一方法，此方法包含提供一半導體結構；形成多個第一淺溝槽隔離 于半導體基板的元件區(qū)內，其中多個第一淺溝槽隔離界定出多個有源區(qū)，每一有源區(qū)在第 一方向具有第一尺寸以及在一垂直于第一方向的第二方向具有第二尺寸的第一幾何形狀， 以及其中第一尺寸大于第二尺寸；以及形成多個第二淺溝槽隔離于半導體結構的一虛擬區(qū) 內，其中虛擬區(qū)鄰接于元件區(qū)，多個第二淺溝槽隔離界定出多個虛擬有源區(qū)，每一虛擬有源 區(qū)在第一方向具有第三尺寸以及在第二方向具有第四尺寸的第二幾何形狀，其中第三尺寸 大于第四尺寸。在所揭露方法的一實施例中，第三尺寸范圍介于第一尺寸的約0. 1倍至約10倍之 間，而第四尺寸范圍介于第二尺寸的約0. 1倍至約10倍之間。在另一實施例中，此方法進 一步包含在形成多個第一淺溝槽隔離以及多個第二淺溝槽隔離后，對半導體基板進行一熱 退火制程。在一實施例中，進行熱退火制程的步驟包含對半導體基板進行一激光瞬間退火 制程。多個第一淺溝槽隔離以及多個第二淺溝槽隔離的形成，是通過一制造程序所同時完 成的，制造程序包含微影制程、蝕刻、介電材料的沉積以及化學機械平坦制程。前述已概略的描述數個實施例的特征使得此領域中具有通常知識者能更容易理 解本發(fā)明的目的。熟悉此技藝者可輕易從本發(fā)明的揭露中了解到，可根據本發(fā)明設計或修 改其它的制程或結構，以實現相同的目的以及/或達到所述實施例的相同優(yōu)點。任何熟悉 此技藝者亦可了解到，在不脫離本發(fā)明的精神和范圍內，當可在此進行各種改變、取代以及 修正，因此本發(fā)明的保護范圍當視權利要求書所界定的范圍為準。
權利要求
1.一種半導體結構，其特征在于，其包含一半導體基板，具有一元件區(qū)以及鄰接于該元件區(qū)的一虛擬區(qū)；多個有源區(qū)，位于該元件區(qū)內，其中每一該些有源區(qū)在一第一方向具有一第一尺寸以 及在垂直于該第一方向的一第二方向具有一第二尺寸，且其中該第一尺寸大于該第二尺 寸；以及多個虛擬有源區(qū)，位于該虛擬區(qū)內，其中每一該些虛擬有源區(qū)在該第一方向具有一第 三尺寸以及在該第二方向具有一第四尺寸，且其中該第三尺寸大于該第四尺寸，其中該些虛擬有源區(qū)的設置使得在該虛擬區(qū)內的熱退火效應相同于該元件區(qū)內的熱 退火效應。
2.根據權利要求1所述的半導體結構，其特征在于，該第三尺寸范圍介于該第一尺寸 的0. 1倍至10倍之間，以及該第四尺寸范圍介于該第二尺寸的0. 1倍至10倍之間。
3.根據權利要求1所述的半導體結構，其特征在于，每一該有源區(qū)具有一矩形幾何，以 及每一該些虛擬區(qū)具有一矩形幾何。
4.根據權利要求1所述的半導體結構，其特征在于，該元件區(qū)還包含多個第一隔離特 征，形成于兩相鄰的該些有源區(qū)之間，以及該虛擬區(qū)還包含多個第二隔離特征，形成于兩相 鄰的該些虛擬有源區(qū)之間。
5.根據權利要求1所述的半導體結構，其特征在于，該虛擬區(qū)內該些虛擬有源區(qū)具有 的有源區(qū)圖案密度相同于該元件區(qū)內該些有源區(qū)的有源區(qū)圖案密度。
6.一種半導體結構，其特征在于，包含一硅基板，具有一元件區(qū)以及鄰接于該元件區(qū)的一虛擬區(qū)；一有源區(qū)，位于該元件區(qū)內，其中該有源區(qū)包含多個第一輪廓以在一第一方向界定出 一每一尺寸，以及多個第二輪廓以在垂直該第一方向的一第二方向界定出一第二尺寸，以 及其中該第一尺寸大于該第二尺寸；以及一虛擬有源區(qū)，位于該虛擬區(qū)內，其中該虛擬有源區(qū)包含多個第三輪廓以在該第一方 向界定出一第三尺寸，以及多個第四輪廓以在該第二方向界定出一第四尺寸，其中該第三 尺寸是大于該第四尺寸。
7.根據權利要求6所述的半導體結構，其特征在于，該第三尺寸范圍介于該第一尺寸 的0. 1倍至10倍之間，以及該第四尺寸范圍介于該第二尺寸的0. 1倍至10倍之間。
8.根據權利要求6所述的半導體結構，其特征在于，該有源區(qū)定義出一第一矩形，以及 該虛擬有源區(qū)定義出一第二矩形。
9.根據權利要求6所述的半導體結構，其特征在于，還包含以相同的圖案幾何、圖案尺 寸以及圖案密度設置一功能柵極于該有源區(qū)上，以及設置一虛擬柵極于該虛擬區(qū)上。
10.一種半導體結構的制造方法，其特征在于，包含提供一半導體結構；形成多個第一淺溝槽隔離于該半導體結構的一元件區(qū)內，其中該些第一淺溝槽隔離界 定出多個有源區(qū)，每一該些有源區(qū)在一第一方向具有一第一尺寸以及在垂直于該第一方向 的一第二方向具有一第二尺寸的一第一幾何形狀，以及其中該第一尺寸大于該第二尺寸； 以及形成多個第二淺溝槽隔離于該半導體結構的一虛擬區(qū)內，其中該虛擬區(qū)鄰接于該元件區(qū)，該些第二淺溝槽隔離界定出多個虛擬有源區(qū)，每一該些虛擬有源區(qū)在該第一方向具有 一第三尺寸以及在該第二方向具有一第四尺寸的一第二幾何形狀，其中該第三尺寸大于該 第四尺寸。
11.根據權利要求10所述的半導體結構的制造方法，其特征在于，該第三尺寸范圍介 于該第一尺寸的0.1倍至10倍之間，以及該第四尺寸范圍介于該第二尺寸的0. 1倍至10 倍之間。
12.根據權利要求10所述的半導體結構的制造方法，其特征在于，還包含在形成該些 第一淺溝槽隔離以及該些第二淺溝槽隔離后，對該半導體結構使用一熱退火制程。
全文摘要
本發(fā)明提供一種半導體結構及其制造方法，該半導體結構包含一半導體基板、多個有源區(qū)以及多個虛擬有源區(qū)。半導體基板具有一元件區(qū)以及一鄰接于元件區(qū)的虛擬區(qū)。有源區(qū)位于元件區(qū)內。虛擬有源區(qū)位于虛擬區(qū)內。其中這些有源區(qū)的每一個在一第一方向具有第一尺寸以及在垂直于第一方向的一第二方向具有第二尺寸，且第一尺寸實質大于第二尺寸，而這些虛擬有源區(qū)的每一者在第一方向具有第三尺寸以及在第二方向具有第四尺寸，且第三尺寸實質大于第四尺寸。這些虛擬有源區(qū)的設置使得在虛擬區(qū)的熱退火效應實質相同于元件區(qū)的熱退火效應。
文檔編號H01L27/04GK102117805SQ201010159309
公開日2011年7月6日 申請日期2010年4月26日 優(yōu)先權日2009年12月31日
發(fā)明者王立廷, 黃俊仁 申請人:臺灣積體電路制造股份有限公司