專利名稱：集成電路結構與形成集成電路結構的方法
技術領域：
本發(fā)明涉及集成電路結構，且特別涉及硅穿孔(through-Silicon via)，且甚至還 關于連接至硅穿孔的接合墊(bond pad)的形成。
背景技術：
自集成電路發(fā)明之后，由于在不同電子元件(即晶體管、二極管、電阻器與電容器 等)的集成密度中的持續(xù)改善，半導體工業(yè)已經(jīng)歷連續(xù)快速成長。對于做大部分而言，此于 集成密度中的改善來自于最小結構尺寸中的重復縮減，以允許將更多元件整合進一給予的 芯片區(qū)域。這些整合改善實質上在本質上為二維(two-dimensional，2D)，于其中被集成元件 所占據(jù)的體積實質上于半導體晶片的表面上。雖然在光刻中的引人注目的改善已產(chǎn)生相當 多的改善于2D集成電路形成中，但于二維中仍有可被達到的對密度的物理限制。這些限制 之一為對于制造這些元件而言所需的最小尺寸。又，當更多裝置被置入一芯片時，需要更復 雜的設計。一額外的限制來自于，當裝置的數(shù)目增加時，介于元件間的內連線的數(shù)目與長度 的顯著增加。當內連線的數(shù)目與長度增加時，電路電阻-電容延遲(RC delay)與功率消耗 (power consumption)兩者皆會增力口。在解決上面討論的限制的努力成果之中，一般使用三維集成電路 (three-dimensional integrated circuit, 3DIC)與堆疊晶粒。因此將硅穿孔 (through-silicon via，TSV)使用于三維集成電路與堆疊晶粒中。于此例子中，時常使 用硅穿孔來連接于一晶粒上的集成電路與晶粒的背面。此外，也使用硅穿孔以提供短的 接地途徑(grounding path)以將集成電路經(jīng)由晶粒的背面接地，其可通過一接地金屬膜 (grounded metallic film)來覆蓋。圖1顯示一常見的硅穿孔102，其形成于芯片104中。硅穿孔102為于硅基板106 中。經(jīng)由在金屬化層中的內連線(金屬線與導孔(via)，未顯示)硅穿孔102電性連接至接 合墊(bond pad) 108，其為于芯片104的正表面上。硅穿孔102經(jīng)由硅基板106的背表面以 一銅桿(copper post)的形式被露出。當芯片104結合至另一芯片時，硅穿孔102以或不 以焊料(solder)于其間結合至于另一芯片上的接合墊。常見背面硅穿孔連接遭遇障礙。由于硅穿孔結合要求相對大的間距于硅穿孔之 間，所以硅穿孔的位置受到限制且介于硅穿孔之間的距離需要夠大以提供，例如，焊球的空 間。因此需要新的背面結構。

發(fā)明內容
根據(jù)本發(fā)明的一實例，一種集成電路結構，包括一半導體基板其具有一正面與一 背面，與一導孔(conductive via)其貫穿該半導體基板。該導孔包括一后端延伸至該半導 體基板的背面。一重新分布線(redistribution line,RDL)于該半導體基板的背面上且電性連接至該導孔的后端。一保護層于該重新分布線上，伴隨著一開口于該保護層中，其中該 重新分布線的一部分經(jīng)由該開口被露出。一銅柱(copper pillar)具有一部分于該開口中 且電性連接至該重新分布線。根據(jù)本發(fā)明的一實例，一種集成電路結構，其中該重新分布線包括一重新分布線 帶包括一部分直接于該導孔上且與該導孔接觸；以及一重新分布線墊具有一大于該重新分 布線帶的寬度，其中該銅柱包括一底部表面與該重新分布線墊的頂部表面接觸。根據(jù)本發(fā)明的一實例，一種集成電路結構，還包括一阻擋層直接于該銅柱上；以 及一焊層直接于該阻擋層上，其中該銅柱、該阻擋層與該焊層的側壁實質上垂直對齊。
根據(jù)本發(fā)明的一實例，一種集成電路結構，還包括一金屬涂層于該銅柱的頂部表 面與側壁上，其中該金屬涂層包括一金屬是擇自實質上由鎳、金、鈀與其組合所組成的群 組。根據(jù)本發(fā)明的一實例，一種集成電路結構，包括一半導體基板，包括一正面與一 背面；一導孔自該半導體基板的背面延伸進入該半導體基板，其中該導孔的后端經(jīng)由該半 導體基板的背面被露出；一重新分布線于該半導體基板的背面上且連接至該導孔的后端， 該重新分布線包括一重新分布線帶與該導孔接觸；以及一重新分布線墊具有一大于該重 新分布線帶的寬度，其中重新分布線墊與該重新分布線帶連接；一保護層于該重新分布線 上；一開口于該保護層中，其中該重新分布線墊的一中間部分經(jīng)由該開口被露出，且其中該 重新分布線墊的邊緣部分被該保護層覆蓋；以及一銅柱于該開口中且與該重新分布線的該 中間部分接觸。根據(jù)本發(fā)明的一實例，一種集成電路結構，還包括一第一導電層于該銅柱上且包 括一部分直接與該銅柱接觸，以及一第二導電層于該第一導電層上，且其中該第二導電層 包含至少有一焊層、一金層以及一鈀層。根據(jù)本發(fā)明的一實例，一種形成集成電路結構的方法，該方法包括提供一半導體 基板，其包括一正面與一背面；提供一導孔，其貫穿該半導體基板，該導孔包括一后端延伸 至該半導體基板的背面；形成一重新分布線于該半導體基板的背面上且連接至該導孔的后 端；形成一保護層于該重新分布線上；形成一開口于該保護層中，伴隨著該重新分布線的 一部分經(jīng)由該開口被露出；以及形成一銅柱，其具有一部分于該開口中，其中該銅柱為電性 連接至該重新分布線且于該重新分布線上。根據(jù)本發(fā)明的一實例，一種形成集成電路結構的方法，還包括形成一光致抗蝕劑 于該保護層上，其中該光致抗蝕劑被填入該開口中；在該形成該銅柱的步驟前，貫穿該光致 抗蝕劑以使于該保護層中的該開口經(jīng)由該光致抗蝕劑被露出；在該形成該銅柱的步驟后， 電鍍一阻擋層于該銅柱上；電鍍一焊層于該阻擋層上；以及在該電鍍該焊層的步驟后，移 除該光致抗蝕劑。根據(jù)本發(fā)明的一實例，一種形成集成電路結構的方法，還包括在該形成該銅柱的 步驟前，形成一光致抗蝕劑于該保護層上，其中該光致抗蝕劑被填入該開口中；在該形成該 銅柱的步驟前，貫穿該光致抗蝕劑以使于該保護層中的該開口經(jīng)由該光致抗蝕劑被露出； 在該形成該銅柱的步驟后，移除該光致抗蝕劑；以及在該移除該光致抗蝕劑的步驟后，形成 一金屬涂層于該銅柱的頂部表面與側壁上。根據(jù)本發(fā)明的一實例，一種形成集成電路結構的方法，其中該重新分布線包括銅。
也公開其他實施例。本發(fā)明有益的特征包括介于堆疊的晶粒間的經(jīng)改善的結合力與經(jīng)增加的平衡。
為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉較佳實施 例，并配合所附附圖，作詳細說明如下。


圖1顯示一常見的集成電路結構，其包括一硅穿孔(through-silicon via, TSV)，其中硅穿孔經(jīng)由一基板的背面突出，且連結至另一芯片上的接合墊以一銅桿(copper post)的形式。圖2 圖11為根據(jù)一實施例，于一內連線結構的制造中的中間階段的上視圖與剖 面圖。圖12與圖13為根據(jù)另一實施例，于一內連線結構的制造中的中間階段的上視圖 與剖面圖。并且，上述附圖中的附圖標記說明如下102 硅穿孔104 芯片106 硅基板108 接合墊(bond pad)2,80 芯片4 塊狀物10 基板12 內連線14 接合墊16 載具晶片(carrier wafer)18 膠20 硅穿孔22 隔離層24 背面隔離層26 薄晶種層(凸塊下金屬層)46 掩模50、58 開口52 重新分布線521 重新分布線帶(RDL strip)(重新分布圖形(trace))522 重新分布線墊(RDL pad)56 保護層60、62 光致抗蝕劑64 銅柱(copper pillar)66、84 阻擋層68、82 焊料
86 銅桿(copper post)90 金屬涂層92 鎳層
具體實施例方式提供一種新穎的連接至硅穿孔(through-silicon via,TSV)的背面連接結構與形 成其的方法。以

于本發(fā)明一實施例的制造中的中間階段。討論實施例的變化。在 本發(fā)明的不同附圖與說明的實施例中，使用相同的標號來標明相同的元件。參見圖2，提供芯片2，其包括基板10與集成電路(由塊狀物4符號表示)于其中。 在一實施例中，芯片2為晶片的一部分，而晶片包括多個與芯片2相同的芯片?；?0可 為一半導體基板，例如一塊狀硅(bulk silicon)基板，然而其可包括其他半導體材料，例如 III族、IV族，及/或V族元素?？捎诨?0的正表面(于圖2中面向上的表面)形成半 導體裝置，例如晶體管(也由塊狀物4所附圖)。內連線結構12，其包括金屬線與導孔(未 顯示)形成于其中，被形成于基板10上且連接至半導體裝置。金屬線與導孔可由銅或銅合 金所形成，且可使用熟知的尺寸工藝來形成。內連線結構12可包括一般已知的層間介電層 (inter-layer dielectric, ILD)與金屬層間介電質層(inter-metal dielectric, IMD)。硅穿孔20形成于基板10中，且自背表面(于圖2中面向下的表面)延伸至正表 面(具有有源電路形成于其上的表面)。于一第一實施例中，如于圖2中所示，硅穿孔20使 用一導孔優(yōu)先(via-first)方法來形成，且在形成下層金屬化層(一般已知為Ml)前形成。 因此于內連線結構12中，硅穿孔20僅延伸進入使用來覆蓋有源裝置的層間介電層，但不進 入金屬層間介電質層。在一替代實施例中，硅穿孔20使用一導孔后(via-last)方法來形 成，且在形成內連線結構12后形成。因此，硅穿孔20貫穿通過基板10與內連線12兩者。 隔離層(isolation layer) 22形成于硅穿孔20的側壁上，且使硅穿孔20與基板10電性隔 離。隔離層22可由一般使用的介電材料所形成，例如氮化硅、氧化硅(例如，四乙氧基硅烷 (tetra-ethyl-ortho-silicate)氧化物)，與類似物。參見圖3，接合墊(bond pad) 14形成于芯片2的正表面的前側上(于圖3中面向 上的一側)，且突出超過芯片2的正表面。之后將芯片2 (與對應的晶片)經(jīng)由膠18固定 在載具晶片(carrier wafer) 16上。于圖4中，執(zhí)行一背面研磨(backside grinding)以 移除基板10的超出部分。對芯片2的背面執(zhí)行一化學機械研磨(chemical mechanical polish, CMP)，以露出硅穿孔20。形成背面隔離層24以覆蓋基板10的背面。在一示范實 施例中，背面隔離層24的形成包括回蝕(etch back)基板10的背表面，毯覆形成背面隔離 層24，與執(zhí)行一輕化學機械研磨以移除直接于硅穿孔20上的背面隔離層24的部分。因此， 硅穿孔20經(jīng)由于背面隔離層24中的一開口被露出。在替代實施例中，于背面隔離層24中 的開口，經(jīng)由其硅穿孔20被露出，通過蝕刻來形成。參見圖5，薄晶種層(seed layer) 26,也指一凸塊下金屬層(under bumpmetalIurgy, UBM)，毯覆形成于背面隔離層24與硅穿孔20上。凸塊下金屬層26的可 用材料包括銅或銅合金。然而，也可包括其他材料，例如銀、金、鋁與其組合。在一實施例中， 凸塊下金屬層26使用濺鍍來形成。在其他實施例中，可使用電鍍。圖5也顯示一掩模46的形成。在一實施例中，掩模46為一光致抗蝕劑?；蛘?，掩模46由干膜(dry film)所形成，其可包括一有機材料，例如味之素增進膜(Ajinimoto buildup film，ABF)。之后將掩模46圖案化以形成開口 50于掩模46中，伴隨著硅穿孔20
經(jīng)由開口 50被露出。于圖6中，開口 50選擇性以金屬材料填滿，形成一重新分布線(redistribution line, RDL)于開口 50中。在較佳實施例中，填入材料包括銅或銅合金，但也可使用其他材 料，例如鋁、銀、金，或其組合。形成方法可包括電化學電鍍(electro-chemical plating, ECP)、無電鍍法(electroless plating)，或其他一般使用沉積方法，例如濺鍍、印刷 (printing)，與化學氣相沉積(chemical vapor deposition, CVD)方法。之后移除掩模46。 因此，于掩模46下的凸塊下金屬層26的部分被露出。參見圖7，通過一快速蝕刻(flash etching)來移除凸塊下金屬層26的露出的 部分。剩下的重新分布線52可包括重新分布線帶(RDL strip)(也指為一重新分布圖形 (trace)) 52:其包括一部分直接于硅穿孔20上且連接至硅穿孔20，又視需要而定，重新分 布線墊(RDL pad) 522連接重新分布線帶52lt)可于圖9中發(fā)現(xiàn)重新分布線52的上視圖。于 圖7與之后的圖中，未顯示凸塊下金屬層26，由于其一般由相似于重新分布線52的材料所 形成，且因此其呈現(xiàn)與重新分布線52融合。由于快速蝕刻，也移除一重新分布線52的薄層。 然而，重新分布線52經(jīng)移除的部分與其全部厚度相較，為可忽略的。接著，如圖8所示，將保護層56毯覆形成且圖案化以產(chǎn)生開口 58。保護層56可由 氮化物、氧化物、聚亞酰胺(polymide)，與其類似物所形成。提供光致抗蝕劑60且將其顯 影以定義開口 58的圖案。重新分布線墊522的部分經(jīng)由于保護層56中的開口 58被露出。 開口 58可占據(jù)重新分布線墊522的中央部分(請參見圖9)。重新分布線帶521被保護層 56所覆蓋。圖9顯示保護層開口 58與重新分布線52的圖式的上視圖。請注意圖式結構的 尺寸并沒有按照比例。較佳為，開口 58具有一尺寸小于重新分布線墊522且露出重新分布 線墊522的中央部分。在一示范實施例中，重新分布線帶52i的寬度W1介于約5 y m與約 15iim之間。重新分布線墊522具有約80iim至約100 y m的寬度W2，而保護層開口 58具有 約70 ii m至約90 ii m的寬度W3。保護層開口 58的上視圖可具有任何多邊形的形狀，包括， 但不限于八邊形、六邊形、方形，或任何其他適合的形狀。接著，如于圖10中所示，移除光致抗蝕劑60，且形成光致抗蝕劑62。光致抗蝕劑 62較佳為比光致抗蝕劑60厚。在一實施例中，光致抗蝕劑62的厚度大于約20 iim，或甚至 大約60i!m。將光致抗蝕劑62圖案化以形成一開口(也表示為58)，經(jīng)由其露出重新分布 線墊522。之后，通過電鍍自開口 58開始形成銅柱(copper pillar)640銅柱64可包括銅 及/或其他金屬，例如銀、金、鎢、鋁，與其組合。觀察到于保護層56的蝕刻中(圖8)，可產(chǎn)生聚合物，且于開口 58中的殘余聚合物 可影響于開口 58中的任何鎳層的形成。此外，可將形成于開口 58中的任何金屬結構電性 連接至于芯片2中的電路。若使用無電鍍法以在開口 58中形成一金屬結構，則可能會有影 響連接至于開口 58中的金屬結構的電路部分的電壓電位的可能性。然而，于本發(fā)明實施例 中，于銅柱64的形成中使用電鍍以解決這些問題。通過電鍍，銅柱64可被可靠地形成，且可具有高品質。又，電鍍的沉積率 (deposition rate)是高的。因此，銅柱64可被沉積至一顯著大于使用無電鍍法所沉積的金屬結構的厚度。在一示范實施例中，銅柱64的高度H大于約15 iim，且甚至大于約60 iim。 接著，例如，通過無電鍍法來形成阻擋層66，其中阻擋層66可由鎳所形成?；蛘?，阻擋層66 可包括釩(V)、鉻(Cr)，與其組合。焊(solder)料68也可被形成于阻擋層66的頂部上，且 也可使用電鍍來形成。在一實施例中，焊料68包括一由錫-鉛(Sn-Pb)合金所形成的共熔 焊接材料(eutectic solder material) 0在一替代實施例中，焊料68由一無鉛焊接材料， 例如Sn-Ag或Sn-Ag-Cu合金所形成。需注意的是，阻擋層66與焊料68具有實質上與銅柱 64的側壁對齊的側壁。此外，阻擋層66與焊料68被限制于直接在銅柱64上的區(qū)域。焊層 直接于該阻擋層上，其中該銅柱、該阻擋層與該焊層的側壁實質上垂直對齊。參見圖11，移除光致抗蝕劑62，且可將如于圖10中所示的結構結合至另一芯片， 例如芯片80。于一示范實施例中，芯片80具有銅桿(copper post) 86、阻擋層84與焊料82 于其正表面上，其中可將焊料82與68回流加熱(reflow)以互相連接。圖12與圖13顯示一替代實施例。此實施例的起始步驟可實質上與圖2 圖9中 所示相同。之后，參見圖12，在形成銅柱64且不形成阻擋層66后，移除光致抗蝕劑62。然 后，如圖13中所示，形成金屬涂層(metal finish)90o金屬涂層90的形成方法包括電化學 電鍍、無電鍍法，與其類似。在一實施例中，金屬涂層90包括鎳層92直接于銅柱64上，且與 銅柱64接觸。此外，金屬涂層90覆蓋銅柱64的頂部且在銅柱64的側壁上。視需要而定，可 形成額外的層，以使金屬涂層可為一無電鍍鎳浸金(electroless nickel immersiongold, ENIG)、一鎳無電鍍鈀浸金(nickel electroless palladium immersion gold，ENEPIG)，或 一鎳鈀層。也可將金屬涂層90與于芯片80中的焊料82連接。本發(fā)明實施例具有一些優(yōu)點特征。通過使用電鍍取代無電鍍法形成銅柱64，沉積 率遠高的多，且因此銅柱64的高度可于相當短的時間內達到數(shù)十微米?？梢虼嗽黾佑谛酒?2與80間的平衡(參見圖11與圖13)，以使在隨后的封裝工藝中，底部填充劑(underf i 11) 可輕易流入介于芯片2與80空間中。雖然本發(fā)明已以較佳實施例公開如上，然而其并非用以限定本發(fā)明，任何本領域 普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的 保護范圍當視隨附的權利要求所界定的范圍為準。
權利要求
一種集成電路結構，包括一半導體基板，包括一正面與一背面；一導孔貫穿該半導體基板，該導孔包括一后端延伸至該半導體基板的背面；一重新分布線于該半導體基板的背面上且電性連接至該導孔的后端；一保護層于該重新分布線上，伴隨著一開口于該保護層中，其中該重新分布線的一部分經(jīng)由該開口被露出；以及一銅柱具有一部分于該開口中且電性連接至該重新分布線。
2.如權利要求1所述的集成電路結構，其中該重新分布線包括 一重新分布線帶包括一部分直接于該導孔上且與該導孔接觸；以及一重新分布線墊具有一大于該重新分布線帶的寬度，其中該銅柱包括一底部表面與該 重新分布線墊的頂部表面接觸。
3.如權利要求1所述的集成電路結構，還包括 一阻擋層直接于該銅柱上；以及一焊層直接于該阻擋層上，其中該銅柱、該阻擋層與該焊層的側壁實質上垂直對齊。
4.如權利要求1所述的集成電路結構，還包括一金屬涂層于該銅柱的頂部表面與側壁 上，其中該金屬涂層包括一金屬是擇自實質上由鎳、金、鈀與其組合所組成的群組。
5.一種集成電路結構，包括一半導體基板，包括一正面與一背面；一導孔自該半導體基板的背面延伸進入該半導體基板，其中該導孔的后端經(jīng)由該半導 體基板的背面被露出；一重新分布線于該半導體基板的背面上且連接至該導孔的后端，該重新分布線包括 一重新分布線帶與該導孔接觸；以及一重新分布線墊具有一大于該重新分布線帶的寬度，其中重新分布線墊與該重新分布 線帶連接；一保護層于該重新分布線上；一開口于該保護層中，其中該重新分布線墊的一中間部分經(jīng)由該開口被露出，且其中 該重新分布線墊的邊緣部分被該保護層覆蓋；以及一銅柱于該開口中且與該重新分布線的該中間部分接觸。
6.如權利要求5所述的集成電路結構，還包括一第一導電層于該銅柱上且包括一部分 直接與該銅柱接觸，以及一第二導電層于該第一導電層上，且其中該第二導電層包含至少 有一焊層、一金層以及一鈀層。
7.一種形成集成電路結構的方法，該方法包括 提供一半導體基板，其包括一正面與一背面；提供一導孔，其貫穿該半導體基板，該導孔包括一后端延伸至該半導體基板的背面； 形成一重新分布線于該半導體基板的背面上且連接至該導孔的后端； 形成一保護層于該重新分布線上；形成一開口于該保護層中，伴隨著該重新分布線的一部分經(jīng)由該開口被露出；以及 形成一銅柱，其具有一部分于該開口中，其中該銅柱為電性連接至該重新分布線且于 該重新分布線上。
8.如權利要求7所述的形成集成電路結構的方法，還包括形成一光致抗蝕劑于該保護層上，其中該光致抗蝕劑被填入該開口中； 在該形成該銅柱的步驟前，貫穿該光致抗蝕劑以使于該保護層中的該開口經(jīng)由該光致 抗蝕劑被露出；在該形成該銅柱的步驟后，電鍍一阻擋層于該銅柱上；電鍍一焊層于該阻擋層上；以及在該電鍍該焊層的步驟后，移除該光致抗蝕劑。
9.如權利要求7所述的形成集成電路結構的方法，還包括在該形成該銅柱的步驟前，形成一光致抗蝕劑于該保護層上，其中該光致抗蝕劑被填 入該開口中；在該形成該銅柱的步驟前，貫穿該光致抗蝕劑以使于該保護層中的該開口經(jīng)由該光致 抗蝕劑被露出；在該形成該銅柱的步驟后，移除該光致抗蝕劑；以及在該移除該光致抗蝕劑的步驟后，形成一金屬涂層于該銅柱的頂部表面與側壁上。
10.如權利要求7所述的形成集成電路結構的方法，其中該重新分布線包括銅。
全文摘要
一種集成電路結構與形成集成電路結構的方法。其中集成電路結構包括一半導體基板其具有一正面與一背面，與一導孔(conductive via)其貫穿該半導體基板。該導孔包括一后端延伸至該半導體基板的背面。一重新分布線(redistribution line，RDL)于該半導體基板的背面上且電性連接至該導孔的后端。一保護層于該重新分布線上，伴隨著一開口于該保護層中，其中該重新分布線的一部分經(jīng)由該開口被露出。一銅柱(copper pillar)具有一部分于該開口中且電性連接至該重新分布線。本發(fā)明有益的特征包括介于堆疊的晶粒間的經(jīng)改善的結合力與經(jīng)增加的平衡。
文檔編號H01L21/60GK101877336SQ201010170969
公開日2010年11月3日 申請日期2010年4月30日 優(yōu)先權日2009年4月30日
發(fā)明者余振華, 許國經(jīng), 陳承先, 黃宏麟 申請人:臺灣積體電路制造股份有限公司