專利名稱：一種用于esd保護(hù)電路的ggnmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ESD保護(hù)電路，尤其涉及一種用于ESD保護(hù)電路的GGNMOS器件。
背景技術(shù)：
在集成電路IC芯片制造和最終應(yīng)用系統(tǒng)中，隨著超大規(guī)模集成電路工藝技術(shù)的 不斷提高，目前CMOS集成電路已經(jīng)進(jìn)入了超深亞微米階段，MOS器件的尺寸不斷縮小，柵氧 化層厚度越來越薄，其柵耐壓能力顯著下降，靜電放電(Electrostatic Discharge,ESD)對(duì) 集成電路的危害變得越來越顯著。據(jù)統(tǒng)計(jì)，集成電路失效的產(chǎn)品中有35%是由于ESD問題 所引起的。因此，對(duì)集成電路進(jìn)行ESD保護(hù)設(shè)計(jì)也變得尤為重要。ESD保護(hù)電路是為芯片電路提供靜電電流的放電路徑，以避免靜電將內(nèi)部電路擊 穿。由于靜電一般來自外界，例如人體、機(jī)器等，因此ESD保護(hù)電路通常在芯片的壓焊盤 (PAD)的周圍。輸出壓焊盤一般與驅(qū)動(dòng)電路相連，即與大尺寸的PMOS和NMOS管的漏極區(qū)相 連，因此這類器件本身可以用于ESD保護(hù)放電，一般情況下為了保險(xiǎn)，輸出端也加ESD保護(hù) 電路；而輸入壓焊盤一般連接到MOS管的柵極區(qū)上，因此在芯片的輸入端，必須加ESD保護(hù) 電路。另外，在芯片的電源(Udd)和地(Uss)端口上也要加ESD保護(hù)電路，以保證ESD電流 可以從Udd安全地釋放到Uss。當(dāng)使用器件對(duì)集成電路進(jìn)行ESD保護(hù)時(shí)，常用的器件為柵極區(qū)接地NMOS管 (GG匪OS) ,GDPMOS (柵極區(qū)接VDD電源的P型MOS管)和SCR(可控硅)等等。由于GGNMOS 與集成電路CMOS工藝很好的兼容性，GGNMOS得到了廣泛的應(yīng)用。圖1為現(xiàn)有技術(shù)中一種用于ESD保護(hù)電路的GGNMOS器件，如圖1所示，包括襯底 la，位于所述襯底上的P阱區(qū)2a，在所述P阱區(qū)2a中設(shè)有的若干漏極區(qū)7a，在所述漏極區(qū) 7a的兩側(cè)以及所述P阱區(qū)2a的表面設(shè)有的柵極區(qū)6a，在所述柵極區(qū)6a的另一側(cè)以及所述 P阱區(qū)2a中設(shè)有的源極區(qū)4a，位于邊緣的所述源極區(qū)4a外側(cè)設(shè)有的STI (淺溝槽隔離)3a 以及位于STI外側(cè)的P型摻雜區(qū)5a。所述漏極區(qū)7a與ESD輸入端8a電性相連，所述源極 區(qū)4a和所述柵極區(qū)6a接地，所述P型摻雜區(qū)5a接地。所述漏極區(qū)7a與ESD輸入端8a電 性相連，所述源極區(qū)4a、所述柵極區(qū)6a和所述P型摻雜區(qū)5a接地。當(dāng)ESD來臨時(shí)，電流通過ESD輸入端8a流入所述漏極區(qū)7a，所述電流通過所述P 阱區(qū)2a流過所述P型摻雜區(qū)5a，則此時(shí)在所述P阱區(qū)2a產(chǎn)生電壓差，當(dāng)電壓差超過閾值電 壓時(shí)，就形成NPN三極管導(dǎo)通的狀態(tài)(所述源極區(qū)4a相當(dāng)于發(fā)射極區(qū)，所述柵極區(qū)6a于基 區(qū)，所述漏極區(qū)7a于集電極區(qū))，此時(shí)電流就從所述漏極區(qū)7a流入所述柵極區(qū)6a，最后流 過所述源極區(qū)4a流出，放走ESD，這樣避免了靜電損壞電路。從圖1中可以看到，這種GGNMOS結(jié)構(gòu)采用多指條晶體管，其結(jié)構(gòu)相當(dāng)于多個(gè)單指 條的NMOS并聯(lián)在一起，增加了 ESD保護(hù)的面積。然而，這種GGNMOS結(jié)構(gòu)會(huì)引起非一致觸發(fā) 問題位于中間的單指條NMOS的漏區(qū)距離所述P型摻雜區(qū)比周圍的單指條NMOS的到所述 P型摻雜區(qū)的距離大，中間的單指條NMOS的泄漏通道中的寄生電阻比周圍的單指條NMOS的 泄漏通道中的寄生電阻大，或者由于工藝不平整性或襯底電阻大小不一，導(dǎo)致當(dāng)ESD應(yīng)力某個(gè)或某幾個(gè)指條NMOS先導(dǎo)通，導(dǎo)致靜電電流只能從該指條泄放，其他指條形同虛設(shè)；甚 至ESD流過每個(gè)指條的電流不均勻，因而降低了多指條晶體管的ESD保護(hù)電路性能。甚至 造成ESD保護(hù)的損壞。圖2為現(xiàn)有技術(shù)中另一種用于ESD保護(hù)的GGNMOS器件，如圖2所示，包括襯底 lb，位于所述襯底上的P阱區(qū)2b，在所述P阱區(qū)2b中設(shè)有的若干漏極區(qū)7b，在所述漏極區(qū) 7b的兩側(cè)以及所述P阱區(qū)2b的表面設(shè)有的柵極區(qū)6b，在所述柵極區(qū)6b的另一側(cè)以及所述 P阱區(qū)2b中設(shè)有的源極區(qū)4b，位于所述源極區(qū)之間的P型摻雜區(qū)5b，以及位于邊緣的所述 源極區(qū)4b外側(cè)設(shè)有的STI (淺溝槽隔離)3b。所述漏極區(qū)與ESD輸入端電性相連，所述源極 區(qū)和所述柵極區(qū)接地，所述P型摻雜區(qū)5b接地。從圖中可以看到，同樣采用多指條晶體管 結(jié)構(gòu)，但這種GGNMOS結(jié)構(gòu)P摻雜區(qū)插入所有源極區(qū)端之間，使每個(gè)單指條NMOS的泄漏通道 的泄漏電阻相同，這種結(jié)構(gòu)能夠解 決非一致觸發(fā)問題，但是大大降低了在P阱區(qū)的泄漏通 道的長度，減小了泄漏通道中的寄生電阻，進(jìn)而降低了 P阱區(qū)中的電壓差值，則只有更大的 靜電流入時(shí)才能達(dá)到閾值電壓，才能進(jìn)而導(dǎo)通、泄漏掉靜電，因此，這又造成觸發(fā)電壓的大 大提高，靜電電流不易泄漏的問題。綜上所述，需要提供一種用于ESD保護(hù)的GGNMOS器件既能解決非一致觸發(fā)問題， 又能解決泄漏通道中電阻降低、觸發(fā)電壓升高的問題。

發(fā)明內(nèi)容
本發(fā)明要解決現(xiàn)有技術(shù)中用于ESD保護(hù)的GGNMOS器件的非一致觸發(fā)問題，和解決 泄漏通道中電阻降低、觸發(fā)電壓升高、靜電電流不易泄漏的問題。為解決上述問題，本發(fā)明提供一種用于ESD保護(hù)的GGNMOS器件，包括襯底，位于 所述襯底上的P阱區(qū)，在所述P阱區(qū)中設(shè)有的若干漏極區(qū)，在所述漏極區(qū)的兩側(cè)以及所述P 阱區(qū)的表面設(shè)有的柵極區(qū)，在所述柵極區(qū)的另一側(cè)以及所述P阱區(qū)中設(shè)有的源極區(qū)，在所 述源極區(qū)之間設(shè)有的P型摻雜區(qū)，在所述源極區(qū)的下方，緊挨所述源極區(qū)處設(shè)有的N阱區(qū)。進(jìn)一步的，所述漏極區(qū)與ESD輸入端電性相連，所述源極區(qū)、所述柵極區(qū)接地和所 述P型摻雜區(qū)接地。進(jìn)一步的，在所述GGNMOS器件邊緣、所述N阱中還設(shè)有STI結(jié)構(gòu)。進(jìn)一步的，所述P阱區(qū)的摻雜濃度為1012/cm2 1013/Cm2。進(jìn)一步的，所述N阱區(qū)的摻雜濃度為1012/cm2 1013/Cm2。進(jìn)一步的，所述P型摻雜區(qū)的濃度為1012/cm2 1013/Cm2。優(yōu)選的，所述N阱區(qū)的深度等于所述源極區(qū)的深度。優(yōu)選的，所述N阱區(qū)的寬度等于所述源極區(qū)的寬度。進(jìn)一步的，所述P阱區(qū)的深度等于所述N阱區(qū)與源極區(qū)深度之和。優(yōu)選的，所述P型摻雜區(qū)的寬度為滿足工藝要求的最小寬度。


圖1為現(xiàn)有技術(shù)中一種用于ESD保護(hù)電路的GGNMOS器件。圖2為現(xiàn)有技術(shù)中另一種用于ESD保護(hù)的GGNMOS器件。圖3為本發(fā)明中的一種用于ESD保護(hù)的GGNMOS器件。
具體實(shí)施例方式為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對(duì)本發(fā)明新型的內(nèi)容作 進(jìn)一步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的普通及說人員所熟知的一 般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)的表述，在詳述本發(fā)明實(shí)例時(shí)，為了便于說 明，示意圖不依照一般比例局部放大，不應(yīng)以此作為對(duì)本發(fā)明的限定。本發(fā)明的中心思想是，在所述源極區(qū)之間設(shè)置P型摻雜區(qū)可以解決一致性問題， 同時(shí)在所述源極區(qū)的正下方，緊挨源極區(qū)的位置處設(shè)置N阱區(qū)，提高泄漏通道中的電阻，從 而解決觸發(fā)電壓升高的問題。
本發(fā)明提出一種用于ESD保護(hù)的GGNMOS器件，包括襯底1，位于所述襯底1上的 P阱區(qū)2，在所述P阱區(qū)2中設(shè)有的若干漏極區(qū)7，在所述漏極區(qū)7的兩側(cè)以及所述P阱區(qū)2 的表面設(shè)有的柵極區(qū)6，在所述柵極區(qū)6的另一側(cè)以及所述P阱區(qū)2中設(shè)有的源極區(qū)4，在 所述源極區(qū)4之間設(shè)有的P型摻雜區(qū)5，在所述源極區(qū)4的下方，緊挨所述源極區(qū)4處設(shè)有 的N阱區(qū)9。進(jìn)一步的，所述漏極區(qū)7與ESD輸入端8電性相連，所述源極區(qū)4、所述柵極區(qū)6接 地和所述P型摻雜區(qū)5接地。在本實(shí)施例中，所述P阱區(qū)1為硼摻雜，摻雜濃度為1012/cm2 1013/Cm2 ；所述N阱 區(qū)9為磷摻雜，摻雜濃度為1012/cm2 1013/Cm2，所述P型摻雜區(qū)5為硼摻雜，摻雜濃度為 1012/cm2 1013/Cm2。采用上述摻雜濃度，符合工藝要求，能夠有效提高泄漏通道的寄生電 阻。優(yōu)選的，所述N阱區(qū)9的深度等于所述源極區(qū)4的深度。優(yōu)選的，所述N阱區(qū)9的寬度等于所述源極區(qū)4的寬度。進(jìn)一步的，所述P阱區(qū)1的深度等于所述N阱區(qū)9與所述源極區(qū)4深度之和。優(yōu)選的，所述P型摻雜區(qū)5的寬度為滿足工藝要求的最小寬度。上述摻雜區(qū)的寬 度和深度是在滿足GGNMOS性能的情況下，便于工藝制造。進(jìn)一步的。所述GGNMOS器件的有源極區(qū)的摻雜濃度，摻雜面積和摻雜厚度隨工 藝、器件要求改變，其他摻雜區(qū)都隨器件要求改變，在實(shí)施例中不作限定。綜上所述，當(dāng)ESD來臨時(shí)，電流通過ESD輸入端8流入所述漏極區(qū)7，所述電流通 過所述P阱區(qū)2流過所述P型摻雜區(qū)5，由于所述P阱區(qū)2中有寄生電阻，則流經(jīng)電流在所 述P阱區(qū)2中產(chǎn)生電壓差，當(dāng)電壓差超過閾值電壓時(shí)，就形成NPN三極管導(dǎo)通的狀態(tài)(所述 源極區(qū)4相當(dāng)于發(fā)射極區(qū)，所述柵極區(qū)6于基區(qū)，所述漏極區(qū)7于集電極區(qū))，此時(shí)電流就 從所述漏極區(qū)流入所述柵極區(qū)，最后流過所述源極區(qū)4流出，放走靜電，這樣避免了靜電損 壞電路。在本實(shí)用新型中，所述用于ESD保護(hù)的GGNMOS器件具有多指條NMOS結(jié)構(gòu)，其結(jié)構(gòu) 就相當(dāng)于多個(gè)單指條的NMOS并聯(lián)在一起，在所述源極區(qū)4之間設(shè)置P型摻雜區(qū)5，使每個(gè) 單指條NMOS的泄漏通道長度相同，進(jìn)而可以解決一致性問題；同時(shí)在所述源極區(qū)4的正下 方，緊挨源極區(qū)4的位置處設(shè)置N阱區(qū)9，使電流的泄漏從需要漏極區(qū)7繞過所述N阱區(qū)9 流入到P型摻雜區(qū)5，這樣增加了泄漏通道的長度，提高泄漏通道的寄生電阻值，進(jìn)而提高 電壓差值，從而相對(duì)較小靜電即可使所述GGNMOS導(dǎo)通，排放靜電，從而解決觸發(fā)電壓升高、靜電不易泄漏的問題。 雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，因此 本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
一種用于ESD保護(hù)的GGNMOS器件，其特征在于，包括襯底，位于所述襯底上的P阱區(qū)，在所述P阱區(qū)中設(shè)有的若干漏極區(qū)，在所述P阱區(qū)表面、所述漏極區(qū)的兩側(cè)設(shè)有的柵極區(qū)，在所述P阱區(qū)中、所述柵極區(qū)的另一側(cè)設(shè)有的源極區(qū)，在所述源極區(qū)之間設(shè)有的P型摻雜區(qū)，在所述源極區(qū)的下方、緊挨所述源極區(qū)設(shè)有的N阱區(qū)。
2.如權(quán)利要求1所述的用于ESD保護(hù)的GGNM0S器件，其特征在于，所述漏極區(qū)與ESD 輸入端電性相連，所述源極區(qū)、所述柵極區(qū)和所述P型摻雜區(qū)接地。
3.如權(quán)利要求1所述的用于ESD保護(hù)的GGNM0S器件，其特征在于，在所述GGNM0S器件 邊緣、所述N阱中還設(shè)有STI結(jié)構(gòu)。
4.如權(quán)利要求1所述的用于ESD保護(hù)的GGNM0S器件，其特征在于，所述P阱區(qū)的摻雜 濃度為 1012/cm2 1013/cm2。
5.如權(quán)利要求1所述的用于ESD保護(hù)的GGNM0S器件，其特征在于，所述N阱區(qū)的摻雜 濃度為 1012/cm2 1013/cm2。
6.如權(quán)利要求1所述的用于ESD保護(hù)的GGNM0S器件，其特征在于，所述P型摻雜區(qū)的 濃度為 1012/cm2 1013/cm2。
7.如權(quán)利要求1所述的用于ESD保護(hù)的GGNM0S器件，其特征在于，所述N阱區(qū)的深度 等于所述源極區(qū)的深度。
8.如權(quán)利要求1所述的用于ESD保護(hù)的GGNM0S器件，其特征在于，所述N阱區(qū)的寬度 等于所述源極區(qū)的寬度。
9.如權(quán)利要求1所述的用于ESD保護(hù)的GGNM0S器件，其特征在于，所述P阱區(qū)的深度 等于所述N阱區(qū)與所述源極區(qū)深度之和。
10.如權(quán)利要求1所述的用于ESD保護(hù)的GGNM0S器件，其特征在于，所述P型摻雜區(qū)的 寬度為滿足工藝要求的最小寬度。
全文摘要
本發(fā)明提供一種用于ESD保護(hù)電路的GGNMOS器件，包括襯底，位于所述襯底上的P阱區(qū)，在所述P阱區(qū)中設(shè)有的若干漏極區(qū)，在所述P阱區(qū)表面、所述漏極區(qū)兩側(cè)設(shè)有的柵極區(qū)，在所述P阱區(qū)、所述柵極區(qū)的另一側(cè)設(shè)有的源極區(qū)，在所述源極區(qū)之間設(shè)有的P型摻雜區(qū)，在所述源極區(qū)下方、緊挨所述源極區(qū)處設(shè)有的N阱區(qū)。所述用于ESD保護(hù)電路的GGNMOS器件既能解決非一致觸發(fā)問題，又能解決泄漏通道中電阻降低、觸發(fā)電壓升高，靜電電流不易泄漏的問題。
文檔編號(hào)H01L29/06GK101866922SQ201010172659
公開日2010年10月20日 申請(qǐng)日期2010年5月12日 優(yōu)先權(quán)日2010年5月12日
發(fā)明者胡劍 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司