專利名稱：非易失性存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更具體地，涉及一種非易失性存儲 器件。
背景技術(shù)：
電子設(shè)備的尺寸正在減小，但要求同時進(jìn)行大容量數(shù)據(jù)處理。相應(yīng)地，在電子設(shè)備 中使用的非易失性存儲器件在體積上減小。從而，可以認(rèn)為在電子設(shè)備中會使用具有垂直 結(jié)構(gòu)而不是平面結(jié)構(gòu)的非易失性存儲器件。然而，制造具有垂直結(jié)構(gòu)的非易失性存儲器件是復(fù)雜的，從而其價格競爭力和可 靠性會降低。

發(fā)明內(nèi)容
至少一個示例性實施例包括具有增大的可靠性和經(jīng)濟(jì)效益的非易失性存儲器件 以及制造該非易失性存儲器件的方法。根據(jù)一個或多個示例性實施例，非易失性存儲器件包括襯底；在襯底上的半導(dǎo) 體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括基本上垂直的第一部分和第二部分。多個存儲單元沿半導(dǎo)體結(jié) 構(gòu)的第一部分和第二部分彼此分離地布置且彼此串聯(lián)連接。非易失性存儲器件還可以包括設(shè)置在半導(dǎo)體結(jié)構(gòu)的第一部分和第二部分之間的 掩埋絕緣層，多個存儲單元設(shè)置在半導(dǎo)體結(jié)構(gòu)的在掩埋絕緣層的相反側(cè)的第一部分和第二 部分上。非易失性存儲器件還可以包括形成在多個存儲單元之間的多個層間絕緣層。半導(dǎo) 體結(jié)構(gòu)還可以包括在所述多個層間絕緣層的最上部上從第一部分和第二部分的上端延伸 的第一頂部(peak portion)和第二頂部。非易失性存儲器件還可以包括在半導(dǎo)體結(jié)構(gòu)的第一頂部上的串選擇晶體管和在 半導(dǎo)體結(jié)構(gòu)的第二頂部上的接地選擇晶體管。多個存儲單元可以具有垂直溝道結(jié)構(gòu)，該垂直溝道結(jié)構(gòu)沿半導(dǎo)體結(jié)構(gòu)的第一部分 和第二部分延伸，并且串選擇晶體管和接地選擇晶體管可以包括平面溝道結(jié)構(gòu)，該平面溝 道結(jié)構(gòu)沿半導(dǎo)體結(jié)構(gòu)的第一頂部和第二頂部延伸。根據(jù)至少一個示例性實施例，一種制造非易失性存儲器件的方法包括在襯底上 形成半導(dǎo)體結(jié)構(gòu)，半導(dǎo)體結(jié)構(gòu)包括垂直的第一部分和第二部分；以及形成多個存儲單元，該 多個存儲單元沿半導(dǎo)體結(jié)構(gòu)的第一部分和第二部分分離地布置且彼此串聯(lián)連接。多個層間絕緣層和多個犧牲層可以交替地堆疊在襯底上，并且至少一個溝槽通過 蝕刻多個層間絕緣層和多個犧牲層而形成。非晶半導(dǎo)體層可以形成在至少一個溝槽的內(nèi)表 面上。此外，半導(dǎo)體結(jié)構(gòu)可以通過晶化非晶半導(dǎo)體層而形成。非晶半導(dǎo)體層可以通過電子束退火而晶化。


從以下結(jié)合附圖的對示例性實施例的描述，各個方面將變得明顯并更易于理解， 附圖中圖1是示出根據(jù)示例性實施例的非易失性存儲器件的截面圖；圖2是示出根據(jù)示例性實施例的圖1的非易失性存儲器件的電路圖；圖3到圖12是示出制造根據(jù)示例性實施例的非易失性存儲器件的方法的截面圖；圖13是示出電子束提取設(shè)備的示例性實施例的示意圖，該電子束提取設(shè)備在非 易失性存儲器件的制造方法的圖10中示出的操作中使用；
圖14是示出根據(jù)示例性實施例的非易失性存儲器的框圖；圖15是示出根據(jù)示例性實施例的存儲卡的示意圖；以及圖16是示出根據(jù)示例性實施例的電子系統(tǒng)的框圖。
具體實施例方式現(xiàn)在參照附圖更全面地描述示例性實施例?？梢詫嵤┰S多替代的形式，示例性實 施例不應(yīng)被解釋為限于這里闡述的示例性實施例。在附圖中，為了清楚起見，層和區(qū)域的厚 度可以被夸大，并且相同的附圖標(biāo)記指代相同的元件。應(yīng)當(dāng)理解，盡管這里可以使用術(shù)語第一、第二等描述各個元件，但是這些元件不應(yīng) 受限于這些術(shù)語。這些術(shù)語僅用于將一個元件與另一元件區(qū)別開。例如，第一元件可以被 稱為第二元件，類似地，第二元件可以被稱為第一元件，而不背離示例性實施例的范圍。如 此處所用的，術(shù)語“和/或”包括一個或多個所列相關(guān)項目的任何及所有組合。應(yīng)當(dāng)理解，當(dāng)稱一元件“連接到”或“耦接到”另一元件時，它可以直接連接或耦接 到另一元件上，或者還可以存在插入的元件。相反，當(dāng)稱一元件“直接連接到”或“直接耦接 至IJ”另一元件時，不存在插入的元件。用于描述元件之間關(guān)系的其它措辭應(yīng)當(dāng)以類似的方式 解釋(例如，“在…之間”與“直接在…之間”，“與…相鄰”與“直接與…相鄰”等)。這里所用的術(shù)語僅僅是為了描述特定實施例，并非要限制示例實施例。如此處所 用的，除非上下文另有明確表述，否則單數(shù)形式均同時旨在包括復(fù)數(shù)形式。還應(yīng)當(dāng)理解，術(shù) 語“包括”和/或“包含”，當(dāng)在本說明書中使用時，指定了所述特征、整體、步驟、操作、元件 和/或組件的存在，但并不排除一個或多個其它特征、整體、步驟、操作、元件、組件和/或其 組合的存在或增加。這里可以使用諸如“在…之下”、“在…下面”、“下(lower)”、“在…之 上”、“上(upper) ”等空間相對性術(shù)語以描述如附圖所示的一個元件或特征與另一個元件或 特征之間的關(guān)系。應(yīng)當(dāng)理解，空間相對性術(shù)語是用來概括除附圖所示取向之外的使用或操 作中的器件的不同取向的。例如，如果附圖中的器件翻轉(zhuǎn)過來，被描述為“在”其它元件或 特征“之下”或“下面”的元件將會在其它元件或特征的“上方”。這樣，示范性術(shù)語“在…下 面”就能夠涵蓋之上和之下兩種取向。器件可以采取其它取向(旋轉(zhuǎn)90度或在其它取向觀 察或參照)，此處所用的空間相對性描述符做相應(yīng)解釋。還應(yīng)當(dāng)注意，在一些備選實施方式中，所提及的功能/操作可以不按照附圖中所 提及的次序發(fā)生。例如取決于所涉及的功能/操作，連續(xù)示出的兩個附圖可以實際上基本 同時地執(zhí)行，或者有時可以按相反的順序執(zhí)行。圖1是示出根據(jù)示例性實施例的非易失性存儲器件的截面圖，圖2是示出根據(jù)示例性實施例的圖1的非易失性存儲器件的電路圖。參照圖1，可以提供襯底105。襯底105可以包括半導(dǎo)體材料，諸如IV族半導(dǎo)體、III-V族化合物半導(dǎo)體或II-VI族氧化物半導(dǎo)體。IV族半導(dǎo)體的示例包括硅、鍺和鍺硅。襯 底105可以是體晶片或外延層。至少一個半導(dǎo)體結(jié)構(gòu)130a可以形成為具有在襯底105上垂直延伸的折疊結(jié)構(gòu) (folding structure)。例如，半導(dǎo)體結(jié)構(gòu)130a可以包括底部31、第一部分32、第二部分33、 第一頂部34和第二頂部35。底部31設(shè)置在襯底105上，第一部分32和第二部分33可以 從底部31的兩個端部在襯底105上方垂直延伸。掩埋絕緣層132可以形成在底部31上以 填充第一部分32與第二部分33之間的空間。第一頂部34可以從第一部分32的上端基本水平地延伸，第二頂部35可以從第二 部分33的上端基本水平地延伸。第一頂部34和第二頂部35可以分別遠(yuǎn)離第一部分32和 第二部分33延伸。如圖2所示，第一頂部34和第二頂部35可以分別連接到位線BL和公 共源極線CSL。多個控制柵極電極165可以沿第一部分32和第二部分33彼此分離地設(shè)置。例如， 控制柵極電極165可以對稱地布置在第一部分32和第二部分33的與設(shè)置掩埋絕緣層132 的地方相反的側(cè)面上?？刂茤艠O電極165的數(shù)目可以根據(jù)非易失性存儲器件的容量而適當(dāng) 選擇，不限于圖1所示的控制柵極電極165的數(shù)目。多個存儲介質(zhì)150可以設(shè)置在控制柵極電極165與第一部分32和第二部分33之 間。多個存儲介質(zhì)150中的每個可以包括隧穿絕緣層142，在第一部分32和第二部分33 上；電荷存儲層144，在隧穿絕緣層142上；以及阻擋絕緣層146，在電荷存儲層144上。多個層間絕緣層115可以設(shè)置在堆疊的控制柵極電極165之間。此外，多個存儲 介質(zhì)150中的每個可以在多個控制柵極電極165中相應(yīng)的一個與多個層間絕緣層115中的 一個之間。第一頂部34和第二頂部35可以設(shè)置在層間絕緣層115的最上部上。同時，設(shè) 置在相同層上的控制柵極電極165可以通過器件隔離層168彼此分離。參照圖1和圖2，控制柵極電極165和存儲介質(zhì)150可以形成存儲單元MCO-MCn。 從而，存儲單元MCO-MCn可以沿第一部分32和第二部分33分離地布置且彼此串聯(lián)連接?？?制柵極電極165可以耦接到字線WLO-WLn。存儲介質(zhì)150可以沿第一部分32和第二部分33彼此連接。例如，存儲介質(zhì)150 可以被延伸以從第一部分32和第二部分33的表面圍繞控制柵極電極165，繼而沿第一部分 32和第二部分33以及層間絕緣層115延伸。也就是，存儲介質(zhì)150可以在第一部分32和 第二部分33上彎曲。通過雜質(zhì)摻雜形成的PN型結(jié)源極/漏極區(qū)域不會形成在第一部分31和第二部分 32的在控制柵極電極165之間的表面附近。因此，半導(dǎo)體結(jié)構(gòu)130a可以用相同的導(dǎo)電雜質(zhì) 連續(xù)地?fù)诫s以形成阱或溝道。在這種情況下，存儲單元MCO-MCn可以在編程/讀取操作期 間利用場效應(yīng)型源極/漏極而彼此連接。在存儲單元MCO-MCn之間的半導(dǎo)體結(jié)構(gòu)130a的 表面可以通過控制柵極電極165的橫向電場(也就是，邊緣場)導(dǎo)通。電荷存儲層144可以具有電荷存儲能力。例如，電荷存儲層144可以是陷阱型，并 包括例如氮化硅層、量子點或納米晶體。量子點或納米晶體可以由導(dǎo)體形成，諸如金屬或半 導(dǎo)體的精細(xì)顆粒。備選地，電荷存儲層144可以是浮置型，并包括摻雜的多晶硅。當(dāng)電荷存儲層144是浮置型時，它們彼此分離。隧穿絕緣層142和阻擋絕緣層146可以包括氧化物 層、氮化物層或高k電介質(zhì)層。高k電介質(zhì)層可以指具有比氧化物層或氮化物層更高介電 常數(shù)的電介質(zhì)層。串選擇柵極電極180可以設(shè)置在第一頂部34上，接地選擇柵極電極185可以設(shè)置 在第二頂部35上。柵極絕緣層170可以設(shè)置在串選擇柵極電極180和第一頂部34之間以 及在接地選擇柵極電極185和第二頂部35之間。參照圖1和圖2，串選擇柵極電極180和柵極絕緣層170的堆疊結(jié)構(gòu)可以形成串選 擇晶體管TS，接地選擇柵極電極180和柵極絕緣層170的堆疊結(jié)構(gòu)可以形成接地選擇晶體 管TG。串選擇柵極電極180可以耦接到串選擇線SSL，接地選擇柵極電極185可以耦接到 接地選擇線GSL。如上所述，存儲單元MCO-MCn可以具有沿第一部分32和第二部分33垂直延伸的 垂直溝道結(jié)構(gòu)。另一方面，串選擇晶體管TS和接地選擇晶體管TG可以具有在與襯底105 平行的方向上延伸的水平溝道結(jié)構(gòu)。串選擇晶體管TS、存儲單元MCO-MCn和接地選擇晶體管TG可以 被串聯(lián)連接，從而 形成NAND串NS。根據(jù)示例性實施例，多個NAND串可以布置成矩陣。參照圖2，對于編程操作，OV被施加到位線BL，導(dǎo)通電壓被施加到串選擇線SSL，截 止電壓被施加到接地選擇線GSL。導(dǎo)通電壓可以大于或等于串選擇晶體管TS的閾值電壓以 開啟串選擇晶體管TS，截止電壓可以小于接地選擇晶體管TG的閾值電壓以關(guān)閉接地選擇 晶體管TG。在存儲單元MCO-MCn當(dāng)中，編程電壓可以被施加到所選存儲單元MCO-MCn，通過 電壓(pass voltage)可以被施加到其余的存儲單元MCO-MCn。電荷可以通過編程電壓由 F-N隧穿注入到存儲單元MCO-MCn中。通過電壓可以高于存儲單元MCO-MCn的閾值電壓。對于讀取操作，讀取電壓可以被施加到位線BL，導(dǎo)通電壓可以被施加到串選擇線 SSL和接地選擇線GSL。在存儲單元MCO-MCn當(dāng)中，參考電壓可以被施加到所選的存儲單元 MCO-MCn，通過電壓可以被施加到其余的存儲單元MCO-MCn。對于擦除操作，擦除電壓可以被施加到存儲單元MCO-MCn的主體，OV可以被施加 到字線WL0、WL1、…、WLn-I和WLn。因此，可以立即擦除存儲單元MCO-MCn的數(shù)據(jù)。由于存儲單元MCO-MCn以折疊結(jié)構(gòu)布置，所以可以減少NAND串的垂直高度。因此， 非易失性存儲器件可以具有調(diào)整高度的垂直結(jié)構(gòu)。從而，可以增大非易失性存儲器件的可靠性。圖3到圖12是示出制造根據(jù)示例性實施例的非易失性存儲器件的方法的截面圖。 在圖3到圖12中示出的方法可以用于形成圖1的非易失性存儲器件。參照圖3，層間絕緣層115和犧牲層120可以交替堆疊在襯底105上。犧牲層120 可以相對于層間絕緣層115具有蝕刻選擇性。例如，層間絕緣層115可以是氧化物，犧牲層 120可以是氮化物。參照圖4，層間絕緣層115和犧牲層120可以被蝕刻以形成多個第一溝槽125。例 如，第一溝槽125可以利用光刻和蝕刻來形成。參照圖5，非晶半導(dǎo)體層130可以形成在第一溝槽125的內(nèi)表面以及層間絕緣層 115的最上部上。接下來，掩埋絕緣層132可以形成在非晶半導(dǎo)體層130上以填充第一溝槽 125。例如，非晶半導(dǎo)體層130和掩埋絕緣層132可以利用化學(xué)氣相淀積(CVD)方法形成。
參照圖6，至少一個第二溝槽135可以通過蝕刻層間絕緣層115和犧牲層120 (插 設(shè)在部分非晶半導(dǎo)體層130之間)、非晶半導(dǎo)體層130和掩埋絕緣層132來形成。例如，第 二溝槽135可以利用光刻和蝕刻來形成。參照圖7，在保留層間絕緣層115和掩埋絕緣層132的同時，犧牲層120可以被 選擇地去除。例如，利用各向同性蝕刻法，蝕刻劑可以從第二溝槽135滲透在層間絕緣層 115之間。例如，各向同性蝕刻法可以包括濕法蝕刻工藝或化學(xué)干法蝕刻工藝。從而，在 層間絕緣層115之間的犧牲層120被去除，因此可以形成連接到第二溝槽135的多個隧道 (tunnel) 140。非晶半導(dǎo)體層130的側(cè)壁可以被隧道140暴露。參照圖8，多個存儲介質(zhì)150可以形成在被第二溝槽135 (見圖7)和隧道140 (見 圖7)暴露的層間絕緣層115和非晶半導(dǎo)體層130的側(cè)壁上。多個存儲介質(zhì)150可以通過 順序沉積隧穿絕緣層142、電荷存儲層144和阻擋絕緣層146來形成。接下來，可以形成導(dǎo) 電層155以填充第二溝槽135(見圖7)和隧道140。例如，多個存儲介質(zhì)150和導(dǎo)電層155 可以利用具有高臺階覆蓋率的CVD方法或鍍覆方法來形成。因此，第二溝槽135的高度比非折疊結(jié)構(gòu)的高度降低一半，從而 減小了高寬比。因 此，可以增大多個存儲介質(zhì)150和導(dǎo)電層155的填充效率。參照圖9，多個控制柵極電極165可以通過選擇地蝕刻被第二溝槽 135 (見圖7)暴 露的導(dǎo)電層155(見圖8)來形成。因此，控制柵極電極165可以彼此分離。參照圖10，半導(dǎo)體結(jié)構(gòu)130a可以通過利用電子束退火晶化圖9的非晶半導(dǎo)體層 130而形成。半導(dǎo)體結(jié)構(gòu)130a可以包括底部31、第一部分32和第二部分33以及第一頂部 34和第二頂部35。圖13是示出電子束提取設(shè)備的示例性實施例的示意圖，該電子束提取設(shè)備在非 易失性存儲器件的制造方法的在圖10所示的操作中使用。電子束退火可以利用圖13中示 出的電子束提取設(shè)備來進(jìn)行。等離子體可以在適當(dāng)?shù)墓β蕳l件下形成在襯底上，然后電子 束可以通過柵格(grid)提取。通過利用電子束對非晶半導(dǎo)體層130 (見圖9)進(jìn)行退火，熱量可以從非晶半導(dǎo)體 層130的頂部傳輸。因此，具有均勻晶體結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)130a可以通過減小非晶半導(dǎo)體 層130上的成核尺寸來形成。參照圖11，器件隔離層168可以形成在分離的控制柵極電極165之間以將它們彼 此分離。接下來，柵極絕緣層170和第二導(dǎo)電層175可以形成在第一頂部34和第二頂部35上。參照圖12，串選擇柵極電極180和接地選擇柵極電極185可以通過圖案化第二導(dǎo) 電層175而形成。第二導(dǎo)電層175可以利用光刻和蝕刻來圖案化。圖14是示出根據(jù)示例性實施例的非易失性存儲器200的框圖。參照圖14，NAND單元陣列250可以被耦接到核心電路單元270。例如，NAND單元 陣列250可以包括圖1所示的非易失性存儲器件。核心電路單元270可以包括控制邏輯 271、行解碼器272、列解碼器273、檢測放大器274和頁面緩沖器275?？刂七壿?71可以與行解碼器272、列解碼器273和頁面緩沖器275通訊。行解碼 器272可以經(jīng)由串選擇線SSL、字線WL和接地選擇線GSL而與具有堆疊結(jié)構(gòu)的NAND單元陣 列250通訊。列解碼器273可以經(jīng)由位線BL與NAND單元陣列250通訊。當(dāng)從NAND單元陣列250輸出信號時，檢測放大器274可以被連接以接收來自列解碼器273的輸出。例如，控制邏輯271可以將行地址信號發(fā)送到行解碼器272，并且行解碼器272可 以解碼行地址信號并將其發(fā)送到串選擇線SSL、字線WL和接地選擇線GSL。控制邏輯271 可以將列地址信號發(fā)送到列解碼器273或頁面緩沖器275，并且列解碼器273可以解碼列地 址信號并經(jīng)由位線BL將其發(fā)送到NAND單元陣列250。堆疊型NAND單元陣列250的信號可 以經(jīng)由列解碼器273發(fā)送到檢測放大器274，被放大并通過頁面緩沖器275發(fā)送到控制邏輯 271。圖15是示出根據(jù)示例性實施例的存儲卡400的示意圖。參照圖15，存儲卡400可以包括在外殼430中的控制器410和存儲器420?？刂?器410和存儲器420可以彼此交換電信號。例如，存儲器420和控制器410可以根據(jù)控制 器410的命令而彼此發(fā)送和接收數(shù)據(jù)。因此，存儲卡400可以將數(shù)據(jù)存儲在存儲器420中 或者將數(shù)據(jù)從存儲器420輸出到外部。例如，存儲器420可以包括圖14的非易失性存儲器件200。存儲卡400可以用作 各種類型的便攜式設(shè)備的數(shù)據(jù)存儲介質(zhì)。例如，存儲卡400可以包括多媒體卡(MMC)或安 全數(shù)字(SD)卡。圖16是示出根據(jù)示例性實施例的電子系統(tǒng)500的框圖。參照圖16，電子系統(tǒng)500可以包括處理器510、輸入/輸出單元530和存儲器520。 處理器510、輸入/輸出單元530和存儲器520可以經(jīng)由總線540彼此進(jìn)行數(shù)據(jù)通信。處理 器510可以執(zhí)行程序并控制電子系統(tǒng)500。輸入/輸出單元530可以用來輸入或輸出電子 系統(tǒng)500的數(shù)據(jù)。電子系統(tǒng)500可以利用輸入/輸出單元530連接到外部設(shè)備(例如，個 人計算機(jī)或網(wǎng)絡(luò))并與外部設(shè)備交換數(shù)據(jù)。存儲器520可以存儲用于操作處理器510的代 碼和數(shù)據(jù)。例如，存儲器520可以包括圖14的非易失性存儲器件200。例如，電子系統(tǒng)500可以構(gòu)成需要存儲器520的各種類型的電子控制器。例如，電 子系統(tǒng)500可以使用在移動電話、MP3播放器、導(dǎo)航設(shè)備、固態(tài)盤(SSD)或其它家用電器中。應(yīng)當(dāng)理解，這里所述的示例性實施例應(yīng)當(dāng)僅從描述意義上理解而不是為了限制。 盡管已經(jīng)示出并描述了示例性實施例，但是應(yīng)當(dāng)理解，可以在形式和細(xì)節(jié)上進(jìn)行各種改變 而不脫離權(quán)利要求書的精神和范圍。
權(quán)利要求
一種非易失性存儲器件，包括襯底；在所述襯底上的半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括第一部分和第二部分以及底部，所述第一部分和所述第二部分基本上垂直且彼此面對，所述底部連接所述第一部分和所述第二部分；以及多個存儲單元，串聯(lián)連接且沿所述半導(dǎo)體結(jié)構(gòu)的所述第一部分和所述第二部分布置。
2.如權(quán)利要求1所述的非易失性存儲器件，還包括在所述半導(dǎo)體結(jié)構(gòu)的所述第一部分和所述第二部分之間的掩埋絕緣層，并且所述多個 存儲單元位于所述半導(dǎo)體結(jié)構(gòu)的所述第一部分和所述第二部分的在所述掩埋絕緣層的相 反側(cè)的側(cè)面上。
3.如權(quán)利要求1所述的非易失性存儲器件，其中所述多個存儲單元中的至少一個包括，沿所述半導(dǎo)體結(jié)構(gòu)的所述第一部分和所述第二部分的多個控制柵極電極之一，和 在所述第一部分和所述第二部分與所述多個控制柵極電極之間的多個存儲介質(zhì)之一。
4.如權(quán)利要求3所述的非易失性存儲器件，其中所述多個存儲介質(zhì)連接在所述半導(dǎo)體 結(jié)構(gòu)的所述第一部分和所述第二部分上。
5.如權(quán)利要求4所述的非易失性存儲器件，其中所述多個存儲介質(zhì)圍繞所述多個控制 柵極電極并在所述半導(dǎo)體結(jié)構(gòu)的所述第一部分和所述第二部分上彎曲。
6.如權(quán)利要求3所述的非易失性存儲器件，其中所述多個存儲介質(zhì)中的至少一個包括，在所述半導(dǎo)體結(jié)構(gòu)的所述第一部分和所述第二部分之一上的隧穿絕緣層， 在所述隧穿絕緣層上的電荷存儲層，以及 在所述電荷存儲層上的阻擋絕緣層。
7.如權(quán)利要求1所述的非易失性存儲器件，還包括 在所述多個存儲單元之間的多個層間絕緣層。
8.如權(quán)利要求7所述的非易失性存儲器件，其中所述半導(dǎo)體結(jié)構(gòu)包括在所述多個層間 絕緣層上從所述第一部分和所述第二部分的上端延伸的第一頂部和第二頂部。
9.如權(quán)利要求8所述的非易失性存儲器件，還包括 串選擇晶體管，在所述半導(dǎo)體結(jié)構(gòu)的所述第一頂部上；和 接地選擇晶體管，在所述半導(dǎo)體結(jié)構(gòu)的所述第二頂部上。
10.如權(quán)利要求9所述的非易失性存儲器件，其中所述串選擇晶體管和所述接地選擇 晶體管形成平面溝道結(jié)構(gòu)，該平面溝道結(jié)構(gòu)沿所述半導(dǎo)體結(jié)構(gòu)的所述第一頂部和所述第二 頂部延伸。
11.如權(quán)利要求1所述的非易失性存儲器件，其中所述多個存儲單元形成垂直溝道結(jié) 構(gòu)，該垂直溝道結(jié)構(gòu)沿所述半導(dǎo)體結(jié)構(gòu)的所述第一部分和所述第二部分延伸。
12.一種制造非易失性存儲器件的方法，該方法包括在襯底上形成半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括第一部分和第二部分以及連接所述第一 部分和所述第二部分的底部，所述第一部分和所述第二部分基本上垂直且彼此面對；以及 形成多個存儲單元，所述多個存儲單元沿所述半導(dǎo)體結(jié)構(gòu)的所述第一部分和所述第二部分布置且串聯(lián)連接。
13.如權(quán)利要求12所述的方法，還包括在所述襯底上交替地堆疊多個層間絕緣層和多個犧牲層；通過蝕刻所述多個層間絕緣層和所述多個犧牲層來形成至少一個溝槽；以及在所述至少一個溝槽的內(nèi)表面上形成非晶半導(dǎo)體層，其中形成所述半導(dǎo)體結(jié)構(gòu)包括晶化所述非晶半導(dǎo)體層。
14.如權(quán)利要求13所述的方法，其中晶化所述非晶半導(dǎo)體層包括電子束退火。
15.如權(quán)利要求13所述的方法，還包括在晶化所述非晶半導(dǎo)體層之前形成掩埋絕緣層以填充所述至少一個溝槽。
16.如權(quán)利要求13所述的方法，還包括通過在晶化所述非晶半導(dǎo)體層之前選擇地去除所述多個犧牲層來形成連接到所述至 少一個溝槽的多個隧道；在所述多個隧道中形成多個存儲介質(zhì)；以及 在所述多個存儲介質(zhì)上形成多個控制柵極電極。
17.如權(quán)利要求13所述的方法，其中所述半導(dǎo)體結(jié)構(gòu)形成為包括在所述多個層間絕緣 層上從所述第一部分和所述第二部分的上端延伸的第一頂部和第二頂部。
18.如權(quán)利要求17所述的方法，還包括在所述半導(dǎo)體結(jié)構(gòu)的所述第一頂部上形成串選擇晶體管；以及 在所述半導(dǎo)體結(jié)構(gòu)的所述第二頂部上形成接地選擇晶體管。
全文摘要
本發(fā)明公開了一種非易失性存儲器件及其制造方法。提供了具有垂直折疊結(jié)構(gòu)的非易失性存儲器件和制造該非易失性存儲器件的方法。半導(dǎo)體結(jié)構(gòu)包括基本上垂直的第一部分和第二部分。多個存儲單元沿半導(dǎo)體結(jié)構(gòu)的第一部分和第二部分布置并串聯(lián)連接。
文檔編號H01L21/8247GK101834188SQ20101017692
公開日2010年9月15日 申請日期2010年2月11日 優(yōu)先權(quán)日2009年2月11日
發(fā)明者李昌洙, 李正賢, 金榮一, 馬東俊 申請人:三星電子株式會社