專利名稱：復(fù)合半導(dǎo)體器件的側(cè)壁形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及整合有低壓、高壓元件的復(fù)合半導(dǎo)體器件側(cè)壁形成方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，在集成電路制造工藝中，整合有高壓、低壓元件的復(fù)合半導(dǎo)體器件日趨常見，根據(jù)使用環(huán)境以及工作條件的不同，高壓以及低壓元件的結(jié)構(gòu)也具有較大差異，例如一般低壓元件的晶體管柵氧厚度在100A 300 A之間，而高壓元件由于要承受較大的閾值電壓，為防止被擊穿，其柵氧厚度甚至在1000 A以上?，F(xiàn)有的復(fù)合半導(dǎo)體器件中，在形成晶體管側(cè)壁時，采用全局刻蝕工藝。即無論低壓元件或高壓元件均一次側(cè)壁成型，圖1至圖為現(xiàn)有的復(fù)合半導(dǎo)體器件的側(cè)壁形成方法示意圖。如圖1所示，提供尚未形成側(cè)壁的復(fù)合半導(dǎo)體器件，所述復(fù)合半導(dǎo)體器件包括低壓元件區(qū)I以及高壓元件區(qū)II，其中低壓元件區(qū)I中晶體管的薄柵氧層100的厚度為 250 A,而高壓元件區(qū)π中晶體管的厚柵氧層ιο 的厚度為1000 A,所述厚柵氧層ιο 的其中一側(cè)還通過局部氧化技術(shù)(locos)，進行的選擇性氧化生長，厚度達到2000 A。如圖2所示，在復(fù)合半導(dǎo)體器件的表面覆蓋沉積絕緣介質(zhì)層200，所述絕緣介質(zhì)層 200可以為氮化硅或者氧化硅等。如圖3所示，在垂直方向?qū)λ鼋^緣介質(zhì)層200采用等離子刻蝕，由于垂向的刻蝕速度大于側(cè)向的刻蝕速度，從而分別在低壓元件區(qū)I以及高壓元件區(qū)II中晶體管柵極的豎直界面形成側(cè)壁201。上述現(xiàn)有的全局側(cè)壁形成工藝存在如下問題由于低壓元件區(qū)I以及高壓元件區(qū) II中晶體管的柵氧層厚度差異較大，造成柵極的尺寸差異也較大，因此沉積絕緣介質(zhì)層后再進行刻蝕形成側(cè)壁時，難以同步形成側(cè)壁，存在以下兩種極端情況如圖4所示，假設(shè)全局側(cè)壁刻蝕時刻蝕量控制較多，能夠得到理想的高壓元件區(qū) ii中的晶體管側(cè)壁201，而相對于低壓元件區(qū)i，較多的刻蝕量產(chǎn)生過刻蝕效果，將損傷低壓元件晶體管襯底中源漏區(qū)的表面，造成結(jié)漏電。如圖5所示，假設(shè)全局側(cè)壁刻蝕時刻蝕量控制較低，能夠得到理想的低壓元件區(qū) I中的晶體管側(cè)壁201，而相對于高壓元件區(qū)I，較少的刻蝕量將造成其晶體管襯底中源漏區(qū)表面殘留的絕緣介質(zhì)層偏厚，使得后續(xù)的源漏離子注入時，注入的離子劑量變低，深度變淺，進一步導(dǎo)致晶體管的導(dǎo)通電阻變高。在上述兩種極端條件的限制下，現(xiàn)有的復(fù)合半導(dǎo)體器件的側(cè)壁形成方法，其工藝窗口非常小，難以實現(xiàn)圖3所希望得到的側(cè)壁效果，工藝不易控制，嚴重影響產(chǎn)品的質(zhì)量， 迫切需要改進
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種復(fù)合半導(dǎo)體器件的側(cè)壁形成方法，使得不同結(jié)構(gòu)尺寸的元器件區(qū)域，分別形成各自理想的側(cè)壁，提高產(chǎn)品的質(zhì)量。為解決上述問題，本發(fā)明所述的復(fù)合半導(dǎo)體器件的側(cè)壁形成方法，包括提供未形成側(cè)壁的復(fù)合半導(dǎo)體器件，所述復(fù)合半導(dǎo)體器件至少包括第一元件區(qū)以及第二元件區(qū)，且各元件區(qū)中晶體管的柵介質(zhì)層厚度各不相同；在所述復(fù)合半導(dǎo)體器件各元件區(qū)的表面覆蓋沉積絕緣介質(zhì)層；在垂直方向上對所述絕緣介質(zhì)層進行第一等離子刻蝕，使得第一元件區(qū)中形成第一側(cè)壁；在第一元件區(qū)的表面形成掩膜層；在垂直方向上對位于第二元件區(qū)表面的所述絕緣介質(zhì)層進行第二等離子刻蝕，使得第二元件區(qū)中形成第二側(cè)壁。其中，所述第一元件區(qū)中晶體管的柵介質(zhì)層厚度小于第二元件區(qū)中晶體管的柵介質(zhì)層。可選的，所述絕緣介質(zhì)層材質(zhì)為氧化硅或氮化硅。采用化學(xué)氣相沉積形成。所述對絕緣介質(zhì)層進行第一等離子刻蝕，直至露出第一元件區(qū)中晶體管的源漏區(qū)表面為止?？蛇x的，所述掩膜層材質(zhì)為光刻膠。所述對位于第二元件區(qū)表面的絕緣介質(zhì)層進行第二等離子刻蝕，直至露出第二元件區(qū)中晶體管的源漏區(qū)表面為止。所述形成方法還包括去除第一元件區(qū)表面的掩膜層的步驟。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點根據(jù)不同元器件區(qū)域中，柵極尺寸尤其是柵介質(zhì)層厚度的差異，采用多次刻蝕的方式，分區(qū)形成相應(yīng)的側(cè)壁。精確控制刻蝕量的大小，從而保證復(fù)合半導(dǎo)體器件的產(chǎn)品質(zhì)量。避免了全局刻蝕中存在的極端現(xiàn)象，具有較大的工藝窗口，易于實施。


圖1至圖3是現(xiàn)有的復(fù)合半導(dǎo)體器件的側(cè)壁形成方法示意圖；圖4以及圖5是現(xiàn)有的側(cè)壁形成方法的兩種失效情況示意圖；圖6是本發(fā)明所述復(fù)合半導(dǎo)體器件的側(cè)壁形成方法流程示意圖；圖7至圖12是本發(fā)明所述側(cè)壁形成方法的一個具體實施例示意圖。
具體實施例方式現(xiàn)有的復(fù)合半導(dǎo)體器件的側(cè)壁形成方法，采用全局側(cè)壁刻蝕，易于受到不同元器件區(qū)域的柵氧尺寸限制，而產(chǎn)生過刻蝕或刻蝕不足的情況。本發(fā)明采用分步分區(qū)域刻蝕的方法，解決上述刻蝕量難以控制的問題，從而在各元器件區(qū)域，形成各自所需的理想側(cè)壁。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。參照圖6所示，本發(fā)明所述復(fù)合半導(dǎo)體器件的側(cè)壁形成方法，基本步驟包括Si、提供未形成側(cè)壁的復(fù)合半導(dǎo)體器件，所述復(fù)合半導(dǎo)體器件至少包括第一元件區(qū)以及第二元件區(qū)，且各元件區(qū)中晶體管的柵介質(zhì)層厚度各不相同；其中，定義第一元件區(qū)中晶體管的柵介質(zhì)層厚度相對較薄，也即柵極結(jié)構(gòu)尺寸較小。此外，在現(xiàn)有的MOS工藝中，有時柵介質(zhì)層并非同柵電極一次性同時刻蝕對準(zhǔn)，因此所述柵介質(zhì)層也可能覆于晶體管的待定源漏區(qū)表面，而在后續(xù)側(cè)壁刻蝕中一并去除。S2、在所述復(fù)合半導(dǎo)體器件各元件區(qū)的表面覆蓋沉積絕緣介質(zhì)層；由于各元件區(qū)中晶體管的柵極結(jié)構(gòu)尺寸的差異，所述絕緣介質(zhì)層在覆蓋沉積時的相對厚度也可能各不相同。所述絕緣介質(zhì)層用于形成側(cè)壁，因此應(yīng)當(dāng)根據(jù)具體需要選擇其材質(zhì)。常見的側(cè)壁材質(zhì)包括氮化硅以及氧化硅等。S3、在垂直方向上對所述絕緣介質(zhì)層進行第一等離子刻蝕，使得第一元件區(qū)中形成第一側(cè)壁；其中，所述第一等離子刻蝕將在整個復(fù)合半導(dǎo)體器件的表面進行，由于第一元件區(qū)中晶體管的柵介質(zhì)層厚度最薄，柵極結(jié)構(gòu)尺寸最小，因此在第一等離子刻蝕過程中，應(yīng)當(dāng)最先露出源漏區(qū)的硅表面，而形成第一側(cè)壁，故第一等離子刻蝕應(yīng)當(dāng)根據(jù)第一元件區(qū)中晶體管源漏區(qū)的硅表面是否露出為停止依據(jù)。S4、在第一元件區(qū)的表面形成掩膜層；由于元件區(qū)的尺寸較大，為降低成本，提高生產(chǎn)效率，可以直接采用光刻膠涂抹并曝光的方式，僅在已形成理想側(cè)壁的第一元件區(qū)的表面形成掩膜。S5、在垂直方向上對位于第二元件區(qū)表面的所述絕緣介質(zhì)層進行第二等離子刻蝕，使得第二元件區(qū)中形成第二側(cè)壁。由于第一元件區(qū)的表面形成有保護的掩膜層，因此所述第二等離子刻蝕，僅對第二元件區(qū)產(chǎn)生影響。根據(jù)前述理論，當(dāng)?shù)谝坏入x子刻蝕結(jié)束時，第二元件區(qū)的表面應(yīng)當(dāng)還殘留有較厚的絕緣介質(zhì)層或柵介質(zhì)層。所述第二等離子刻蝕起到進一步刻蝕調(diào)整的作用，應(yīng)當(dāng)根據(jù)第二元件區(qū)中晶體管源漏區(qū)的硅表面是否露出為停止依據(jù)，從而進一步形成所需的
第二側(cè)壁。經(jīng)過上述基本步驟，各元件區(qū)將得到各自理想的側(cè)壁，而避免了過刻蝕或者刻蝕不足的情況。除上述步驟外，還應(yīng)當(dāng)包括去除元件區(qū)表面的掩膜層等常規(guī)步驟。下面結(jié)合具體實施例，對本發(fā)明所述的復(fù)合半導(dǎo)體器件的側(cè)壁形成方法作進一步介紹。如圖7所示，首先提供未形成側(cè)壁的復(fù)合半導(dǎo)體器件，所述復(fù)合半導(dǎo)體器件包括第一元件區(qū)I以及第二元件區(qū)II。其中，第一元件區(qū)I包括第一襯底301，位于第一襯底301表面的第一柵介質(zhì)層 302，位于第一柵介質(zhì)層302表面的第一柵電極303。所述第一柵電極303已經(jīng)過刻蝕定位， 因此第一襯底301位于其兩側(cè)的部分將作為源漏區(qū)域，而所述第一柵介質(zhì)層302尚未經(jīng)過刻蝕對準(zhǔn)，因此覆蓋于上述源漏區(qū)域的表面。第二元件區(qū)II包括第二襯底401，位于第二襯底401表面的第二柵介質(zhì)層402，位于第二柵介質(zhì)層402表面的第二柵電極403。同樣所述第二柵電極也經(jīng)過刻蝕定位，第二襯底401位于其兩側(cè)的部分作為源漏區(qū)域，而第二柵介質(zhì)層402尚未經(jīng)過刻蝕對準(zhǔn)，因此覆蓋于上述源漏區(qū)的表面，且所述第二柵介質(zhì)層402的厚度大于所述第一柵介質(zhì)層302的厚度。 此外第二柵介質(zhì)層302位于第二柵電極底部的一側(cè)還通過局部氧化技術(shù)(LOCOS)，進行的選擇性氧化生長，因此厚度較其他部分更厚，起到隔離作用。如圖8所示，在上述復(fù)合半導(dǎo)體器件的表面，也即第一元件區(qū)I以及第二元件區(qū)II 的表面覆蓋沉積絕緣介質(zhì)層500。所述絕緣介質(zhì)層500用于后續(xù)工藝刻蝕形成側(cè)壁，其材質(zhì)根據(jù)所需形成側(cè)壁的需要進行選擇，可以為氧化硅也可以為氮化硅，可以通過化學(xué)氣相沉積形成。由于前述結(jié)構(gòu)中，第一柵介質(zhì)層302以及第二柵介質(zhì)層402均未經(jīng)過刻蝕對準(zhǔn)而覆蓋于各自源漏區(qū)的表面，因此所述絕緣介質(zhì)層500也覆蓋位于源漏區(qū)上的各柵介質(zhì)層表面。在后續(xù)的側(cè)壁刻蝕中，所述源漏區(qū)上的各柵介質(zhì)層將與絕緣介質(zhì)層500 —并被刻蝕去除。如圖9所示，在垂直方向上對所述絕緣介質(zhì)層500進行第一等離子刻蝕，所述第一等離子刻蝕同時在第一元件區(qū)I以及第二元件區(qū)II內(nèi)進行。所述第一等離子刻蝕在垂直方向的刻蝕速率大于側(cè)向，因此絕緣介質(zhì)層500將在柵電極的豎直界面上殘留而形成側(cè)壁。在本實施例中，由于第一元件區(qū)I中的第一柵介質(zhì)層302的厚度較薄，整個柵極結(jié)構(gòu)的尺寸相較第二元件區(qū)II也更小，因此第一元件區(qū)I中襯底301表面的第一柵介質(zhì)層302以及絕緣介質(zhì)層500將最先被刻蝕去除，而曝露出源漏區(qū)表面。因此所述第一等離子刻蝕即以曝露出第一元件區(qū)I中的晶體管源漏區(qū)表面為停止依據(jù)。當(dāng)?shù)谝坏入x子刻蝕結(jié)束后，第一元件區(qū)I中將形成較為理想的第一側(cè)壁501。而第二元件區(qū)I中源漏區(qū)的表面將殘留有第二柵介質(zhì)層402以及部分絕緣介質(zhì)層500，其側(cè)壁尚未完成。如圖10所示，在所述第一元件區(qū)I的表面形成掩膜層600。由于第一元件區(qū)I的相對面積較大，因此所述掩膜層600可以為光刻膠。僅需要在整個復(fù)合半導(dǎo)體器件的表面涂覆光刻膠，然后采用掩膜曝光并顯影，使得第一元件區(qū)I表面的光刻膠被保留。上述掩膜層600將保護第一元件區(qū)I不受后續(xù)工藝的影響。如圖11所示，在垂直方向上對位于第二元件區(qū)II表面的絕緣介質(zhì)層500進行第二等離子刻蝕，以在第二元件區(qū)II內(nèi)形成第二側(cè)壁502。由于經(jīng)過了第一等離子刻蝕，因此第二元件區(qū)II表面的絕緣介質(zhì)層500已被初步刻蝕，當(dāng)相對于第二元件區(qū)II中第二柵介質(zhì)層402的厚度以及柵極結(jié)構(gòu)的尺寸，上述第一等離子刻蝕的刻蝕量不足以形成第二側(cè)壁502。因此所述第二等離子刻蝕作為補充，將進一步去除源漏區(qū)表面的第二柵介質(zhì)層402以及殘留的絕緣介質(zhì)層500。所述第二等離子刻蝕，也應(yīng)當(dāng)以曝露出第二元件區(qū)II中晶體管的源漏區(qū)表面為停止依據(jù)。當(dāng)?shù)诙入x子刻蝕完成后，第二元件區(qū)II中應(yīng)當(dāng)形成理想的第二側(cè)壁502。由于掩膜層600的保護作用，所述第二等離子刻蝕并不會對第一元件區(qū)I造成損傷。如圖12所示，去除第一元件區(qū)I表面的掩膜層600。完成本實施例所述復(fù)合半導(dǎo)體器件的側(cè)壁形成方法。上述實施例，僅以兩種柵介質(zhì)層厚度不同的元件區(qū)進行分步刻蝕形成各自理想側(cè)壁為例，進一步的，當(dāng)所述復(fù)合半導(dǎo)體器件包括三個或者三個以上不同柵介質(zhì)層厚度的元器件區(qū)域時，也可以采用本發(fā)明所述側(cè)壁形成方法。只需進行與分區(qū)數(shù)等次數(shù)的等離子刻蝕，并根據(jù)各區(qū)柵介質(zhì)層厚度的排序，依次進行刻蝕，且對于已形成理想側(cè)壁的元件區(qū)輔以掩膜層的保護。例如，對于柵介質(zhì)層厚度排序第N的元件區(qū)，其將受到N次數(shù)的等離子刻蝕， 逐次修正最終獲得較為理想的側(cè)壁結(jié)構(gòu)。本領(lǐng)域技術(shù)人員，應(yīng)當(dāng)容易根據(jù)本發(fā)明所揭示內(nèi)
6容，進一步推得具體的工藝步驟，此處不再贅述。 雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種復(fù)合半導(dǎo)體器件的側(cè)壁形成方法，其特征在于，包括提供未形成側(cè)壁的復(fù)合半導(dǎo)體器件，所述復(fù)合半導(dǎo)體器件至少包括第一元件區(qū)以及第二元件區(qū)，且各元件區(qū)中晶體管的柵介質(zhì)層厚度各不相同；在所述復(fù)合半導(dǎo)體器件各元件區(qū)的表面覆蓋沉積絕緣介質(zhì)層； 在垂直方向上對所述絕緣介質(zhì)層進行第一等離子刻蝕，使得第一元件區(qū)中形成第一側(cè)壁；在第一元件區(qū)的表面形成掩膜層；在垂直方向上對位于第二元件區(qū)表面的所述絕緣介質(zhì)層進行第二等離子刻蝕，使得第二元件區(qū)中形成第二側(cè)壁。
2.如權(quán)利要求1所述的形成方法，其特征在于，所述第一元件區(qū)中晶體管的柵介質(zhì)層厚度小于第二元件區(qū)中晶體管的柵介質(zhì)層。
3.如權(quán)利要求1所述的形成方法，其特征在于，所述絕緣介質(zhì)層材質(zhì)為氧化硅或氮化娃。
4.如權(quán)利要求3所述的形成方法，其特征在于，所述絕緣介質(zhì)層采用化學(xué)氣相沉積形成。
5.如權(quán)利要求1所述的形成方法，其特征在于，所述對絕緣介質(zhì)層進行第一等離子刻蝕，直至露出第一元件區(qū)中晶體管的源漏區(qū)表面為止。
6.如權(quán)利要求1所述的形成方法，其特征在于，所述掩膜層材質(zhì)為光刻膠。
7.如權(quán)利要求1所述的形成方法，其特征在于，所述對位于第二元件區(qū)表面的絕緣介質(zhì)層進行第二等離子刻蝕，直至露出第二元件區(qū)中晶體管的源漏區(qū)表面為止。
8.如權(quán)利要求1所述的形成方法，還包括去除第一元件區(qū)表面的掩膜層的步驟。
全文摘要
本發(fā)明提供了一種復(fù)合半導(dǎo)體器件的側(cè)壁形成方法，包括提供未形成側(cè)壁的復(fù)合半導(dǎo)體器件，所述復(fù)合半導(dǎo)體器件至少包括第一元件區(qū)以及第二元件區(qū)，且各元件區(qū)中晶體管的柵介質(zhì)層厚度各不相同；在所述復(fù)合半導(dǎo)體器件各元件區(qū)的表面覆蓋沉積絕緣介質(zhì)層；在垂直方向上對所述絕緣介質(zhì)層進行第一等離子刻蝕，使得第一元件區(qū)中形成第一側(cè)壁；在第一元件區(qū)的表面形成掩膜層；在垂直方向上對位于第二元件區(qū)表面的所述絕緣介質(zhì)層進行第二等離子刻蝕，使得第二元件區(qū)中形成第二側(cè)壁。
文檔編號H01L21/28GK102263062SQ20101018741
公開日2011年11月30日 申請日期2010年5月28日 優(yōu)先權(quán)日2010年5月28日
發(fā)明者匡金, 張明敏, ?？拙S, 趙志勇 申請人:無錫華潤上華半導(dǎo)體有限公司, 無錫華潤上華科技有限公司