專利名稱：一種平底結(jié)功率場(chǎng)效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
該發(fā)明涉及一種功率場(chǎng)效應(yīng)晶體管(VDMOS)及其芯片制造工藝，屬半導(dǎo)體功率器 件技術(shù)領(lǐng)域。
背景技術(shù)：
垂直導(dǎo)電雙擴(kuò)散場(chǎng)效應(yīng)晶體管(VDMOS)是目前功率場(chǎng)效應(yīng)晶體管的主要類型，傳 統(tǒng)工藝制造的器件剖面結(jié)構(gòu)圖見附圖1。結(jié)構(gòu)如圖1所示，P阱是由兩部分組合而成位于 中心的濃度較大、結(jié)深較大的P+區(qū)和面積較大(包裹并重疊P+區(qū))、濃度較小、結(jié)深較小 的P-區(qū)疊加而成一個(gè)碗狀的P阱區(qū)。傳統(tǒng)工藝P阱加工成碗狀的目的是為了減小源極擴(kuò) 散區(qū)N+/P阱/N-外延層這三層結(jié)構(gòu)寄生形成的NPN管的影響，寄生NPN管的觸發(fā)遲早和放 大能力大小直接影響該VDMOS的單脈沖雪崩擊穿能量(EAS)的大小。采用這種結(jié)構(gòu)的器件 制造工藝需要有次專門的P+區(qū)光刻，而且是在P-區(qū)形成之前。傳統(tǒng)的VDMOS典型制造流 程為1)外延片備料2)P+區(qū)光刻，P+注入、退火。3)柵氧化4)淀積多晶硅，多晶硅摻雜。5)多晶光刻、刻蝕、氧化。6) P-自對(duì)準(zhǔn)注入、退火。7)源擴(kuò)散區(qū)光刻、注入。8)淀積氧化層+磷硅玻璃、回流。9)源、柵接觸孔光刻、刻蝕。10)鋁電極光刻、刻蝕。11)氮/氫退火。12)背面金屬化。

發(fā)明內(nèi)容
本發(fā)明提供了一種新的器件結(jié)構(gòu)和制造工藝，見附圖2。本發(fā)明的創(chuàng)新之處在于其 減小寄生NPN管的原理不同，因而在器件制造工藝及結(jié)構(gòu)上不同于傳統(tǒng)工藝和結(jié)構(gòu)。新工 藝能有效減小VDMOS多晶柵之間的間隔尺寸，減小P阱結(jié)深，從而達(dá)到提高集成度、提高耐 壓和降低導(dǎo)通電阻的目的。傳統(tǒng)工藝中通過(guò)設(shè)置P+區(qū)加大P阱結(jié)深和中心濃度以增加寄生NPN管的基區(qū)寬 度和濃度來(lái)減弱寄生管的影響，新工藝不是通過(guò)調(diào)節(jié)P阱參數(shù)來(lái)控制寄生管，而是通過(guò)淺 結(jié)P+區(qū)擠壓寄生管發(fā)射區(qū)N+區(qū)(即源擴(kuò)散區(qū))結(jié)深和濃度來(lái)抑制寄生管影響。新工藝中 P+區(qū)的注入是不需光刻版的表面普注，結(jié)深也沒有超過(guò)P-區(qū)，表現(xiàn)在器件結(jié)構(gòu)上P阱是平 底形狀，區(qū)別于傳統(tǒng)的碗形結(jié)。由于P+區(qū)是硅柵側(cè)墻形成后的普注，不需要光刻版，版圖設(shè)
3計(jì)時(shí)不需要考慮P+區(qū)到源極擴(kuò)散區(qū)的規(guī)則，柵與柵之間的間隔(等于P阱寬度減去兩個(gè)溝 道長(zhǎng)度)區(qū)能做到更小，這樣能縮小元胞面積。同時(shí)，由于P阱結(jié)深減小，外延層漂移區(qū)有 效厚度增加，能提高器件耐壓。


圖1為傳統(tǒng)工藝制造的VDMOS元胞結(jié)構(gòu)示意圖。圖2為新工藝制造的VDMOS元胞結(jié)構(gòu)示意圖。附圖中虛線為P-/P+和N-/N+結(jié)界面。實(shí)現(xiàn)方式新工藝的制造流程為1)外延片備料2)分壓環(huán)光刻，硼離子注入、退火。3)柵氧化4)淀積多晶硅，多晶硅摻雜。5)多晶光刻、刻蝕、氧化。6) P-自對(duì)準(zhǔn)注入、退火。7)源擴(kuò)散區(qū)光刻、注入。8)淀積二氧化硅膜、多晶柵側(cè)墻刻蝕，P+普注。9)淀積氧化層+磷硅玻璃、退火。10)源、柵接觸孔光刻、刻蝕。11)鋁電極光刻、刻蝕。12)氮/氫退火。13)背面金屬化。
權(quán)利要求
一種平底結(jié)功率場(chǎng)效應(yīng)晶體管制造方法，其特征在于P阱中P+區(qū)結(jié)深小于P 區(qū)結(jié)深，P阱底部是由P 區(qū)形成的平底結(jié)。
2.權(quán)利1所述的平底，其特征在于P+區(qū)結(jié)深小于P-區(qū)結(jié)深。
3.權(quán)利1所述的平底，其特征在于結(jié)淺的P+區(qū)擠壓源擴(kuò)散區(qū)，源擴(kuò)散區(qū)結(jié)深在溝道側(cè) 比受到擠壓的靠近P阱中心的另一側(cè)大。
4.權(quán)利2所述的P+區(qū)，其特征在于通過(guò)多晶硅柵和多晶硅柵側(cè)墻形成后不需要光刻版 的自對(duì)準(zhǔn)普注形成。
全文摘要
本發(fā)明提供了一種新的VDMOS器件及其制造工藝，屬半導(dǎo)體功率器件技術(shù)領(lǐng)域。本發(fā)明的創(chuàng)新之處在于其減小寄生NPN管的原理不同，通過(guò)淺結(jié)P+區(qū)擠壓源擴(kuò)散區(qū)來(lái)抑制寄生管，P阱底部為P-區(qū)形成的平底結(jié)構(gòu)，因而在器件制造工藝及結(jié)構(gòu)上不同于傳統(tǒng)工藝和結(jié)構(gòu)。本發(fā)明可以縮小VDMOS多晶柵之間的間隔尺寸，減小P阱結(jié)深，從而達(dá)到提高集成度、提高耐壓和降低導(dǎo)通電阻的目的。
文檔編號(hào)H01L29/78GK101924036SQ201010189788
公開日2010年12月22日 申請(qǐng)日期2010年5月20日 優(yōu)先權(quán)日2010年5月20日
發(fā)明者江秉閏, 鄢細(xì)根, 馬潔蓀 申請(qǐng)人:華越微電子有限公司