專利名稱：半導體器件以及制造所述半導體器件的方法
技術領域：
本發(fā)明涉及一種半導體器件以及制造所述半導體器件的方法。
背景技術：
半導體器件的小型化正在作出顯著進步。小型化有助于多層配線結構。多層配線 結構伴有經由層間介電膜在上線與下線之間寄生的電容(稱為線到線電容)。圖像傳感器 (具體地說，CMOS圖像傳感器)需要縮短從每一像素中光電轉換元件的光接收表面到光電 轉換元件之上的微透鏡的距離，以防止當像素節(jié)距減少時的光學特性惡化。為此，在光電轉 換元件與微透鏡之間插入的層間介電膜變得更薄，從而增加了線到線電容。為了解決這個問題，日本專利特開No. 5-36841描述了第一層配線結構4周圍的空 間6的形成。更具體地說，在形成第一層配線結構4之后，SiN膜1被形成，以覆蓋第一層 配線結構4。此外，SiO2膜2被形成，以覆蓋SiN膜1。小孔7在第一層配線結構4之上的 部分處形成在SiO2膜2中。使用CF4/02氣體混合物，通過小孔7進行干法蝕刻，空間6形 成在第一層配線結構4周圍。旋涂玻璃膜3于是被形成并被燒結，以覆蓋SiO2膜2。此時， 旋涂玻璃膜3因高表面張力而不通過小孔7進入空間6。因此，在保持第一層配線結構4周 圍的空間6的同時，小孔7可以閉合。根據(jù)日本專利特開No. 5-36841，可以通過在第一層配 線結構4周圍形成空間6來大大減少線到線電容。在日本專利特開No. 5-36841中公開的布置中，隨著第二層配線結構5變得越長， 空間6也變得越長，從而降低了配線結構的機械強度。這種配線結構可能因后續(xù)步驟中的 CMP (化學機械拋光)而變形或者受損。

發(fā)明內容
本發(fā)明提供一種技術，用于在減少多層配線結構中的線到線電容的同時抑制多層 配線結構的機械強度的降低。本發(fā)明第一方面提供一種半導體器件，包括半導體基板以及被布置在所述半導 體基板上的多層配線結構，所述多層配線結構包括多個第一導電線；絕緣膜，覆蓋所述多 個第一導電線；以及第二導電線，被布置在絕緣膜上，從而與所述多個第一導電線交叉，其 中，所述絕緣膜在所述多個第一導電線與所述第二導電線彼此交叉的多個區(qū)域的至少一些 區(qū)域中具有間隙，以及該間隙在沿著所述第二導電線的方向的寬度不大于所述第一導電線 的寬度。本發(fā)明第二方面提供一種制造半導體器件的方法，該半導體器件具有半導體基 板，所述方法包括第一步驟，在所述半導體基板之上形成多個第一導電線；第二步驟，形 成絕緣膜，以覆蓋所述多個第一導電線；第三步驟，在所述絕緣膜中以不大于所述第一導電 線的寬度的寬度形成多個溝槽，所述多個溝槽使得所述多個第一導電線的上表面的一部分 露出；第四步驟，以第一絕緣體填充所述多個溝槽；第五步驟，在所述絕緣膜與所述第一絕 緣體上形成第二導電線，從而與所述多個第一導電線交叉；第六步驟，在所述第五步驟之后，從各個溝槽移除第一絕緣體；以及第七步驟，用第二絕緣體填充所述多個溝槽的、當在 與所述半導體基板的表面垂直的方向觀看時與所述第二導電線不重疊的部分，從而留下在 所述多個溝槽中所述多個第一導電線與所述第二導電線彼此交叉的多個區(qū)域中的至少一 些區(qū)域，作為間隙，其中，所述間隙在沿著所述第二導電線的方向的寬度不大于所述第一導 電線的寬度。根據(jù)以下參照附圖對示例性實施例的描述，本發(fā)明的進一步的特征將變得清楚。


圖IA和圖IB是分別示出根據(jù)第一實施例的半導體器件SD的結構的平面圖和截 面圖；圖2A至圖2C是示出根據(jù)第一實施例的半導體器件SD的結構的截面圖；圖3A至圖3C是示出制造根據(jù)第一實施例的半導體器件SD的方法的截面圖；圖4是示出制造根據(jù)第一實施例的半導體器件SD的方法的截面圖；圖5是示出制造根據(jù)第一實施例的半導體器件SD的方法的平面圖；圖6A至圖6C是示出制造根據(jù)第一實施例的半導體器件SD的方法的截面圖；圖7A至圖7C是示出制造根據(jù)第一實施例的半導體器件SD的方法的截面圖；圖8是示出制造根據(jù)第一實施例的半導體器件SD的方法的平面圖；圖9A至圖9C是示出制造根據(jù)第一實施例的半導體器件SD的方法的截面圖；圖10是示出制造根據(jù)第一實施例的半導體器件SD的方法的平面圖；圖IlA至圖IlC是示出制造根據(jù)第一實施例的半導體器件SD的方法的截面圖；圖12是應用根據(jù)第一實施例的光電轉換器件的成像系統(tǒng)的配置的框圖；圖13是示出根據(jù)第二實施例的半導體器件SD200的結構的截面圖；圖14A至圖14C是示出制造根據(jù)第二實施例的半導體器件SD200的方法的截面 圖；圖15是示出制造根據(jù)第二實施例的半導體器件SD200的方法的平面圖；圖16是示出制造根據(jù)第二實施例的半導體器件SD200的方法的截面圖；圖17是示出制造根據(jù)第二實施例的半導體器件SD200的方法的平面圖；圖18是示出制造根據(jù)第二實施例的半導體器件SD200的方法的截面圖；圖19是示出制造根據(jù)第二實施例的半導體器件SD200的方法的截面圖；圖20A至圖20C是分別示出制造根據(jù)第二實施例的半導體器件SD200的方法的平 面圖和截面圖；以及圖21A至圖21C是分別示出制造根據(jù)第二實施例的半導體器件SD200的方法的平 面圖和截面圖。
具體實施例方式將參照圖1A、圖1B、圖2A和圖2B描述根據(jù)本發(fā)明的第一實施例的半導體器件SD 的結構。半導體器件SD包括光電轉換器件100。圖IA是當從頂部觀看時半導體器件SD 的光電轉換器件100中的配線結構的示意圖。圖IB是示出圖IA中的截面A-A' ,E-E'和 A" -A"‘的截面圖。在圖IB中，截面A-A' ,E-E'禾PA" -A"‘重合，以便于說明。圖2八是示出圖認中截面83’34’和8”-8”’的截面圖。在圖2A中，截面B-B’、E-E，以及 B”-B”’重合，以便于說明。圖2C是示出圖IA中截面C-C’、E-E，以及C”_C”’的截面圖。 在圖2C中，截面C-C’、E-E，以及C”-C”’重合，以便于說明。半導體器件SD的光電轉換器件100包括半導體基板SB和多層配線結構ML。在半 導體基板SB的阱區(qū)域1中，以二維方式布置多個光電轉換器2。每一光電轉換器2生成與 光對應的電荷。光電轉換器2是例如光電二極管。各自充當MOS晶體管的源極電極或漏極 電極的擴散層5被布置在半導體基板SB的阱區(qū)域1中。元件隔離部分4被布置在半導體 基板SB中。元件隔離部分4限定半導體基板SB中的活性區(qū)域，電分離多個光電轉換器2， 并且電分離多個MOS晶體管。多層配線結構ML被布置在半導體基板SB上，并且包括以下構建元件。每一 MOS晶 體管中的柵極電極3被布置在待插入在兩個擴散層(源極電極和漏極電極)5之間的半導 體基板SB的表面上。柵極電極3例如以多晶硅制成，并且也可以被形成為線(多晶硅線)。 絕緣膜6覆蓋半導體基板SB和柵極電極3，并且具有平坦上表面。第一配線結構7被布置 在絕緣膜6上。第一配線結構7以例如金屬或金屬間化合物(主要包含鋁)制成。第一配 線結構7包括多個第一導電線7a至7f。在第一導電線7a至7f之中，第一導電線7a和7b 限定光電轉換器2之上的開口區(qū)域OR。絕緣膜8覆蓋第一配線結構7的第一導電線7a至 7f。絕緣膜9覆蓋絕緣膜8。絕緣膜9耐受對于絕緣膜8的拋光，并且因此在對第一導電 線上的層間介電膜進行拋光和平坦化時充當拋光停止層。絕緣膜9具有在第一導電線7a 至7f之上的位置處的開口和在光電轉換器2之上的位置處的開口。絕緣膜9折射率高于 絕緣膜8和絕緣膜11，并且在與它們的界面處減少了光反射。絕緣膜11覆蓋絕緣膜9。第 二配線結構13被布置在絕緣膜8、9和11上。第二配線結構13以例如金屬或金屬間化合 物(主要包含鋁)制成。第二配線結構13包括多個第二導電線13a至13f。在第二導電線 13a至13f之中，第二導電線13a和13b限定光電轉換器2之上的開口區(qū)域OR。當在與半 導體基板SB的表面SBa垂直的方向上觀看時，第二導電線13a至13f延伸以與第一導電線 7a至7f交叉。絕緣膜14覆蓋絕緣膜8、9和11、以及第二配線結構13，并且具有平坦上表 面。第三配線結構15被布置在絕緣膜14上。如圖1A、圖IB和圖2A所示，插塞(plug) 12a和12b被布置在線交叉區(qū)域CRl至 CR12之中的線交叉區(qū)域CRl和CR2中。插塞12a電連接第一導電線7e和第二導電線13a。 插塞12b電連接第一導電線7f和第二導電線13a。插塞12a和12b以例如金屬或金屬間 化合物(主要包含鎢)制成?？諝忾g隙10被限定在線交叉區(qū)域CRl至CR12之中的其余線 交叉區(qū)域CR3至CR12中。更具體地說，絕緣膜8和9在相應的線交叉區(qū)域CR3和CR12中 具有空氣間隙10。沒有空氣間隙10被限定在第一和第二導電線彼此不交叉的區(qū)域中?？?氣間隙10是真空空間，或者填充有空氣。空氣間隙10的介電常數(shù)大約是1，這遠低于絕緣 膜(例如SiO2或SiN)的介電常數(shù)。也就是說，空氣間隙10形成在充當?shù)谝粚щ娋€與第二 導電線之間的寄生電容的線到線電容大的部分處。沒有空氣間隙10形成在線到線電容小 的部分處。這樣可以有效地、高效地減少線到線電容。將參照圖2B詳細解釋涉及空氣間隙 10的結構。圖2B是圖2A的截面中區(qū)域D的放大圖。第一導電線7a和第二導電線13c彼 此交叉的區(qū)域CR9中的空氣間隙10在沿著第二導電線13c的方向上具有寬度W10，其等于 或小于第一導電線7a的寬度W7a。雖然未示出，但空氣間隙10在沿著第一導電線7a的方向上具有寬度，其等于或小于第二導電線13c的寬度。在空氣間隙10的四側，柱27支撐絕 緣膜6與11之間的間隙。柱27包括絕緣膜8和9。這抑制了空氣間隙10周圍的機械強度 (即，多層配線結構ML的機械強度)的降低。以此方式，該實施例可以在減少多層配線結 構ML中線到線電容的同時抑制半導體器件SD中多層配線結構ML的機械強度的降低。由 于主要描述的是光電轉換器件100，因此絕緣膜9具有在光電轉換器2之上的開口。然而， 當本發(fā)明應用于除了光電轉換器件之外的半導體器件時，可以省略該結構。將參照圖3A至圖IlC解釋制造根據(jù)本發(fā)明的第一實施例的半導體器件SD的方 法。圖3A、圖3B、圖4和圖6A至圖6C所示的截面對應于圖IB中的截面。圖5是圖4的步 驟中的平面圖。圖7A至圖7C所示的截面對應于圖1B、圖2A和圖2C中的截面。圖8是圖 7A至圖7C的步驟中的平面圖。圖9A至圖9C所示的截面對應于圖1B、圖2A和圖2C中的 截面。圖10是圖9A至圖9C的步驟中的平面圖。圖IlA至圖IlC所示的截面對應于圖1B、 圖2A和圖2C中的截面。在圖3A的步驟中，元件隔離部分4形成在半導體基板SB中。柵極電極3形成在由 半導體基板SB的表面SBa上的元件隔離部分4所限定的活性區(qū)域中。使用柵極電極3作 為掩模將離子注入半導體基板SB，從而在半導體基板SB的阱區(qū)域1 (活性區(qū)域)中形成光 電轉換器2和擴散層5。柵極電極3和擴散層5形成MOS晶體管。然后，形成絕緣膜6，以 覆蓋半導體基板SB和柵極電極3。使用CMP對絕緣膜6進行拋光，從而對絕緣膜6的上表 面進行平坦化。通孔(未示出)形成在絕緣膜6中，以例如露出擴散層5的表面。通孔填 充有金屬(例如鎢)，從而形成插塞(未示出)。金屬層疊膜(例如TiN膜/AlCu合金膜/ TiN膜的層疊膜)的各個膜通過濺射而依次沉積在絕緣膜6上。金屬層疊膜通過光刻以及 干法蝕刻而形成為第一配線結構7的圖案。更具體地說，多個第一導電線7a至7f形成在 半導體基板SB之上(第一步驟)。使用高密度等離子體CVD形成絕緣膜8，以覆蓋第一配 線結構7 (第一導電線7a至7f)(第二步驟)。絕緣膜8以例如SiO2制成。使用等離子體 CVD形成絕緣膜9，以覆蓋絕緣膜8。絕緣膜9以例如SiN制成。使用等離子體CVD形成絕 緣膜17，以覆蓋絕緣膜9。絕緣膜17充當拋光中的犧牲膜。絕緣膜17以例如SiO2制成。在圖3B的步驟中，使用CMP對絕緣膜17、9和8進行拋光，直到露出絕緣膜9的上 表面9a。結果，絕緣膜8的位于第一導電線上的部分8a以等于或小于第一導電線的寬度的 寬度被露出。換句話說，絕緣膜9的位于第一導電線之上的(縫隙狀的)開口 9b以等于或 小于第一導電線的寬度的寬度被形成。此時，獲得平坦上表面，它包括絕緣膜8的部分8a 的表面8al和絕緣膜9的上表面9a。絕緣膜9 (例如SiN膜)的拋光速率等于或小于絕緣 膜17(例如SiO2膜)的拋光速率的1/3。也就是說，絕緣膜9耐受對于絕緣膜17的拋光， 并且因此充當拋光停止層。絕緣膜17可以被有選擇地拋光，無需過度拋光絕緣膜8和拋光 第一導電線。然后，平坦化工藝結束。絕緣膜9的厚度等于或大于足以充當拋光停止層的 膜厚度的下限值，并且等于或小于使得能夠將部分8a定位成與上表面9a處于同一水平的 膜厚度的上限值。注意，在拋光之前，絕緣膜8和9在第一導電線上凸出，如圖3A所示。然 而，這些凸出通過拋光而被移除，并且在平坦化之后不被保留。在圖3C的步驟中，蝕刻掩模28通過光刻而形成在絕緣膜9上。蝕刻掩模28在光 電轉換器2之上的區(qū)域中具有開口 28g，并且在要形成溝槽19 (見圖5)的區(qū)域中具有開口 28a至28d。蝕刻掩模28覆蓋不要形成溝槽19的區(qū)域(見圖5中的部分8a)。蝕刻掩模28以例如光致抗蝕劑樹脂制成。在圖4的步驟中，使用蝕刻掩模28和拋光后的絕緣膜9作為掩模來對絕緣膜8在 第一線上的部分8a進行蝕刻。多個溝槽19a至19f’(見圖5)形成在絕緣膜8中，以露出 第一線7a至7f，從而每一溝槽具有的寬度等于或小于對應線的寬度(第三步驟)。溝槽 19a至19f’部分地充當空氣間隙10。如圖4和圖5所示，溝槽19a至19f’形成在第一線 7a至7f上在除了待布置插塞12a和12b (見圖6C)的區(qū)域CRl和CR2之外的區(qū)域中。如 上所述，溝槽19a至19f’的寬度等于或小于第一線7a至7f的寬度。例如，當絕緣膜8以 SiO2制成時，使用對SiO2有選擇地進行蝕刻的蝕刻氣體(例如C4F8+C0+Ar+02)來執(zhí)行干法 蝕刻。在此情況下，絕緣膜8相對于絕緣膜9的蝕刻選擇性(蝕刻速率比)高。也就是說， 絕緣膜9耐受對絕緣膜8的蝕刻。因此，甚至當絕緣膜8的位于第一線上的部分8a厚于絕 緣膜9時，也可以有選擇地蝕刻絕緣膜8。此后，在經由蝕刻掩模28有選擇地蝕刻絕緣膜9 的條件下，執(zhí)行干法蝕刻。例如，當絕緣膜9以SiN制成時，使用對SiN有選擇地進行蝕刻 的蝕刻氣體(例如CH2F2+C0+02)來進行干法蝕刻。相應地，位于光電轉換器2之上的絕緣 膜9的部分9g(見圖3C)被移除。在圖4的步驟中，可以通過經由蝕刻掩模28(見圖3C)執(zhí)行干法蝕刻來同時移除 絕緣膜9的部分9g和絕緣膜8的部分8a。例如，使用有選擇地蝕刻SiO2的蝕刻氣體(例如 C4F8+C0+Ar+02)和有選擇地蝕刻SiN的蝕刻氣體(例如CH2F2+C0+02)的氣體混合物來執(zhí)行干 法蝕刻。當絕緣膜8以SiO2制成并且絕緣膜9以SiN制成時，絕緣膜8相對于絕緣膜9的 蝕刻選擇性(蝕刻速率比)變?yōu)閹缀跏?。即使在這種情況下，絕緣膜8的部分8a的移除 以及充當空氣間隙10的溝槽19的形成也可以一次完成，只要蝕刻各向異性(anisotropy) 良好。因此，可以將移除光電轉換器2上留下的拋光停止層(絕緣膜9)的步驟與形成溝槽 19的步驟進行組合。在圖6A的步驟中，溝槽19a至19f’使用等離子體CVD而填充有有機絕緣體(第一 絕緣體)18a,并且絕緣膜9的開口 9c填充有有機絕緣體18b。有機絕緣膜18被形成，以覆 蓋絕緣膜9(第四步驟)。有機絕緣體18a、有機絕緣體18b和有機絕緣膜18被連續(xù)形成。 有機絕緣體18a、有機絕緣體18b和有機絕緣膜18以例如SiOC制成。在圖6B的步驟中，有機絕緣膜18、絕緣膜9和絕緣膜8使用CMP而被拋光，直到 露出絕緣膜9的上表面9a。結果，有機絕緣膜18被移除，有機絕緣體18a留在溝槽19a至 19f’中，有機絕緣體18b留在開口 9c中。此時，絕緣膜8和9的拋光速率中的每一個等于 或小于有機絕緣膜18的拋光速率的1/5。也就是說，絕緣膜9耐受對有機絕緣膜18的拋 光，并且因此充當拋光停止層。在留下有機絕緣體18a和18b的同時，可以有選擇地拋光有 機絕緣膜18，以結束平坦化工藝。隨后，絕緣膜11使用等離子體CVD而被形成，以覆蓋絕緣 膜8、絕緣膜9和有機絕緣體18a。絕緣膜11以例如SiO2制成。在圖6C的步驟中，通孔(未示出)形成在絕緣膜8和11中，以露出例如區(qū)域CRl 和CR2中的第一導電線7e和7f的表面。金屬層被形成，以填充通孔并且覆蓋絕緣膜11。金 屬層以例如鎢制成。金屬層被拋光，直到露出絕緣膜11的表面，從而形成插塞12a和12b。 此時，絕緣膜11的接近表面的部分也被拋光。然后，金屬層疊膜(例如TiN膜/AlCu合金 膜/TiN膜的層疊膜)的各個膜通過濺射而依次沉積在絕緣膜11上。圖7A至圖7C示出同一步驟中的截面。在圖7A至圖7C的步驟中，第二配線結構13的圖案是通過憑借光刻和干法蝕刻對絕緣膜11和金屬層疊膜進行構圖而形成的。更具 體地說，多個第二導電線13a至13f形成在絕緣膜8、有機絕緣體18a和絕緣膜11上，以與 第一導電線7a至7f交叉(第五步驟)。第二導電線13a至13f被形成，以部分地覆蓋有機 絕緣體18a的上表面。此時，通過在干法蝕刻步驟中的過蝕刻工藝，絕緣膜11也從沒有布 置第二導電線的區(qū)域被移除，由此露出有機絕緣體18a，如圖7C和圖8所示。沒有布置第二 導電線的區(qū)域包括圖IA和圖IB所示的開口區(qū)域OR。第二導電線充當干法蝕刻步驟中的掩 模，如圖7A、圖7B和圖8所示。因此，絕緣膜11留在布置了第二導電線的區(qū)域中，并且覆蓋 有機絕緣體18a。圖9A至圖9C示出同一步驟中的截面。在圖9A至圖9C的步驟中，在有機絕緣體 18a相對于絕緣膜8、絕緣膜9和第二導電線的蝕刻選擇性變得高的條件下進行各向同性蝕 刻(isotropic etching)，由此從溝槽19a至19f’移除有機絕緣體18a (第六步驟)。在露 出有機絕緣體18a的上表面的、當在與半導體基板SB的表面SBa垂直的方向上觀看時不與 第二導電線重疊的部分的同時，通過執(zhí)行各向同性蝕刻來從溝槽19a至19f’移除有機絕緣 體18a。當例如CF4+02用作蝕刻氣體時，有機絕緣體18a相對于絕緣膜8、絕緣膜9和第二 導電線的蝕刻選擇性是1/20。為此，可以有選擇地蝕刻有機絕緣體18a。由于干法蝕刻是各 向同性的，因此甚至通過流入間隔的蝕刻氣體(例如CF4+02)來有效地移除第二導電線13a 和13c之下的有機絕緣體18a，如圖9A和9B所示。為了通過干法蝕刻來移除有機絕緣體18a，可以在用于對第二配線結構13進行構 圖的干法蝕刻中使用過蝕刻來執(zhí)行露出有機絕緣體18a的步驟。在此情況下，可以將露出 有機絕緣體18a的步驟和對第二配線結構13進行構圖的步驟進行組合。圖IlA至圖IlC示出同一步驟中的截面。在圖IlA至圖IlC的步驟中，在溝槽19a 至19f’的、當在與半導體基板的表面垂直的方向上觀看時不與第二導電線13a至13f重疊 的部分中使用高密度等離子體CVD來掩埋絕緣體(第二絕緣體)14a(見圖11C)。絕緣膜 14被形成，以覆蓋第二導電線13a至13f。絕緣體14a和絕緣膜14被連續(xù)形成。絕緣膜14 以例如SiO2制成。更具體地說，溝槽19a至19f’填充有絕緣體(第二絕緣體)14a，從而 (在各溝槽中)留下溝槽19a至19f’中第一導電線與第二導電線彼此交叉的某些區(qū)域，作 為空氣間隙10。此時，第二絕緣體被掩埋在溝槽19a至19f’的、當在與半導體基板SB的表 面SBa垂直的方向上觀看時不與第二導電線重疊的部分中(第七步驟)。例如，插塞12a和 12b被布置在線交叉區(qū)域CRl至CR12(見圖1A)之中的線交叉區(qū)域CRl和CR2中，如圖IlA 和圖IlB所示?？諝忾g隙10形成在其余線交叉區(qū)域CR3至CR12中。此時，每一個第二導 電線之下的空間是真空空間，因為CVD氣體幾乎不流入其中?；蛘撸缘扔诨蛐∮诘诙щ?線的寬度的寬度來形成保持填充有空氣的空氣間隙10。換句話說，空氣間隙10被形成，從 而空氣間隙10在沿著第一導電線的方向上的寬度變?yōu)榈扔诨蛐∮诘诙щ娋€的寬度。反 之，空氣間隙10在沿著第二導電線的方向上的寬度等于或小于第一導電線的寬度，因為在 圖4的步驟中，每一溝槽的寬度被形成為等于或小于對應第一導電線的寬度。通過使用CMP 對絕緣膜14進行拋光來對絕緣膜14的上表面進行平坦化。然后，通孔(未示出)形成在 絕緣膜14中，以露出例如第二導電線的表面。通孔填充有金屬(例如鎢)，以形成插塞(未 示出)。金屬層疊膜(例如TiN膜/AlCu合金膜/TiN膜的層疊膜)的各個膜通過濺射而依 次沉積在絕緣膜14上。金屬層疊膜通過光刻以及干法蝕刻而形成為第三配線結構(未示出)的圖案。如圖2B所示，絕緣膜8和9中所包括的柱27經由絕緣膜11支撐第二配線結構13 與絕緣膜6之間的間隙。這種結構可以甚至在第二配線結構13在圖2B的橫向方向上變得 長時保持整個多層配線結構ML的機械強度。甚至當由在后續(xù)步驟中的CMP等施加應力時， 多層配線結構ML也幾乎不受損。在第一導電線與第二導電線彼此交叉的區(qū)域(例如線交 叉區(qū)域CR3至CR12)中所限定的空氣間隙10減少了第一導電線與第二導電線之間的線到 線電容。以此方式，根據(jù)該實施例的制造方法可以提供能夠在減少多層配線結構ML中的線 到線電容的同時抑制多層配線結構ML的機械強度的降低的半導體器件SD。圖12例舉了應用本發(fā)明的光電轉換器件的成像系統(tǒng)。如圖12所示，成像系統(tǒng)90 主要包括光學系統(tǒng)、圖像感測裝置86和信號處理單元。光學系統(tǒng)主要包括快門91、透鏡92、 以及光闌93。圖像感測裝置86包括光電轉換器件100。信號處理單元主要包括感測信號 處理電路95、A/D轉換器96、圖像信號處理器97、存儲器87、外部I/F 89、定時發(fā)生器98、 全局控制/算術單元99、記錄介質88和記錄介質控制I/F 94。信號處理單元可以不包括 記錄介質88。快門91在光學路徑上被布置在透鏡92的前面，以控制曝光。透鏡92對入射 光進行折射，以在圖像感測裝置86的光電轉換器件100的圖像感測表面上形成對象圖像。 光闌93在光學路徑上插入在透鏡92與光電轉換器件100之間。光闌93對在穿過透鏡92 之后導向光電轉換器件100的光量進行調整。圖像感測裝置86的光電轉換器件100將光 電轉換器件100的圖像感測表面上形成的對象圖像轉換為圖像信號。圖像感測裝置86從 光電轉換器件100讀出圖像信號，并且將其輸出。感測信號處理電路95連接到圖像感測裝 置86，并且處理從圖像感測裝置86輸出的圖像信號。A/D轉換器96連接到感測信號處理 電路95。A/D轉換器96將從感測信號處理電路95輸出的處理過的圖像信號(模擬信號) 轉換為圖像信號(數(shù)字信號)。圖像信號處理器97連接到A/D轉換器96。圖像信號處理 器97對于從A/D轉換器96輸出的圖像信號(數(shù)字信號)執(zhí)行各種算術處理(例如校正)， 以生成圖像數(shù)據(jù)。圖像信號處理器97將圖像數(shù)據(jù)提供給存儲器87、外部I/F 89、全局控制 /算術單元99、記錄介質控制I/F 94等等。存儲器87連接到圖像信號處理器97，并且存儲 從圖像信號處理器97輸出的圖像數(shù)據(jù)。外部I/F 89連接到圖像信號處理器97。經由外部 I/F 89將從圖像信號處理器97輸出的圖像數(shù)據(jù)傳送到外部設備(例如個人計算機)。定 時發(fā)生器98連接到圖像感測裝置86、感測信號處理電路95、A/D轉換器96和圖像信號處理 器97。定時發(fā)生器98將定時信號提供給圖像感測裝置86、感測信號處理電路95、A/D轉換 器96和圖像信號處理器97。圖像感測裝置86、感測信號處理電路95、A/D轉換器96和圖 像信號處理器97同步于定時信號而操作。全局控制/算術單元99連接到定時發(fā)生器98、 圖像信號處理器97和記錄介質控制I/F 94，并且全面控制它們。記錄介質88可拆卸地連 接到記錄介質控制I/F 94。經由記錄介質控制I/F94在記錄介質88上記錄從圖像信號處 理器97輸出的圖像數(shù)據(jù)。通過這種布置方式，只要光電轉換器件100可以取得高質量圖像 信號，就可以獲得高質量圖像(圖像數(shù)據(jù))。將參照圖13至圖21C描述根據(jù)本發(fā)明第二實施例的半導體器件SD200。將主要解 釋與第一實施例的差別。如圖13所示，半導體器件SD200包括光電轉換器件200。圖13是示出半導體器件 SD200中的與在圖IB中的截面對應的截面的截面圖。半導體器件SD200的光電轉換器件200包括多層配線結構ML200。多層配線結構ML200具有雙鑲嵌(dual damascene)結構。 多層配線結構ML200包括以下構建元件，這不同于第一實施例。第一配線結構207被布置在 絕緣膜206中。第一配線結構207以例如金屬或金屬間化合物(主要包含銅)制成。第一 配線結構207中的多個第一導電線207a至207f通過單鑲嵌(single damascene)方法而 分別被掩埋在絕緣膜206中所形成的溝槽中。擴散抑制膜(擴散勢壘膜)216覆蓋第一配 線結構207。擴散抑制膜216對第一配線結構207的材料(例如銅)進入絕緣膜209的擴 散進行抑制。第二配線結構213被布置在絕緣膜220中。第二配線結構213以例如金屬或 金屬間化合物(主要包含銅)制成。第二配線結構213中的多個第二導電線213a至213f 通過借助于雙鑲嵌方法將上述材料掩埋在絕緣膜220中所形成的溝槽中而被形成。當執(zhí)行 蝕刻以形成用于以雙鑲嵌方法掩埋第二導電線的溝槽時，絕緣膜211充當蝕刻停止層。擴 散抑制膜(擴散勢壘膜)217覆蓋第二配線結構213。擴散抑制膜217對第二配線結構213 的材料(例如銅)進入絕緣膜223的擴散進行抑制。擴散抑制膜216、絕緣膜211和擴散抑 制膜217在光電轉換器2之上的位置處具有開口。插塞212a和212b被布置在線交叉區(qū)域CRl至CR12(見圖1A、圖IB和圖2A)之 中的線交叉區(qū)域CRl和CR2中。插塞212a和212b以例如金屬或金屬間化合物(主要包含 銅)制成。插塞212a和212b通過借助于雙鑲嵌方法將所述材料掩埋在絕緣膜211、絕緣膜 209和擴散抑制膜216中所形成的孔中而被形成。與第一實施例相似，空氣間隙10被限定 在線交叉區(qū)域CRl至CR12之中的其余線交叉區(qū)域CR3和CR12中。在空氣間隙10的四側， 柱227支撐絕緣膜206與211之間的間隙。擴散抑制膜216和絕緣膜209包括柱227。制造半導體器件SD200的方法在以下幾點與第一實施例不同，如圖14A至圖21C 所示。圖14A至圖14C和圖16所示的截面對應于圖IB中的截面。圖15是圖14C的步驟 中的平面圖。圖18和圖19所示的截面對應于圖2C和圖IB中的截面。圖17是圖18和圖 19的步驟的平面圖。圖20B和圖20C所示的截面對應于圖2C和圖IB中的截面。圖20A是 圖20B和圖20C的步驟中的平面圖。圖21B和圖21C所示的截面對應于圖2C和圖IB中的 截面。圖21A是圖21B和圖21C的步驟中的平面圖。在圖14A的步驟中，絕緣膜206的上表面被平坦化，第一配線結構207通過鑲嵌方 法而被形成。更具體地說，用于掩埋第一配線結構207的材料(例如金屬或主要包含銅的 金屬間化合物)的溝槽形成在絕緣膜206中。材料被掩埋在溝槽中，從而形成第一配線結 構207。使用等離子體CVD形成擴散抑制膜216，以覆蓋第一配線結構207。擴散抑制膜216 以例如SiN制成。然后，在光刻之后通過干法蝕刻移除擴散抑制膜216的位于光電轉換器 2之上的部分。使用等離子體CVD形成絕緣膜209，以覆蓋絕緣膜206和擴散抑制膜216。 絕緣膜209以例如SiO2制成。絕緣膜209的上表面上所生成的臺階通過CMP而被拋光并 且被平坦化。蝕刻掩模228通過光刻而形成在絕緣膜209上。蝕刻掩模228在待形成溝槽 19 (見圖5)的區(qū)域中具有開口 228a至228d。在圖14B的步驟中，絕緣膜209的位于第一導電線之上的部分經由蝕刻掩模 228(見圖14A)而被蝕刻。結果，多個溝槽19a至19f’(見圖5)形成在絕緣膜209中，從 而每一溝槽的寬度變?yōu)榈扔诨蛐∮趯牡谝粚щ娋€的寬度，這與第一實施例相似。其后， 進行與圖6A的步驟中相同的工藝。在圖14C的步驟中，執(zhí)行與圖6B的步驟中相同的平坦化工藝，以露出有機絕緣體18a，如圖15所示。絕緣膜211使用等離子體CVD而被形成，以覆蓋絕緣膜209和有機絕緣 體18a。絕緣膜211以例如SiN制成。當執(zhí)行蝕刻以形成用于以雙鑲嵌方法掩埋第二導電 線的孔時，絕緣膜211充當蝕刻停止層。在圖16的步驟中，絕緣膜(第二絕緣膜)220使用等離子體CVD而被形成在絕緣 膜211上。用于以雙鑲嵌方法掩埋插塞212a和212b的第一孔224通過光刻而形成在絕緣 膜220、211和209以及擴散抑制膜216中。用于以雙鑲嵌方法掩埋第二導電線的第二溝槽 226通過光刻而形成在絕緣膜220中。Ta膜和導電屏蔽膜通過濺射而被形成。第一孔224 和第二溝槽226通過電鍍而填充有導體。導體以例如金屬或金屬間化合物(主要包含銅) 制成。導體通過CMP而被拋光并且被平坦化，從而形成插塞212a和212b以及符合第二溝 槽226的第二配線結構213。使用等離子體CVD形成擴散抑制膜217，以覆蓋第二配線結構 213和絕緣膜220。擴散抑制膜217以例如SiN制成。圖18和圖19示出同一步驟中的截面。在圖18和圖19的步驟中，蝕刻掩模229 通過光刻而形成在擴散抑制膜217上。蝕刻掩模229在光電轉換器2之上的區(qū)域中具有開 口 229g，并且在待形成第二孔225 (稍后描述)以露出有機絕緣體18a的區(qū)域中具有開口 229a。擴散抑制膜217、絕緣膜220和絕緣膜211使用蝕刻掩模229和第二導電線作為掩模 而被蝕刻。相應地，第二孔225形成在擴散抑制膜217、絕緣膜220和絕緣膜211中，以露出 有機絕緣體18a的上表面的、當在與半導體基板的表面SBa垂直的方向上觀看時不與第二 導電線重疊的部分(見圖17)。此時，擴散抑制膜217、絕緣膜220和絕緣膜211的位于光 電轉換器2之上的部分也被移除，從而形成第三溝槽230。圖20A至圖20C分別是在同一步驟中的平面圖和截面圖。在圖20A至圖20C的步 驟中，在有機絕緣體18a相對于擴散抑制膜217和絕緣膜220、211和209的蝕刻選擇性變 高的條件下經由第二孔225進行各向同性蝕刻，由此從溝槽19a至19f’(見圖5)移除有 機絕緣體18a。此時，擴散抑制膜216和絕緣膜209高度耐受對有機絕緣體18a的等向性 干法蝕刻。因此易于有選擇地蝕刻有機絕緣體18a(見圖20B)。由于干法蝕刻是各向同性 的，因此第二配線結構213之下的有機絕緣體18a通過流入間隔的蝕刻氣體而被移除(見 圖 20C)。在圖21A至圖21C的步驟中，第二孔225使用高密度等離子體CVD而被填充有絕緣 體(第二絕緣體)223a。此外，第三溝槽230填充有絕緣體223b。絕緣膜223被形成，以覆 蓋擴散抑制膜217。更具體地說，溝槽19a至19f’經由第二孔225填充有絕緣體223a，以 留下溝槽19a至19f’中第一導電線和第二導電線彼此交叉的一些區(qū)域，作為空氣間隙10。 此時，每一個第二導電線之下的空間是真空空間，因為CVD氣體幾乎不流入其中。或者，以 等于或小于第二導電線的寬度的寬度形成保持填充有空氣的空氣間隙10。也就是說，空氣 間隙10被形成，從而空氣間隙10在沿著第一導電線的方向上的寬度變?yōu)榈扔诨蛐∮诘诙?導電線的寬度。與之對照，空氣間隙10在沿著第二導電線的方向上的寬度等于或小于第一 導電線的寬度，因為在圖14B的步驟中，每一溝槽的寬度被形成為等于或小于對應的第一 導電線的寬度。在半導體器件制造方法中，可以使用形成空氣間隙的步驟來執(zhí)行移除位于光電轉 換器之上的蝕刻停止層和擴散抑制膜的各部分的工藝。因此，與在分離的步驟中執(zhí)行移除 蝕刻停止層和擴散抑制膜的各部分的工藝以及形成空氣間隙的工藝的情況相比，步驟的數(shù)量可以減少。 雖然已經參照示例性實施例描述了本發(fā)明，但應理解，本發(fā)明不限于所公開的示 例性實施例。所附權利要求的范圍與最寬泛的解釋一致，從而包括所有這樣的修改和等同 結構及功能。
權利要求
一種半導體器件，包括半導體基板；以及多層配線結構，被布置在所述半導體基板上，所述多層配線結構包括多個第一導電線；絕緣膜，覆蓋所述多個第一導電線；以及第二導電線，被布置在所述絕緣膜上，從而與所述多個第一導電線交叉，其中，所述絕緣膜在所述多個第一導電線與所述第二導電線彼此交叉的多個區(qū)域的至少一些區(qū)域中具有間隙，以及所述間隙在沿著所述第二導電線的方向的寬度不大于所述第一導電線的寬度。
2.根據(jù)權利要求1所述的半導體器件，其中，所述間隙在沿著所述第一導電線的方向 的寬度不大于所述第二導電線的寬度。
3.根據(jù)權利要求1所述的半導體器件，其中， 所述半導體器件包括光電轉換器件，以及 所述半導體基板包括光電轉換器。
4.一種制造半導體器件的方法，該半導體器件具有半導體基板，所述方法包括 第一步驟，在所述半導體基板之上形成多個第一導電線；第二步驟，形成絕緣膜，以覆蓋所述多個第一導電線；第三步驟，在所述絕緣膜中以不大于所述第一導電線的寬度的寬度形成多個溝槽，所 述多個溝槽使得所述多個第一導電線的上表面的相應部分露出； 第四步驟，用第一絕緣體填充所述多個溝槽；第五步驟，在所述絕緣膜和所述第一絕緣體上形成第二導電線，從而與所述多個第一 導電線交叉；第六步驟，在所述第五步驟之后，從各個溝槽移除所述第一絕緣體；以及 第七步驟，用第二絕緣體填充所述多個溝槽的、當在與所述半導體基板的表面垂直的 方向觀看時與所述第二導電線不重疊的部分，從而留下在所述多個溝槽中所述多個第一導 電線與所述第二導電線彼此交叉的多個區(qū)域中的至少一些區(qū)域，作為間隙，其中，所述間隙在沿著所述第二導電線的方向的寬度不大于所述第一導電線的寬度。
5.根據(jù)權利要求4所述的方法，其中，在露出所述第一絕緣體的上表面的、當在與所述 半導體基板的表面垂直的方向觀看時不與所述第二導電線重疊的部分時，在第一絕緣體相 對于所述絕緣膜和所述第二導電線的蝕刻選擇性變高的條件下，通過執(zhí)行各向同性蝕刻來 從所述多個溝槽移除所述第一絕緣體。
6.根據(jù)權利要求4所述的方法，其中， 所述第五步驟包括以下步驟在所述絕緣膜和所述第一絕緣體上形成第二絕緣膜； 在所述第二絕緣膜中形成第二溝槽，以與所述多個第一導電線交叉；以及 用導體填充所述第二溝槽，以形成與所述第二溝槽對應的所述第二導電線， 所述第六步驟包括以下步驟在所述第二絕緣膜中形成多個孔，以露出所述第一絕緣體的上表面的、當在與所述半導體基板的表面垂直的方向觀看時不與所述第二導電線重疊的部分；以及在第一絕緣體相對于所述絕緣膜和所述第二導電線的蝕刻選擇性變高的條件下，通過 經由所述多個孔執(zhí)行各向同性蝕刻來從所述多個溝槽移除所述第一絕緣體，以及 在所述第七步驟中，經由所述多個孔用所述第二絕緣體填充所述多個溝槽。
7.根據(jù)權利要求4所述的方法，其中， 所述半導體器件包括光電轉換器件，以及 所述半導體基板包括光電轉換器。
全文摘要
本發(fā)明公開了一種半導體器件以及制造所述半導體器件的方法。該半導體器件包括半導體基板和布置在所述半導體基板上的多層配線結構，所述多層配線結構包括多個第一導電線；絕緣膜，覆蓋所述多個第一導電線；以及第二導電線，布置在絕緣膜上，從而與所述多個第一導電線交叉，其中，所述絕緣膜在所述多個第一導電線與所述第二導電線彼此交叉的多個區(qū)域的至少一些中具有間隙，以及該間隙在沿著所述第二導電線的方向的寬度不大于所述第一導電線的寬度。
文檔編號H01L23/528GK101908525SQ201010196500
公開日2010年12月8日 申請日期2010年6月3日 優(yōu)先權日2009年6月8日
發(fā)明者青木武志 申請人:佳能株式會社