專利名稱：一種基于半導(dǎo)體納米線形成的邏輯門及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件技術(shù)領(lǐng)域，具體涉及一種半導(dǎo)體器件及其制備方法，特別 涉及一種基于半導(dǎo)體納米線的基本器件和邏輯門及其制備方法。
背景技術(shù)：
納米線是一種納米尺度的線，換一種說法，納米線可以被定義為一種具有在橫向 上被限制在100納米以下(縱向沒有限制)的一維結(jié)構(gòu)。這種尺度上，量子力學(xué)效應(yīng)很重 要，因此也被稱作"量子線"。根據(jù)組成材料的不同，納米線可分為不同的類型，包括金屬 納米線(如Ni、Pt、Au等)，半導(dǎo)體納米線(如InP、Si、GaN等)和絕緣體納米線(如 3土02、1102等)。分子納米線由重復(fù)的分子元組成，可以是有機(jī)的，也可以是無機(jī)的。當(dāng)前，納米線尚未在自然界中被發(fā)現(xiàn)，而只能在實驗室中進(jìn)行生產(chǎn)?，F(xiàn)在常用的納 米線制備方法是VLS合成法(Vapor-Liquid-Solid)。這種技術(shù)是采用激光融化的粒子或者 一種原料氣硅烷作源(材料)，然后把源(材料)暴露在一種催化劑中。對納米線來說，最 好的催化材料是液體金屬(比如金)的納米簇，它可以被以膠質(zhì)的形式購買，然后被沉積在 基質(zhì)上或通過去濕法從薄膜上自我組裝。源(材料)進(jìn)入到這些納米簇中并充盈其中，一 旦達(dá)到了超飽和，源(材料)將固化，并從納米簇上向外生長。最終產(chǎn)品的長度可由源材料 的供應(yīng)時間來控制。近年來，一維納米結(jié)構(gòu)，例如納米管、納米線、納米帶等，因為它們是尺度和維度決 定的物理和化學(xué)性質(zhì)的理想體系，引起了人們廣泛的研究興趣。作為納米技術(shù)的一個重要 組成部分，利用納米線制造半導(dǎo)體器件的技術(shù)已經(jīng)日臻成熟，但是這僅限于單個元件，例如 MOSFET0如果使用納米線來實現(xiàn)簡單的邏輯功能，需要使用精密的手段去對納米線進(jìn)行移 動和定位，使得不同的納米線移動到所需的位置，進(jìn)而實現(xiàn)較復(fù)雜的結(jié)構(gòu)，例如p-n結(jié)或者 邏輯門等等。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種基于半導(dǎo)體納米線的半導(dǎo)體器件和邏輯門的制備方 法，以克服目前需要使用復(fù)雜的納米線移動定位技術(shù)的缺陷，并提供相應(yīng)的半導(dǎo)體器件和 邏輯門結(jié)構(gòu)。本發(fā)明提出的一種半導(dǎo)體納米線的制備方法，包括提供一個絕緣襯底；在所述絕緣襯底表面生長一硅層，并在所述硅層表面氧化形成一介質(zhì)層；在所述介質(zhì)層表面光刻形成圖形，并刻蝕所述介質(zhì)層與硅層形成硅塊；在所述硅塊周圍形成一金屬層，并刻蝕所述金屬層使其僅保留在硅塊側(cè)壁上；高溫退火，使硅塊側(cè)壁上的金屬變成為金屬納米顆粒；利用氣態(tài)_液態(tài)_固態(tài)(VLS)法橫向生長半導(dǎo)體納米線。所述絕緣襯底為Si02、Si3N4或者其它材料的絕緣體。所述介質(zhì)層為氧化硅或者氮
4化硅，其厚度為1-50納米。所述金屬層為Au、Pt、Pd、Cu、Ni、Co或者其它金屬。所述半導(dǎo) 體納米線為GaAs、InAs, InGaAs, InP、Si或GaN等材料。在進(jìn)行半導(dǎo)體納米線的生長時，當(dāng)半導(dǎo)體納米線的尖端碰觸到對面硅塊的側(cè)壁 后，將會停止生長。這樣，我們通過控制硅塊之間的距離就可以控制半導(dǎo)體納米線的生長長度。本發(fā)明同時還提供了利用上述半導(dǎo)體納米線的制備方法來制備p-n結(jié)的方法，包 括下列步驟提供一個絕緣襯底；在所述絕緣襯底上形成硅塊結(jié)構(gòu)；在所述硅塊側(cè)壁上形成金屬納米顆粒；生長具有第一種摻雜類型的半導(dǎo)體納米線；繼續(xù)生長具有第二種摻雜類型的半導(dǎo)體納米線。所述絕緣襯底為Si02、Si3N4或者其它材料的絕緣體。所述金屬納米顆粒為Au、Pt、 Pd、Cu、Ni、Co或者其它金屬的納米顆粒。所述半導(dǎo)體納米線為GaAs、InAs, InGaAs, InP、 Si或GaN等材料。進(jìn)一步地，所述第一種摻雜類型為η型，所述第二種摻雜類型為P型；或者，所述第 一種摻雜類型為P型，所述第二種摻雜類型為η型。通過控制硅塊之間的距離，在進(jìn)行具有第一種摻雜類型的半導(dǎo)體納米線的生長 時，在短距離的硅塊之間形成的半導(dǎo)體納米線因其尖端碰觸到對面的硅塊側(cè)壁而停止生 長，可以作為電阻使用；在長距離的硅塊之間形成的半導(dǎo)體納米線的尖端沒有碰觸到硅塊 側(cè)壁而會繼續(xù)生長，然后人為控制停止具有第一種摻雜類型的半導(dǎo)體納米線的生長并控制 進(jìn)行具有第二種摻雜類型的半導(dǎo)體納米線的生長，此時在長距離的硅塊之間形成相鄰具有 第一種摻雜類型和第二種摻雜類型的半導(dǎo)體納米線，構(gòu)成P-n結(jié)結(jié)構(gòu)。采用上述半導(dǎo)體納米線的制備方法還可以實現(xiàn)邏輯門結(jié)構(gòu)，一種簡單的邏輯門結(jié) 構(gòu)包括在絕緣襯底上形成有至少第一個、第二個、第三個和第四個共四個硅塊結(jié)構(gòu)；在所述第一個硅塊與第二個硅塊之間形成的半導(dǎo)體納米線電阻；在所述第二個硅塊與第三個、第四個硅塊之間形成半導(dǎo)體納米線p-n結(jié)結(jié)構(gòu)。所述絕緣襯底為Si02、Si3N4或者其絕緣體。所述半導(dǎo)體納米線為GaAs、InAs, InGaAs, InP、Si、GaN 等材料。進(jìn)一步地，如果將所述第一個硅塊接高電平，將所述p-n結(jié)的正極端形成于第二 個硅塊側(cè)并將所述第二個硅塊作為輸出端，將所述P-n結(jié)的負(fù)極端形成于所述第三個、第 四個硅塊側(cè)并將所述第三個、第四個硅塊作為兩個輸入端，則該邏輯門結(jié)構(gòu)為一個與門結(jié) 構(gòu)。更進(jìn)一步地，如果將所述第一個硅塊接低電平，將所述p-n結(jié)的負(fù)極端形成于第 二個硅塊側(cè)并將所述第二個硅塊作為輸出端，將所述P-n結(jié)的正極端形成于所述第三個、 第四個硅塊側(cè)并將所述第三個、第四個硅塊作為兩個輸入端，則該邏輯門結(jié)構(gòu)為一個或門結(jié)構(gòu)。本發(fā)明克服了之前制作納米線邏輯器件需要使用復(fù)雜的納米線移動定位技術(shù)的缺陷，工藝過程簡單并且可以與傳統(tǒng)CMOS工藝相兼容。本發(fā)明提出的基于半導(dǎo)體納米線的 邏輯門的實現(xiàn)方法還可以擴(kuò)展到絕大多數(shù)的邏輯結(jié)構(gòu)，并且可以根據(jù)實際情況，形成不同 材料和不同摻雜類型的納米線。同時，本發(fā)明可以用于未來大規(guī)模納米線集成電路中，并有 望在柔性電路中得到拓展。


圖Ia至圖If為本發(fā)明提供的一種制備半導(dǎo)體納米線的實施例工藝流程圖。圖2a與圖2b為本發(fā)明提供的一種利用半導(dǎo)體納米線制備p_n結(jié)的實施例示意 圖。圖3a為本發(fā)明提供的利用半導(dǎo)體納米線制備的邏輯與門結(jié)構(gòu)的實施例截面圖。圖3b為圖3a所示邏輯與門結(jié)構(gòu)的等效電路圖。圖4a為本發(fā)明提供得利用半導(dǎo)體納米線制備的邏輯或門結(jié)構(gòu)的實施例截面圖。圖4b為圖4a所示邏輯或門結(jié)構(gòu)的等效電路圖。
具體實施例方式下面將參照附圖對本發(fā)明的示例性實施方式作詳細(xì)說明。在圖中，為了方便說明， 放大或縮小了層和區(qū)域的厚度，所示大小并不代表實際尺寸。盡管這些圖并不能完全準(zhǔn)確 的反映出器件的實際尺寸，但是它們還是完整的反映了區(qū)域和組成結(jié)構(gòu)之間的相互位置， 特別是組成結(jié)構(gòu)之間的上下和相鄰關(guān)系。一種制備半導(dǎo)體納米線的工藝流程如圖Ia至圖If所示。首先，在提供的絕緣襯底101的表面上生長低電阻值的硅層102，接著在硅層102 的表面氧化形成一氧化層103，比如為氧化硅，厚度為1-50納米，如圖Ia所示。絕緣體襯底 可以為SiO2襯底Si3N4襯底。接下來，利用光刻的方法，在氧化層103的表面形成圖形，接著刻蝕氧化層103，并 以剩余的氧化層103作為掩膜繼續(xù)刻蝕硅層102，從而形成硅塊結(jié)構(gòu)，如圖Ib所示。接下來，將上述步驟形成結(jié)構(gòu)傾斜一定角度，利用電子槍蒸鍍法在硅塊的周圍形 成一金屬層104，金屬層比如為Au，如圖lc，所示120為電子槍，120a、120b和120c為示意 的電子束，所示130為金屬Au源，130a、130b和130c為示意蒸發(fā)的高能金屬離子。接下來，使用HF酸刻蝕金屬層104，使其僅保留在硅塊的側(cè)壁上，同時刻蝕掉硅區(qū) 上方剩余的氧化層，如圖Id所示。接下來，在500°C -900°C的高溫下退火，使硅塊側(cè)壁上的金屬層變成直徑為幾百 納米的小顆粒，如圖le，所示104a、104b、104c、104d、104e和104f為示意給出的多個納米顆 粒中的六個。最后，利用氣態(tài)-液態(tài)-固態(tài)(VLS)法橫向生長半導(dǎo)體納米線，半導(dǎo)體納米線比如 為硅納米線，如圖If所示。需要注意的是，在進(jìn)行硅納米線生長時，當(dāng)硅納米線的尖端碰觸到對面的硅塊側(cè) 墻后，將會停止生長。利用本發(fā)明所提供的半導(dǎo)體納米線的制備方法，可以制備一些半導(dǎo)體器件的簡單 結(jié)構(gòu)。圖2a和圖2b給出了一種制備半導(dǎo)體納米線p-n結(jié)的方法。
第一步，利用本發(fā)明提供的半導(dǎo)體納米線的制備方法，在提供的絕緣襯底(本發(fā) 明示意圖未畫出)上，形成硅塊201a、201b和201c，硅塊201a與硅塊201不之間的距離Sl 要短于硅塊201a與硅塊201c之間的距離S2，在本發(fā)明實施例中，我們優(yōu)選為S2 = 2S1。然 后在硅塊201a的側(cè)墻上形成Au納米顆粒，所示202a、202b、202c和202d為示例給出的多 個Au納米顆粒中四個，接著進(jìn)行第一階段的具有ρ型摻雜類型的硅納米線的生長，形成硅 納米線 203a,203b,203c 和 203d。需要注意的是，在進(jìn)行第一階段的硅納米線的生長時，硅塊201a與硅塊201b之間 的硅納米線當(dāng)其尖端碰觸到硅塊201b的側(cè)壁時會停止生長，而硅塊201a與硅塊201c之間 的硅納米線會繼續(xù)生長。第二步，當(dāng)硅塊201a與硅塊201b之間的硅納米線自動停止生長時，人為控制具有 P型摻雜類型的硅納米線的生長，并控制進(jìn)行第二階段的具有η型摻雜類型的硅納米線的 生長，此時，硅塊201a與硅塊201b之間的硅納米線不再生長，而硅塊201a與硅塊201c之 間的硅納米線會繼續(xù)生長，形成硅納米線204a和204b。這樣，就可以在硅塊201a與硅塊 201b之間只形成ρ型摻雜類型的硅納米線，作為ρ型硅電阻，而在硅塊201a與硅塊201c之 間同時形成具有P型摻雜類型的硅納米線和η型摻雜類型的硅納米線，可以構(gòu)成一個ρ-η 結(jié)結(jié)構(gòu)。利用本發(fā)明提供的半導(dǎo)體納米線的制備方法，通過設(shè)計硅塊的不同結(jié)構(gòu)，然后進(jìn) 行半導(dǎo)體納米線的生長，還可以制備一些半導(dǎo)體器件的簡單結(jié)構(gòu)，進(jìn)而實現(xiàn)邏輯功能。圖3a為利用本發(fā)明提供的半導(dǎo)體納米線的制備方法形成的一種邏輯與門結(jié)構(gòu)， 所示301a、301b、301c和301d為形成在絕緣襯底上的不同位置的硅塊，所示302a、302b和 302c為示例給出的Au納米顆粒，所示303a、303b和303c為示例給出的具有ρ型摻雜類型 的硅納米線，所示304a和304b為示例給出的具有η型摻雜類型的硅納米線。這樣，硅塊 301c與硅塊301d之間的硅納米線相當(dāng)于一個ρ型硅電阻，而硅塊301a、301b與硅塊301c 之間的硅納米線構(gòu)成Ρ-η結(jié)結(jié)構(gòu)。如果，將硅塊301d接高電平，硅塊301a、301b作為輸入 端，硅塊301c做為輸出端，則該結(jié)構(gòu)相當(dāng)于一個邏輯與門結(jié)構(gòu)，其等效電路圖如圖3b所示， 311和312分為輸入端Vinl、Vin2，313為輸出端Vout，314接高電平，321和322為ρ-η結(jié) 二極管，323為ρ型硅電阻。圖4a為利用本發(fā)明提供的半導(dǎo)體納米線的制備方法形成的一種邏輯或門結(jié)構(gòu)， 所示401a、401b、401c和401d為形成在絕緣襯底上的不同位置的硅塊，所示402a、402b和 402c為示例給出的Au納米顆粒，所示403a、403b和403c為示例給出的具有ρ型摻雜類型 的硅納米線，所示404a和404b為示例給出的具有η型摻雜類型的硅納米線。這樣，硅塊 401c與硅塊401d之間的硅納米線相當(dāng)于一個ρ型硅電阻，而硅塊401a、401b與硅塊401c 之間的硅納米線構(gòu)成Ρ-η結(jié)結(jié)構(gòu)。如果，將硅塊401d接低電平，硅塊401a、401b作為輸入 端，硅塊401c做為輸出端，則該結(jié)構(gòu)相當(dāng)于一個邏輯與門結(jié)構(gòu)，其等效電路圖如圖4b所示， 411和412分為輸入端Vinl、Vin2，413為輸出端Vout，414接低電平，421和422為ρ-η結(jié) 二極管，423為ρ型硅電阻。如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的 實施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體 實例。
權(quán)利要求
一種半導(dǎo)體納米線的制備方法，其特征在于具體步驟包括提供一個絕緣襯底；在所述絕緣襯底表面生長一硅層在所述硅層表面氧化形成一介質(zhì)層；在所述介質(zhì)層表面光刻形成圖形；刻蝕所述介質(zhì)層與硅層形成硅塊；在所述硅塊周圍形成一金屬層；刻蝕所述金屬層，使其僅保留在硅塊側(cè)壁上；高溫退火，使硅塊側(cè)壁上的金屬變成為金屬納米顆粒；利用氣態(tài) 液態(tài) 固態(tài)法橫向生長半導(dǎo)體納米線。
2.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述絕緣襯底為SiO2或Si3N4。
3.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述介質(zhì)層材料為氧化硅或者氮化 硅，其厚度為1-50納米。
4.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述金屬層材料為Au、Pt、Pd、Cu、Ni 或Co。
5.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述半導(dǎo)體納米線材料為GaAs、 InAs, InGaAs, InP、Si 或 GaN0
6.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述半導(dǎo)體納米線的生長在其尖端 碰觸到對面硅塊的側(cè)壁后停止。
7.一種基于半導(dǎo)體納米線的p-n結(jié)的制備方法，包括 提供一個絕緣襯底；在所述絕緣襯底上形成硅塊結(jié)構(gòu)； 在所述硅塊側(cè)壁上形成金屬納米顆粒； 生長具有第一種摻雜類型的半導(dǎo)體納米線； 繼續(xù)生長具有第二種摻雜類型的半導(dǎo)體納米線。
8.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，所述絕緣襯底為SiO2或Si3N4。
9.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，所述金屬納米顆粒材料為Au、Pt、Pd、 Cu、Ni 或 Co。
10.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，所述半導(dǎo)體納米線材料為GaAs、 InAs, InGaAs, InP、Si 或 GaN0
11.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，所述半導(dǎo)體納米線的生長在其尖端 碰觸到對面硅塊的側(cè)壁后停止，通過控制硅塊之間的距離，在短距離的硅塊之間形成只具 有第一種摻雜類型的半導(dǎo)體納米線，作為電阻使用；在長距離的硅塊之間形成相鄰具有第 一種摻雜類型和第二種摻雜類型的半導(dǎo)體納米線，構(gòu)成P-n結(jié)結(jié)構(gòu)。
12.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，所述第一種摻雜類型為η型，所述第 二種摻雜類型為P型；或者所述第一種摻雜類型為P型，所述第二種摻雜類型為η型。
13.一種基于半導(dǎo)體納米線形成的邏輯門結(jié)構(gòu)，其特征在于，包括 在絕緣襯底上至少形成有第一個、第二個、第三個和第四個共四個硅塊結(jié)構(gòu)； 在所述第一個硅塊與第二個硅塊之間形成的半導(dǎo)體納米線電阻；在所述第二個硅塊與第三個、第四個硅塊之間形成的半導(dǎo)體納米線p-n結(jié)結(jié)構(gòu)。
14.根據(jù)權(quán)利要求13所述的邏輯門結(jié)構(gòu)，其特征在于，所述絕緣襯底為Si02、Si3N4或者 其絕緣體。
15.根據(jù)權(quán)利要求13所述的制備方法，其特征在于，所述半導(dǎo)體納米線材料為GaAs、 InAs, InGaAs, InP、Si 或 GaN0
16.根據(jù)權(quán)利要求13所述的邏輯門結(jié)構(gòu)，其特征在于，所述第一個硅塊接高電平，所述 P-n結(jié)的正極端形成于第二個硅塊側(cè)并將所述第二個硅塊作為輸出端，所述p-n結(jié)的負(fù)極 端形成于所述第三個、第四個硅塊側(cè)并將所述第三個、第四個硅塊作為兩個輸入端，則該邏 輯門結(jié)構(gòu)為一個與門結(jié)構(gòu)。
17.根據(jù)權(quán)利要求13所述的邏輯門結(jié)構(gòu)，其特征在于，所述第一個硅塊接低電平，所述 P-n結(jié)的負(fù)極端形成于第二個硅塊側(cè)并將所述第二個硅塊作為輸出端，所述p-n結(jié)的正極 端形成于所述第三個、第四個硅塊側(cè)并將所述第三個、第四個硅塊作為兩個輸入端，則該邏 輯門結(jié)構(gòu)為一個或門結(jié)構(gòu)。
全文摘要
本發(fā)明屬于半導(dǎo)體器件技術(shù)領(lǐng)域，具體為一種基于半導(dǎo)體納米線形成的邏輯門及其制備方法。本發(fā)明首先在襯底的表面生長一定的硅圖案，然后在硅圖案的側(cè)壁上橫向生長納米線，通過控制硅圖案之間的距離來控制不同的納米線類型(單質(zhì)或p-n結(jié))，并且通過這些簡單結(jié)構(gòu)來實現(xiàn)一定的邏輯功能。本發(fā)明克服了目前制作納米線邏輯器件需要使用復(fù)雜的納米線移動定位技術(shù)的缺陷，工藝過程簡單并且可以與傳統(tǒng)CMOS工藝相兼容。
文檔編號H01L27/12GK101894745SQ201010202300
公開日2010年11月24日 申請日期2010年6月17日 優(yōu)先權(quán)日2010年6月17日
發(fā)明者劉晗, 張衛(wèi), 王鵬飛, 顧晶晶 申請人:復(fù)旦大學(xué)