專利名稱：半導體存儲元件的制作方法
技術領域：
本發(fā)明涉及一種存儲器單元，尤其是涉及一種無電容器動態(tài)隨機存取存儲器 (capacitor-less DRAM)
背景技術：
傳統(tǒng)的動態(tài)隨機存取存儲器主要是由一個電容器和一個晶體管組成。晶體管作為開關元件控制電流流入或流出電容器，電容器則是作為一個電荷儲存元件。隨著各種電子產品朝小型化發(fā)展的趨勢，動態(tài)隨機存取存儲器等存儲器元件的設計也必須符合高集成度、高密度的要求，然而傳統(tǒng)的動態(tài)隨機存取存儲器中的電容器，占據了大部分可利用的空間，因此使得動態(tài)隨機存取存儲器的體積無法再縮小。為了達到更高的集成度，目前研發(fā)出一種無電容器動態(tài)隨機存取存儲器。無電容器動態(tài)隨機存取存儲器主要是由設置在硅覆絕緣(silicon-on-insulator)半導體基底上的金屬氧化物半導體晶體管所構成，利用金屬氧化物半導體晶體管在硅覆絕緣半導體基底上的浮置(floating body)區(qū)域作為電荷儲存區(qū)，來取代傳統(tǒng)的體積龐大、結構復雜的電容器。因此，無電容器動態(tài)隨機存取存儲器的體積可以較具有電容器的動態(tài)隨機存取存儲器來得小。然而，目前的無電容器動態(tài)隨機存取存儲器尚有延長數據保存時間的需求以及接面漏電的問題。

發(fā)明內容
有鑒于此，本發(fā)明提供一種新穎的半導體存儲元件結構，以解決漏電現象以及延長數據保存時間，同時增進寫入速度。根據本發(fā)明的優(yōu)選實施例，一種半導體存儲元件，包含基底，包含絕緣區(qū)域和半導體區(qū)域設置于絕緣區(qū)域上；第一絕緣元件和第二絕緣元件，彼此相互平行并且分別嵌入于半導體區(qū)域；載流子區(qū)域，設于半導體區(qū)域中并且介于第一絕緣元件和第二絕緣元件之間；源極/漏極摻雜區(qū)，設于載流子區(qū)域；第一絕緣層，介于源極/漏極摻雜區(qū)之間；浮置區(qū)域，設于載流子區(qū)域并且位于源極/漏極摻雜區(qū)下方；重摻雜區(qū)，設于浮置區(qū)域；第一柵極介電層，設于載流子區(qū)域的側壁；第一柵極，設于第一柵極介電層上；第一導電線，設于第一絕緣元件下方并且電性連接重摻雜區(qū)；以及第二絕緣層，由第一絕緣元件和第二絕緣元件延伸至絕緣區(qū)域，以使浮置區(qū)域絕緣。根據本發(fā)明的另一優(yōu)選實施例，一種半導體存儲元件，包含基底，包含絕緣區(qū)域和半導體區(qū)域設置于絕緣區(qū)域上；多個絕緣體，嵌入于半導體區(qū)域并且定義出多個有源區(qū)域，其中多個有源區(qū)域中的至少一者包含第一絕緣元件和第二絕緣元件，彼此相互平行并且分別嵌入于有源區(qū)域內的半導體區(qū)域；載流子區(qū)域，設于有源區(qū)域內的半導體區(qū)域中并且介于第一絕緣元件和第二絕緣元件之間；雙晶體管單元，設置于有源區(qū)域，該雙晶體管單元包含水平埋入式晶體管，包含設置于載流子區(qū)域的主表面的源極、設置于載流子區(qū)域的主表面的讀取漏極、介于源極與讀取漏極之間的第一絕緣層以及環(huán)繞第一絕緣層并且介于源極與讀取漏極之間的U形溝道；以及垂直埋入式晶體管，包含源極、設置于載流子區(qū)域并且位于源極下方的寫入漏極以及介于源極和寫入漏極之間的垂直溝道；第一柵極， 設于載流子區(qū)域的第一側壁；第一柵極介電層，介于第一柵極和第一側壁之間；第二柵極， 設于載流子區(qū)域的第二側壁；以及第二柵極介電層，介于第二柵極和第二側壁之間；第一導電線，設于第一絕緣元件下方并且電性連接寫入漏極；以及第二絕緣層，由第一絕緣元件和第二絕緣元件延伸至絕緣區(qū)域。根據本發(fā)明的另一優(yōu)選實施例，一種半導體存儲元件，包含基底，包含絕緣區(qū)域和半導體區(qū)域設置于絕緣區(qū)域上；第一溝槽，設于絕緣區(qū)域和半導體區(qū)域；第二溝槽，設于絕緣區(qū)域和半導體區(qū)域；源極/漏極摻雜區(qū)，設于半導體區(qū)域并且介于第一溝槽和第二溝槽之間；第一絕緣層，位于第一溝槽的表面；第一導電線，設于第一溝槽中并且位于第一絕緣層上，其中部分的第一導電線接觸半導體區(qū)域；重摻雜區(qū)，設于半導體區(qū)域并且與第一導電線相鄰；第一柵極介電層，設于半導體區(qū)域的第一側壁；第一柵極，設于第一柵極介電層上；以及第二絕緣層，位于第二溝槽的表面。本發(fā)明的無電容器動態(tài)隨機存取存儲器的主要特征在于其具有二個晶體管和三個接點，三個接點分別為源極、讀取漏極和寫入漏極，尤其是寫入漏極為重摻雜區(qū)可誘發(fā)高程度的撞擊游離效應，以增進寫入速度，另外，存儲器的浮置區(qū)域亦是重摻雜區(qū)，可延長電荷儲存在浮置區(qū)域的時間。


圖1至圖8為根據本發(fā)明的優(yōu)選實施例所繪示的半導體存儲元件的制作方法示意圖。附圖標記說明10:基底13:載流子區(qū)域16 絕緣層22:絕緣層26:圖案化掩模30:第一絕緣元件34:寫入漏極37:輕摻雜區(qū)40 讀取漏極44:第一柵極48 第二柵極52 :U 形溝道56:第一導電線100 無電容器動態(tài)隨機存取存儲器101 水平埋入式晶體管102 垂直埋入式晶體管200 有源區(qū)域
12 半導體區(qū)域 14 絕緣區(qū)域 18,20 溝槽 24 金屬層 28 摻雜多晶硅 32 第二絕緣元件 36 浮置區(qū)域 38 源極
42:第一柵極介電層 46:第二柵極介電層 50 絕緣體 54 垂直溝道 58:第二導電線
具體實施例方式圖1至圖8為根據本發(fā)明的優(yōu)選實施例所繪示的半導體存儲元件的制作方法示意圖。圖6繪示的是本發(fā)明的半導體存儲元件的布局俯視示意圖。圖7繪示的是圖6沿AA’ 切線方向的側視圖。圖8繪示的是圖6沿BB’切線方向的側視圖。如圖1所示，首先提供基底10，基底10可以為硅覆絕緣半導體基底。基底10包含有半導體區(qū)域12設置在絕緣區(qū)域14上，絕緣層16埋入于半導體區(qū)域12。接著，形成溝槽18、20于半導體區(qū)域12和絕緣區(qū)域14中，溝槽18、20由半導體區(qū)域12的主表面延伸至絕緣區(qū)域14。溝槽18、20于半導體區(qū)域12定義出載流子區(qū)域13，載流子區(qū)域13介于溝槽 18、20之間。然后，形成絕緣層22例如氮化硅于溝槽18、20的底部與側壁上的表面。如圖2所示，形成金屬層M于各個溝槽18、20的底部，然后移除位于溝槽18、20 上部的絕緣層22。如圖3所示，形成圖案化掩模沈填入部分的溝槽18、20，曝露出溝槽18、 20的側壁，然后移除位于金屬層M上方并且位于前述側壁上的絕緣層22。如圖4所示，移除圖案化掩模沈，之后，形成摻雜多晶硅(dopedpolysiliconUS于各個溝槽18、20中，摻雜多晶硅觀設置于金屬層M上并且只部分占據溝槽18、20的下半區(qū)域。接著形成第一絕緣元件30和第二絕緣元件32分別填滿溝槽18、20。第一絕緣元件 30和第二絕緣元件32優(yōu)選為氧化硅。如圖5所示，進行加熱工藝，例如回火工藝，使得位于溝槽18中的摻雜多晶硅28 中的摻雜物經加熱擴散至載流子區(qū)域13以形成重摻雜區(qū)34。當操作無電容器動態(tài)隨機存取存儲器時，重摻雜區(qū)34可作為寫入漏極34，在位于溝槽18中的摻雜多晶硅觀中的摻雜物擴散的同時，位于溝槽20中的摻雜多晶硅觀同時也被加熱，使得摻雜物向溝槽20右方擴散，形成另一個重摻雜區(qū)34，此重摻雜區(qū)34可以當作另一個相鄰的無電容器動態(tài)隨機存取存儲器的寫入漏極34。接著，對半導體區(qū)域12全面進行離子注入工藝，在載流子區(qū)域13的底部注入高濃度的摻雜物，注入高濃度摻雜物的區(qū)域將作為后續(xù)的浮置區(qū)域36。然后，在載流子區(qū)域13 的上半部分選擇性的注入輕摻雜區(qū)37，根據本發(fā)明的優(yōu)選實施例，浮置區(qū)域36的摻雜物濃度約為輕摻雜區(qū)37的摻雜物濃度的十倍以上，之后，利用另一離子注入工藝于載流子區(qū)域 13中形成源極/漏極摻雜區(qū)38、40，在無電容器動態(tài)隨機存取存儲器操作時，源極/漏極摻雜區(qū)38、40可分別作為源極38和讀取漏極40，一般來說，源極38和讀取漏極40的摻雜物濃度約相同，而寫入漏極34的摻雜物濃度約和源極38與讀取漏極40的摻雜物濃度相差十倍，請參閱圖6至圖8，形成第一柵極介電層42于載流子區(qū)域13的第一側壁，接著形成第一柵極44于第一柵極介電層42之上。此外，當形成第一柵極介電層42時，第二柵極介電層46可以同時選擇性地形成在載流子區(qū)域1 3的第二側壁，當形成第一柵極44時，第二柵極48亦同時形成在第二柵極介電層42上。至此，根據本發(fā)明的優(yōu)選實施例所制作的無電容器動態(tài)隨機存取存儲器100已經完成。請同時參閱圖6至圖8，半導體存儲元件例如無電容器動態(tài)隨機存取存儲器100設置于基底10上，基底10可以為硅覆絕緣半導體基底，基底10包含有半導體區(qū)域12設置在絕緣區(qū)域14上，半導體區(qū)域12可以為硅材料層而絕緣區(qū)域14可以為氧化硅層。多個絕緣體50例如淺溝槽隔離埋入于半導體區(qū)域12中，并且于半導體區(qū)域12定義出多個有源區(qū)域200于半導體區(qū)域12中。多個有源區(qū)域200中至少一有源區(qū)域200包含第一絕緣元件30 和第二絕緣元件32埋入于前述的至少一有源區(qū)域200中，第一絕緣元件30和第二絕緣元件32相互平行。載流子區(qū)域13設置于有源區(qū)域200中并且介于第一絕緣元件30和第二絕緣元件32之間，無電容器動態(tài)隨機存取存儲器100包含雙晶體管單元設置于有源區(qū)域200中，雙晶體管單元由水平埋入式晶體管101和垂直埋入式晶體管102所組成。水平埋入式晶體管101包含源極/漏極摻雜區(qū)38、40設置于載流子區(qū)域13的主表面上，源極/漏極摻雜區(qū)38、40之間設有絕緣層16。在無電容器動態(tài)隨機存取存儲器100 操作時，源極/漏極摻雜區(qū)38、40可分別作為源極38和讀取漏極40，源極38和讀取漏極 40優(yōu)選為第二導電型態(tài)，例如為N型導電型態(tài)，U形溝道52圍繞絕緣層16并且電連接源極 38和讀取漏極40。浮置區(qū)域36設置于載流子區(qū)域13的下半部分并且位于源極/漏極摻雜區(qū)38、40 下方，用于儲存電荷，輕摻雜區(qū)37選擇性地設置于載流子區(qū)域13的上半部分，浮置區(qū)域36 為重摻雜區(qū)，其摻雜物濃度約為輕摻雜區(qū)37的摻雜物濃度的十倍以上，浮置區(qū)域36為第一導電型態(tài)，例如為P型導電型態(tài)。垂直埋入式晶體管102包含源極38和重摻雜區(qū)34，重摻雜區(qū)34位于載流子區(qū)域 13并且在源極38下方，更清楚的說，重摻雜區(qū)34設置于浮置區(qū)域36，當操作無電容器動態(tài)隨機存取存儲器100時，重摻雜區(qū)34可作為寫入漏極34，另一重摻雜區(qū)34設置于第二絕緣元件32的右方，其可作為另一個相鄰的無電容器動態(tài)隨機存取存儲器的寫入漏極34，寫入漏極34優(yōu)選為第二導電型態(tài)，例如為N型導電型態(tài)，垂直溝道M電連結源極38和寫入漏極；34。源極38和讀取漏極40的摻雜物濃度約相同，而寫入漏極34的摻雜物濃度約和源極38與讀取漏極40的摻雜物濃度相差十倍，根據本發(fā)明的優(yōu)選實施例，源極38與讀取漏極40的摻雜物濃度小于10E19原子/立方厘米，寫入漏極34的摻雜物濃度大于10E19原子/立方厘米。水平埋入式晶體管101和垂直埋入式晶體管102共用第一柵極44，前述第一柵極 44放置于載流子區(qū)域13的第一側壁，第一柵極介電層42位于載流子區(qū)域13第一柵極44 之間，此外，第二柵極48可選擇性地設置于載流子區(qū)域13的第二側壁，第二柵極介電層46 位于載流子區(qū)域13和第二柵極48之間，當無電容器動態(tài)隨機存取存儲器100為寫入狀態(tài)時，電流垂直溝道M流入后儲存在浮置區(qū)域36。無電容器動態(tài)隨機存取存儲器100包含位于第一絕緣元件30的下方且接觸第一絕緣元件30的第一導電線56，第一導電線56電性連結寫入漏極34。絕緣層22部分環(huán)繞第一導電線56并且曝露出第一導電線56與寫入漏極34相鄰的的表面，絕緣層22亦由第二絕緣元件32延伸至絕緣區(qū)域14，以使該浮置區(qū)域36絕緣，如此可使得電荷儲存于浮置區(qū)域36。再者，第二導電線58可選擇性地設置于第二絕緣元件32下方并且接觸第二絕緣元件32。絕緣層22部分環(huán)繞第二導電線58，但第二導電線58與位在第二絕緣元件32右方的寫入漏極34相鄰的表面未覆有絕緣層22。第一導電線56由堆疊結構組成，堆疊結構包含摻雜多晶硅觀和金屬層24。第二導電線58和第一導電線56具有同樣的堆疊結構，摻雜多晶硅28位于半導體區(qū)域12的底部，與寫入漏極34相鄰并且電性連結。金屬層M埋入于絕緣區(qū)域14中且金屬層M和摻雜多晶硅觀的接面低于浮置區(qū)域36和絕緣區(qū)域14 的接面。根據本發(fā)明的優(yōu)選實施例，無電容器動態(tài)隨機存取存儲器具有雙晶體管單元和三個接點，三個接點包含源極、讀取漏極和寫入漏極。寫入漏極為重摻雜區(qū)，以誘發(fā)高程度的撞擊游離效應，因此，可提升無電容器動態(tài)隨機存取存儲器的寫入效率；此外，浮置區(qū)域亦是重摻雜區(qū)，以延長電荷儲存在浮置區(qū)域的時間；再者，因為U形溝道具有較長的路徑，因此可避免無電容器動態(tài)隨機存取存儲器在關閉狀態(tài)時漏電。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的等同變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種半導體存儲元件，包含基底，包含絕緣區(qū)域和設置于該絕緣區(qū)域上的半導體區(qū)域；第一絕緣元件和第二絕緣元件，彼此相互平行并且分別嵌入于該半導體區(qū)域；載流子區(qū)域，設于該半導體區(qū)域中并且介于該第一絕緣元件和該第二絕緣元件之間；源極/漏極摻雜區(qū)，設于該載流子區(qū)域；第一絕緣層，介于該源極/漏極摻雜區(qū)之間；浮置區(qū)域，設于該載流子區(qū)域并且位于該源極/漏極摻雜區(qū)下方；重摻雜區(qū)，設于該浮置區(qū)域；第一柵極介電層，設于該載流子區(qū)域的第一側壁；第一柵極，設于該第一柵極介電層上；第一導電線，設于該第一絕緣元件下方并且電性連接該重摻雜區(qū)；以及第二絕緣層，由該第一絕緣元件和該第二絕緣元件延伸至該絕緣區(qū)域，以使該浮置區(qū)域絕緣。
2.如權利要求1所述的半導體存儲元件，另包含第一溝道，其電性連接該源極/漏極摻雜區(qū)。
3.如權利要求2所述的半導體存儲元件，另包含第二溝道，其電性連接該重摻雜區(qū)與該源極/漏極摻雜區(qū)。
4.如權利要求3所述的半導體存儲元件，其中進行寫入操作時，電流由該第二溝道流入并儲存在該浮置區(qū)域。
5.如權利要求1所述的半導體存儲元件，另包含 第二柵極介電層，設于該載流子區(qū)域的第二側壁；以及第二柵極，設于該第二柵極介電層上。
6.如權利要求1所述的半導體存儲元件，其中該第一導電線包含堆疊結構，該堆疊結構包含多晶硅層和金屬層。
7.如權利要求6所述的半導體存儲元件，其中該多晶硅層埋入于該半導體區(qū)域的底部，而該金屬層埋入于該絕緣區(qū)域中。
8.如權利要求1所述的半導體存儲元件，其中該第二絕緣層部分圍繞該第一導電線并且曝露出該第一導電線與該重摻雜區(qū)相鄰的的表面。
9.如權利要求1所述的半導體存儲元件，另包含設于該第二絕緣元件下方的第二導電線。
10.如權利要求9所述的半導體存儲元件，其中該第二絕緣層圍繞該第二導電線。
11.如權利要求1所述的半導體存儲元件，其中該源極/漏極摻雜區(qū)與該重摻雜區(qū)皆為第一導電型態(tài)。
12.如權利要求1所述的半導體存儲元件，其中該浮置區(qū)域為第二導電型態(tài)。
13.一種半導體存儲元件，包含基底，包含絕緣區(qū)域和設置于該絕緣區(qū)域上的半導體區(qū)域；多個絕緣體，嵌入于該半導體區(qū)域并且定義出多個有源區(qū)域，其中所述多個有源區(qū)域中的至少一者包含第一絕緣元件和第二絕緣元件，彼此相互平行并且分別嵌入于該有源區(qū)域內的該半導體區(qū)域；載流子區(qū)域，設于該有源區(qū)域內的該半導體區(qū)域中，并且介于該第一絕緣元件和該第二絕緣元件之間；雙晶體管單元，設置于該有源區(qū)域，該雙晶體管單元包含水平埋入式晶體管，包含設置于該載流子區(qū)域的主表面的源極；設置于該載流子區(qū)域的該主表面的讀取漏極；介于該源極與該讀取漏極之間的第一絕緣層；以及環(huán)繞該第一絕緣層并且介于該源極與該讀取漏極之間的U形溝道；以及垂直埋入式晶體管，包含該源極；設置于該載流子區(qū)域并且位于該源極下方的寫入漏極；以及介于該源極和該寫入漏極之間的垂直溝道； 第一柵極，設于該載流子區(qū)域的第一側壁； 第一柵極介電層，介于該第一柵極和該第一側壁之間； 第二柵極，設于該載流子區(qū)域的第二側壁；以及第二柵極介電層，介于該第二柵極和該第二側壁之間； 第一導電線，設于該第一絕緣元件下方并且電性連接該寫入漏極；以及第二絕緣層，由該第一絕緣元件和該第二絕緣元件延伸至該絕緣區(qū)域。
14.如權利要求13所述的半導體存儲元件，另包含第二導電線，其設于該第二絕緣元件下方。
15.如權利要求14所述的半導體存儲元件，其中該第二絕緣層圍繞該第二導電線。
16.如權利要求13所述的半導體存儲元件，其中該第二絕緣層部分圍繞該第一導電線并且曝露出該第一導電線與該寫入漏極相鄰的的表面。
17.一種半導體存儲元件，包含基底，包含絕緣區(qū)域和設置于該絕緣區(qū)域上的半導體區(qū)域； 第一溝槽，設于該絕緣區(qū)域和該半導體區(qū)域； 第二溝槽，設于該絕緣區(qū)域和該半導體區(qū)域；源極/漏極摻雜區(qū)，設于該半導體區(qū)域并且介于該第一溝槽和該第二溝槽之間； 第一絕緣層，位于該第一溝槽的表面；第一導電線，設于該第一溝槽中并且位于該第一絕緣層上，其中部分的該第一導電線接觸該半導體區(qū)域；重摻雜區(qū)，設于該半導體區(qū)域并且與該第一導電線相鄰； 第一柵極介電層，設于該半導體區(qū)域的第一側壁； 第一柵極，設于該第一柵極介電層上；以及第二絕緣層，位于該第二溝槽的表面。
18.如權利要求17所述的半導體存儲元件，另包含 第二柵極介電層，設于該載流子區(qū)域的第二側壁；以及第二柵極，設于該第二柵極介電層上。
19.如權利要求17所述的半導體存儲元件，其中第一絕緣元件位于該第一溝槽內并且位于該第一導電線上方。
20.如權利要求19所述的半導體存儲元件，其中第二絕緣元件和第二導電線位于該第二溝槽內，該第二絕緣元件位于該第二導電線上方。
全文摘要
半導體存儲元件，其設置于硅覆絕緣半導體基底上。半導體存儲元件具有二個晶體管單元和三個接點，三個接點分別為源極、讀取漏極和寫入漏極，寫入漏極為重摻雜區(qū)可誘發(fā)高程度的撞擊游離效應，以增進存儲元件的寫入速度，存儲元件的浮置區(qū)域亦是重摻雜區(qū)，其可延長電荷儲存在浮置區(qū)域的時間，再者存儲元件的源極和讀取漏極之間的溝道為U形，因此可避免短溝道效應。
文檔編號H01L27/108GK102208416SQ201010202950
公開日2011年10月5日 申請日期2010年6月10日 優(yōu)先權日2010年3月31日
發(fā)明者任興華 申請人:南亞科技股份有限公司