專利名稱：具備漏極電壓保護(hù)的功率半導(dǎo)體組件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率半導(dǎo)體組件及其制作方法，特別涉及一種具備漏極電壓保護(hù)的功率半導(dǎo)體組件及其制作方法。
背景技術(shù)：
功率金氧半導(dǎo)體晶體管(power MOS transistor)組件由于具有高電壓高電流的導(dǎo)通特性，因此特別容易受到靜電放電脈沖(ESD pulse)的傷害。特別是由于現(xiàn)今的集成電路工藝中為了獲得較低起始電壓，功率金氧半導(dǎo)體晶體管組件的柵極氧化層的厚度必須加以薄化，在此要求下，功率金氧半導(dǎo)體晶體管組件極易受到因摩擦或其它無法控制的因素所產(chǎn)生的靜電放電脈沖的傷害而受損。因此，在功率金氧半導(dǎo)體晶體管組件的應(yīng)用上，必須搭配靜電防護(hù)電路的使用以避免功率金氧半導(dǎo)體晶體管組件受損。在現(xiàn)行的功率金氧半導(dǎo)體晶體管組件技術(shù)中，通常是在功率金氧半導(dǎo)體晶體管組件制作完成后，再進(jìn)行靜電防護(hù)電路的制作，然而此作法會(huì)增加額外的工藝與成本。請參考圖1，圖1為公知功率半導(dǎo)體組件的剖面示意圖。如圖1所示，公知功率半導(dǎo)體組件10于半導(dǎo)體基底12上形成包含多個(gè)溝槽式柵極晶體管組件14以及多個(gè)靜電防護(hù)組件16。形成靜電防護(hù)組件16的方式先形成一多晶硅層18，并且對多晶硅層18依序進(jìn)行一 P型離子布植工藝以及一 N型離子布植工藝，以形成多個(gè)P型摻雜區(qū)20與多個(gè)N型摻雜區(qū)22呈彼此交錯(cuò)且依序接合在一起，其中任一 P型摻雜區(qū)20與其相鄰的N型摻雜區(qū)22 構(gòu)成一具有PN接面的靜電防護(hù)組件16，且各靜電防護(hù)組件16串聯(lián)于溝槽式柵極晶體管組件的柵極與漏極之間。然而，為了將靜電防護(hù)組件整合于溝槽式柵極晶體管組件中，制作功率半導(dǎo)體組件的工藝需額外增加一道光罩來定義多晶硅層的圖案，因此會(huì)造成工藝復(fù)雜度與成本的增加。

發(fā)明內(nèi)容
本發(fā)明的主要目的之一在于提供一種具備漏極電壓保護(hù)的功率半導(dǎo)體組件及其制作方法，以解決公知技術(shù)的工藝復(fù)雜與高成本的缺點(diǎn)。為達(dá)上述目的，本發(fā)明提供一種制作具備漏極電壓保護(hù)的功率半導(dǎo)體組件的方法。首先，提供一半導(dǎo)體基底，其具有一第一導(dǎo)電類型，且半導(dǎo)體基底上定義有一漏極連接區(qū)、一第一組件區(qū)以及一設(shè)置于漏極連接區(qū)與第一組件區(qū)間的第二組件區(qū)。位于第一組件區(qū)中的半導(dǎo)體基底的一上表面包含一第一溝槽，且位于第二組件區(qū)中的半導(dǎo)體基底的上表面包含一第二溝槽。接著，于第一溝槽與第二溝槽的表面形成一第一絕緣層。然后，于第一溝槽中形成一柵極導(dǎo)電層以及于第二溝槽中形成一第一摻雜區(qū)。之后，于第一摻雜區(qū)中形成一第二摻雜區(qū)與一第三摻雜區(qū)，其中第一摻雜區(qū)、第二摻雜區(qū)以及第三摻雜區(qū)構(gòu)成一溝槽式靜電防護(hù)組件，且第一摻雜區(qū)是位于第二摻雜區(qū)與第三摻雜區(qū)之間。接著，覆蓋一第二絕緣層于半導(dǎo)體基底的上表面。然后，于第二絕緣層上形成一源極金屬層、一柵極金屬層以及一漏極連接電極，其中第二摻雜區(qū)電性連接至漏極連接電極，且第三摻雜區(qū)電性連接至柵極金屬層，而柵極金屬層電性連接至柵極導(dǎo)電層。為達(dá)上述目的，本發(fā)明另提供一種具備漏極電壓保護(hù)的功率半導(dǎo)體組件。上述功率半導(dǎo)體組件包含有一半導(dǎo)體基底、一溝槽式柵極晶體管組件、一溝槽式靜電防護(hù)組件、一源極金屬層、一柵極金屬層以及一漏極金屬層。半導(dǎo)體基底具有一第一導(dǎo)電類型，且定義有一第一組件區(qū)與一第二組件區(qū)，而半導(dǎo)體基底的一上表面包含一第一溝槽與一第二溝槽， 其中第一溝槽位于第一組件區(qū)中，且第二溝槽位于第二組件區(qū)中。溝槽式柵極晶體管組件設(shè)置于第一組件區(qū)中，且溝槽式柵極晶體管組件包含一設(shè)置于第一溝槽的表面的第一絕緣層、一設(shè)置于第一溝槽中的柵極導(dǎo)電層、一設(shè)置于第一溝槽的一側(cè)的半導(dǎo)體基底中的基體 (base)摻雜區(qū)以及一設(shè)置于第一組件區(qū)的基體摻雜區(qū)上的源極摻雜區(qū)?；w摻雜區(qū)具有第一導(dǎo)電類型，而源極摻雜區(qū)具有一第二導(dǎo)電類型，且電性連接基體摻雜區(qū)。溝槽式靜電防護(hù)組件設(shè)置于第二組件區(qū)的第二溝槽中，且溝槽式靜電防護(hù)組件包含一第一摻雜區(qū)、一第二摻雜區(qū)以及一第三摻雜區(qū)，其中第一摻雜區(qū)是設(shè)置于第二摻雜區(qū)與第三摻雜區(qū)之間，且第二摻雜區(qū)電性連接至漏極金屬層，而第三摻雜區(qū)電性連接至柵極金屬層。源極金屬層設(shè)置于半導(dǎo)體基底的該上表面，且電性連接源極摻雜區(qū)。柵極金屬層設(shè)置于半導(dǎo)體基底的上表面，且電性連接?xùn)艠O導(dǎo)電層。漏極金屬層設(shè)置于半導(dǎo)體基底的一下表面。本發(fā)明將溝槽式靜電防護(hù)組件的制作整合于溝槽式柵極晶體管組件的制作過程中，因此不需額外的光罩來定義溝槽式靜電防護(hù)組件的摻雜區(qū)的位置，故有簡化工藝與成本低廉的優(yōu)勢。并且，本發(fā)明具備漏極電壓保護(hù)的功率半導(dǎo)體組件包括溝槽式柵極晶體管組件與溝槽式靜電防護(hù)組件，且溝槽式靜電防護(hù)組件電性連接于溝槽式柵極晶體管組件的柵極與漏極之間，借此提供優(yōu)良的靜電防護(hù)能力。


圖1為公知溝槽式半導(dǎo)體組件的剖面示意圖。圖2至圖6為本發(fā)明一優(yōu)選實(shí)施例的制作溝槽式半導(dǎo)體組件的方法示意圖。圖7為本發(fā)明第一實(shí)施例的功率半導(dǎo)體組件的一實(shí)施態(tài)樣的上視示意圖。圖8為第一實(shí)施例的功率半導(dǎo)體組件于圖7區(qū)域A中的上視示意圖。圖9為本發(fā)明第一實(shí)施例的具備漏極電壓保護(hù)的功率半導(dǎo)體組件的另一實(shí)施態(tài)樣的上視示意圖。圖10為本發(fā)明第二實(shí)施例的具備漏極電壓保護(hù)的功率半導(dǎo)體組件的剖面示意圖。圖11為本發(fā)明具備漏極電壓保護(hù)的功率半導(dǎo)體組件的電路示意圖。其中，附圖標(biāo)記說明如下10功率半導(dǎo)體組件12半導(dǎo)體基底
14溝槽式柵極晶體管組件16靜電防護(hù)組件
18多晶娃層20P型摻雜區(qū)
22N型摻雜區(qū)100功率半導(dǎo)體組件
102半導(dǎo)體基底104上表面
106下表面108第一組件區(qū)
110第二組件區(qū)112漏極連接區(qū)
114基材116外延層
118第一溝槽120第二溝槽
122第一絕緣層124未摻雜半導(dǎo)體層
125掩模126柵極導(dǎo)電層
128第一摻雜區(qū)130基體摻雜區(qū)
134第二摻雜區(qū)136第三摻雜區(qū)
138源極摻雜區(qū)140漏極摻雜區(qū)
142溝槽式柵極晶體管組件144a、溝槽式靜電防護(hù)組件
144b、
144c
146第二絕緣層148源極接觸洞
150柵極接觸洞152連接接觸洞
154漏極開口156源極接觸摻雜區(qū)
158源極接觸插塞160柵極接觸插塞
162接觸插塞164漏極接觸插塞
166源極金屬層168柵極金屬層
170a、連接電極172漏極連接電極
170b
174漏極金屬層
具體實(shí)施例方式請參考圖2至圖6，圖2至圖6為本發(fā)明一第一實(shí)施例的制作具備漏極電壓保護(hù)的功率半導(dǎo)體組件的方法示意圖。如圖2所示，首先，提供一半導(dǎo)體基底102，半導(dǎo)體基底 102具有一上表面104與一相對的下表面106，并且半導(dǎo)體基底102上定義有一第一組件區(qū)108、一第二組件區(qū)110以及一漏極連接區(qū)112。并且，第一組件區(qū)108是用于制作溝槽式柵極晶體管組件，且第二組件區(qū)110是用于制作溝槽式靜電防護(hù)組件。此外，半導(dǎo)體基底102包含一基材114以及一設(shè)置于基材114上的外延層116?；?14可為一硅基材， 且基材114與外延層116皆具有一第一導(dǎo)電類型。然后，利用第一道光罩配合微影暨蝕刻工藝，于半導(dǎo)體基底102的上表面104形成多個(gè)第一溝槽118與多個(gè)第二溝槽120，且各第一溝槽118是位于第一組件區(qū)108中，而各第二溝槽120是位于第二組件區(qū)110中。接著， 于各第一溝槽118與各第二溝槽120的表面形成一第一絕緣層122，以及于各第一溝槽118 中與各第二溝槽120中分別形成一未摻雜(im-doped)半導(dǎo)體層124，例如未摻雜多晶硅 (un-doped poly-silicon)材料。接著，如圖3所示，利用一掩模125遮蔽漏極連接區(qū)112的半導(dǎo)體基底102，并進(jìn)行一第二導(dǎo)電類型的一第一離子布植(ion implantation)工藝，將摻雜離子植入于半導(dǎo)體基底102的上表面104以及各未摻雜半導(dǎo)體層1 中。于本實(shí)施例中，進(jìn)行完第一離子布植工藝之后，接著移除掩模125，并進(jìn)行一第一驅(qū)入(drive-in)工藝，使植入第一組件區(qū)108與第二組件區(qū)110的各未摻雜半導(dǎo)體層IM中的摻雜離子得以擴(kuò)散而分別形成具有第二導(dǎo)電類型的一柵極導(dǎo)電層126與一第一摻雜區(qū)128，其中柵極導(dǎo)電層1 是作為溝槽式柵極晶體管組件的柵極。并且，驅(qū)入工藝亦使植入于各第一溝槽118的兩側(cè)與各第二溝槽120的兩側(cè)的半導(dǎo)體基底102中的摻雜離子擴(kuò)散而形成多個(gè)具有第二導(dǎo)電類型的基體摻雜區(qū)130， 作為溝槽式柵極晶體管組件的信道(channel)。此外，本實(shí)施例的第一導(dǎo)電類型為N型，而第二導(dǎo)電類型為P型，但本發(fā)明不限于此，第一導(dǎo)電類型與第二導(dǎo)電類型亦可互換。然后，如圖4所示，利用第二道光罩配合微影暨蝕刻工藝于N型半導(dǎo)體基底102的上表面104形成一掩模圖案132，例如光阻圖案，使掩模圖案132覆蓋于N型半導(dǎo)體基底102 上。掩模圖案132暴露出各P型第一摻雜區(qū)128的一部分、位于漏極連接區(qū)112的N型半導(dǎo)體基底102的一部分以及第一組件區(qū)108的P型基體摻雜區(qū)130。接著，進(jìn)行N型的第二離子布植工藝，將N型的高劑量摻雜離子植入已暴露出的P型基體摻雜區(qū)130、各P型第一摻雜區(qū)128以及漏極連接區(qū)112的N型半導(dǎo)體基底102中。然后，移除掩模圖案132之后， 進(jìn)行第二驅(qū)入工藝，以于各P型第一摻雜區(qū)128中分別形成一 N型第二摻雜區(qū)134以及一 N型第三摻雜區(qū)136、于第一組件區(qū)108的各P型基體摻雜區(qū)130中形成一 N型源極摻雜區(qū) 138以及于漏極連接區(qū)112的N型半導(dǎo)體基底102中形成一 N型漏極摻雜區(qū)140。此外，本發(fā)明的N型第二摻雜區(qū)134以及N型第三摻雜區(qū)136可與N型源極摻雜區(qū)138以及N型漏極摻雜區(qū)140分開依序形成，以形成不同深度的摻雜區(qū)域，例如先遮蓋 N型第二摻雜區(qū)134以及N型第三摻雜區(qū)136，而對N型源極摻雜區(qū)138以及N型漏極摻雜區(qū)138進(jìn)行離子布植，然后遮蓋N型源極摻雜區(qū)138以及N型漏極摻雜區(qū)140，再對N型第二摻雜區(qū)134以及N型第三摻雜區(qū)136進(jìn)行離子布植，或者，反之亦可。于本實(shí)施例中，N型源極摻雜區(qū)138、第一絕緣層122、各柵極導(dǎo)電層126、各P型基體摻雜區(qū)130、各N型源極摻雜區(qū)138以及N型半導(dǎo)體基底102構(gòu)成一 N型金氧半導(dǎo)體(NMOS)晶體管組件142，作為本發(fā)明的溝槽式柵極晶體管組件142。另外，本發(fā)明并不限于上述P型的離子布植工藝之后需進(jìn)行一驅(qū)入工藝，亦可將P型的離子布植工藝后的驅(qū)入工藝合并于N型的離子布植工藝后的驅(qū)入工藝，以同時(shí)擴(kuò)散植入于N型半導(dǎo)體基底102與未摻雜半導(dǎo)體層124中的P型摻雜離子以及植入于P型基體摻雜區(qū)130、各P型第一摻雜區(qū)128以及漏極連接區(qū)112的N型半導(dǎo)體基底102中的N型摻雜離子。值得注意的是，每一組相對應(yīng)的P型第一摻雜區(qū)128、N型第二摻雜區(qū)134以及N 型第三摻雜區(qū)136分別構(gòu)成一 NPN結(jié)構(gòu)的雙向二極管組件，以作為本優(yōu)選實(shí)施例的一溝槽式靜電防護(hù)組件IMa、144b、144c，其中每一組相對應(yīng)的N型第二摻雜區(qū)134與N型第三摻雜區(qū)136是分別位于各P型第一摻雜區(qū)1 上，且各N型第二摻雜區(qū)134與N型第三摻雜區(qū)136之間具有P型第一摻雜區(qū)128。亦即在各溝槽式靜電防護(hù)組件IMa、144b、IMc中， P型第一摻雜區(qū)1 與N型第二摻雜區(qū)134構(gòu)成一具有PN接面的二極管組件，例如齊納二極管(Zener diode)，而P型第一摻雜區(qū)1 與N型第三摻雜區(qū)136亦構(gòu)成另一具有PN 接面的二極管組件，并且由于此兩二極管組件的P接面是屬同一摻雜區(qū)，因此對于本實(shí)施例的NMOS晶體管組件142來說，溝槽式靜電防護(hù)組件IMa、144b、IMc可提供雙向不導(dǎo)通的功效。借此，本發(fā)明即將溝槽式靜電防護(hù)組件lMa、144b、lMc串聯(lián)于溝槽式柵極晶體管組件142的漏極與柵極間，以有效避免漏極與柵極于溝槽式柵極晶體管組件142運(yùn)作時(shí)產(chǎn)生導(dǎo)通而影響溝槽式柵極晶體管組件142的操作。并且，為了保護(hù)溝槽式柵極晶體管組件 142的柵極與漏極，串聯(lián)后的溝槽式靜電防護(hù)組件lMa、144b、lMc的導(dǎo)通電壓與電流需小于溝槽式柵極晶體管組件142的柵極與漏極所能承受的靜電電壓與靜電電流。或者，可根據(jù)溝槽式柵極晶體管組件142所欲承受的靜電電壓與靜電電流來決定串聯(lián)溝槽式靜電防護(hù)組件的數(shù)量。此外，本發(fā)明的掩模圖案132并不限于覆蓋柵極導(dǎo)電層126，掩模圖案132亦可暴露出各柵極導(dǎo)電層126，進(jìn)而利用N型離子布植工藝以及驅(qū)入工藝，以將柵極導(dǎo)電層126的 P型導(dǎo)電類型轉(zhuǎn)為N型。因此，可根據(jù)所欲導(dǎo)電類型的柵極導(dǎo)電層1 來決定掩模圖案132 是否暴露出柵極導(dǎo)電層126。接著，如圖5所示，利用一沉積工藝，于N型半導(dǎo)體基底102的上表面104覆蓋一第二絕緣層146。第二絕緣層146可為例如硼磷硅玻璃(BPSG)或其它材質(zhì)的介電層。然后， 利用第三道光罩配合微影暨蝕刻工藝，于第一組件區(qū)108的第二絕緣層146中形成多個(gè)源極接觸洞148與一柵極連接洞150，使各源極接觸洞148暴露出各P型基體摻雜區(qū)130，并且同時(shí)于第二組件區(qū)110的第二絕緣層146中形成多個(gè)連接接觸洞152。接著，利用掩模來進(jìn)行P型離子布植工藝以及驅(qū)入工藝，以選擇性地于所暴露出的各P型基體摻雜區(qū)130中形成一 P型源極接觸摻雜區(qū)156。然后，再進(jìn)行一沉積工藝與一回蝕刻工藝，以于各源極接觸洞148中形成一源極接觸插塞158，且于柵極連接洞150中形成一柵極接觸插塞160，并且同時(shí)于各連接接觸洞152中形成一接觸插塞162。于本實(shí)施例中，源極接觸插塞158貫穿第二絕緣層146與N型源極摻雜區(qū)138，以電性連接于P型源極接觸摻雜區(qū)156，并且通過各P型源極接觸摻雜區(qū)156的摻雜濃度高于P型基體摻雜區(qū)130的摻雜濃度，可降低N型源極摻雜區(qū)138與源極接觸插塞158間的電阻值。柵極接觸插塞160貫穿第二絕緣層146， 以電性連接于P型柵極導(dǎo)電層126。此外，各接觸插塞162貫穿第二絕緣層146，分別電性連接于各N型第二摻雜區(qū)134或各N型第三摻雜區(qū)136。接著，如圖6所示，進(jìn)行第四道光罩配合微影暨蝕刻工藝，以于漏極連接區(qū)112的第二絕緣層146形成一漏極開口 154，而暴露出N型漏極摻雜區(qū)140。然后，進(jìn)行第五道光罩配合微影暨蝕刻工藝，于第二絕緣層146上形成一源極金屬層166、一柵極金屬層168、二連接電極170a、170b以及一漏極連接電極172。其中，源極金屬層166電性連接源極接觸插塞158，用以將源極訊號傳遞至N型源極摻雜區(qū)138。而柵極金屬層168電性連接?xùn)艠O接觸插塞160，用以將柵極訊號傳遞至柵極導(dǎo)電層126，并且柵極金屬層168另電性連接至一最鄰近的接觸插塞162，藉以電性連接至溝槽式靜電防護(hù)組件IMc的N型第三摻雜區(qū)136。 漏極連接電極172填入漏極開口 154，以連接至漏極摻雜區(qū)140，并且漏極連接電極172電性連接至一最鄰近的接觸插塞162，以電性連接溝槽式靜電防護(hù)組件14 的N型第二摻雜區(qū)134以及做為NMOS晶體管組件142的漏極的N型半導(dǎo)體基底102。而連接電極170a則電性連接溝槽式靜電防護(hù)組件14 的N型第三摻雜區(qū)136以及溝槽式靜電防護(hù)組件144b 的N型第二摻雜區(qū)134，且連接電極170b電性連接溝槽式靜電防護(hù)組件144b的N型第三摻雜區(qū)136以及溝槽式靜電防護(hù)組件IMc的N型第二摻雜區(qū)134，借此將具有雙向靜電防護(hù)能力的溝槽式靜電防護(hù)組件lMa、144b、lMc串聯(lián)于NMOS晶體管組件142的柵極與漏極之間。之后，本發(fā)明另于N型半導(dǎo)體基底102的下表面106形成一漏極金屬層174，至此即已完成本發(fā)明具備漏極電壓保護(hù)的功率半導(dǎo)體組件100。其中漏極金屬層174電性連接 N型半導(dǎo)體基底102，進(jìn)而電性連接至漏極連接電極172，使串聯(lián)在一起的溝槽式靜電防護(hù)組件IMa、144b、IMc的一端可電性連接至NMOS晶體管組件142的漏極。值得注意的是， 由于漏極金屬層174形成于N型半導(dǎo)體基底102的下表面106，因此其步驟進(jìn)行的時(shí)間并不限定于此，而可于其它適當(dāng)?shù)臅r(shí)間點(diǎn)進(jìn)行，例如于進(jìn)行N型半導(dǎo)體基底102的上表面104工藝之前或之后進(jìn)行。由上述可知，本實(shí)施例通過于形成NMOS晶體管組件的柵極與源極時(shí)，同時(shí)形成溝槽式靜電防護(hù)組件，因此與原本制作溝槽式柵極晶體管組件所使用的光罩?jǐn)?shù)相同，而省掉公知用來定義多晶硅層所額外增加的一道光罩，所以可節(jié)省工藝與制作成本。另外，本發(fā)明的第一溝槽與第二溝槽并不限具有多個(gè)，亦即溝槽式靜電防護(hù)組件并不限于具有多個(gè)，而本發(fā)明的半導(dǎo)體基底可具有一第一溝槽以及具有一第二溝槽，亦即于僅有一第二溝槽的情況下，功率半導(dǎo)體組件僅包含一溝槽式靜電防護(hù)組件，并不需連接電極來加以串聯(lián)。此外，本發(fā)明的連接電極亦不限于二個(gè)，可根據(jù)所需溝槽式靜電防護(hù)組件的數(shù)量，亦即所需的靜電防護(hù)能力，來決定形成第二溝槽與連接電極的數(shù)量。并且，可根據(jù)所需的溝槽式柵極晶體管組件的數(shù)量來決定第一溝槽的數(shù)量。此外，為了進(jìn)一步清楚說明本發(fā)明的功率半導(dǎo)體組件的結(jié)構(gòu)以及電性連接方式， 請參考圖7至圖8，且一并參考圖6。圖7為本發(fā)明第一實(shí)施例的功率半導(dǎo)體組件的一實(shí)施態(tài)樣的上視示意圖。圖8為第一實(shí)施例的功率半導(dǎo)體組件于圖7區(qū)域A中的上視示意圖。 圖6為第一實(shí)施例的功率半導(dǎo)體組件沿著圖8AA’線的剖面示意圖。如圖7所示，于本實(shí)施態(tài)樣中，漏極連接電極172圍繞柵極金屬層168、源極金屬層166以及連接電極170a、170b， 且連接電極170a、170b亦圍繞柵極金屬層168與源極金屬層166，而柵極金屬層168亦圍繞源極金屬層166。并且，連接電極170a、170b的圈數(shù)可依據(jù)不同耐壓程度的柵極來決定。 此外，如圖6與圖8所示，本實(shí)施態(tài)樣的溝槽式半導(dǎo)體組件包含多個(gè)溝槽式靜電防護(hù)組件 lMa、144b、lMc。各溝槽式靜電防護(hù)組件14 并聯(lián)于漏極連接電極172與連接電極170a 之間，各溝槽式靜電防護(hù)組件144b并聯(lián)于連接電極170a與連接電極170b之間，各溝槽式靜電防護(hù)組件IMc并聯(lián)于連接電極170b與柵極金屬層168之間。本發(fā)明具備漏極電壓保護(hù)的功率半導(dǎo)體組件的連接電極的配置方式并不限于上述實(shí)施態(tài)樣，請參考圖9，且一并參考圖8，圖9為本發(fā)明第一實(shí)施例的具備漏極電壓保護(hù)的功率半導(dǎo)體組件的另一實(shí)施態(tài)樣的上視示意圖。如圖8與圖9所示，本實(shí)施態(tài)樣的連接電極170a、170b是設(shè)置于柵極金屬層168的一外側(cè)邊與漏極連接電極172的一內(nèi)側(cè)邊之間。 并且，于圖10的區(qū)域A中，本實(shí)施態(tài)樣溝槽式柵極半導(dǎo)體組件的剖面圖亦可如圖8所示。另外，本發(fā)明具備漏極電壓保護(hù)的功率半導(dǎo)體組件的第二摻雜區(qū)與第三摻雜區(qū)并不限于位于第一摻雜區(qū)上方，請參考圖10，圖10為本發(fā)明第二實(shí)施例的具備漏極電壓保護(hù)的功率半導(dǎo)體組件的剖面示意圖。如圖10所示，相較于第一實(shí)施例，本實(shí)施例功率半導(dǎo)體組件200的第二摻雜區(qū)134以及第三摻雜區(qū)136延伸至第二溝槽120底部，而與位于第二溝槽120底部的第一絕緣層122相接觸，并且第一摻雜區(qū)1 僅位于第二摻雜區(qū)134與第三摻雜區(qū)136之間。為了清楚說明本發(fā)明具備漏極電壓保護(hù)的功率半導(dǎo)體組件的電路結(jié)構(gòu)，請參考圖 11。圖11為本發(fā)明具備漏極電壓保護(hù)的功率半導(dǎo)體組件的電路示意圖。如圖11所示，本發(fā)明的功率半導(dǎo)體組件于溝槽式柵極晶體管組件142的漏極D與柵極G之間電性連接溝槽式靜電防護(hù)組件144a、144b、144c，由于各溝槽式靜電防護(hù)組件IMa、144b、IMc包含二雙向不導(dǎo)通的齊納二極管，因此功率半導(dǎo)體組件可具有一定耐壓程度的靜電防護(hù)功能。綜上所述，本發(fā)明將溝槽式靜電防護(hù)組件的制作整合于溝槽式柵極晶體管組件的制作過程中，因此不需額外的光罩來定義溝槽式靜電防護(hù)組件的摻雜區(qū)的位置，故有簡化工藝與成本低廉的優(yōu)勢。并且，本發(fā)明具備漏極電壓保護(hù)的功率半導(dǎo)體組件包括溝槽式柵極晶體管組件與溝槽式靜電防護(hù)組件，且溝槽式靜電防護(hù)組件電性連接于溝槽式柵極晶體管組件的柵極與漏極之間，借此提供優(yōu)良的靜電防護(hù)能力。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種制作具備漏極電壓保護(hù)的功率半導(dǎo)體組件的方法，其特征在于，包含，提供一半導(dǎo)體基底，其具有一第一導(dǎo)電類型，該半導(dǎo)體基底上定義有一漏極連接區(qū)、一第一組件區(qū)以及一設(shè)置于該漏極連接區(qū)與該第一組件區(qū)間的第二組件區(qū)，位于該第一組件區(qū)中的該半導(dǎo)體基底中具有一第一溝槽，且位于該第二組件區(qū)中的該半導(dǎo)體基底中具有一第二溝槽；于該第一溝槽與該第二溝槽的表面形成一第一絕緣層；于該第一溝槽中形成一柵極導(dǎo)電層以及于該第二溝槽中形成一第一摻雜區(qū)，其中該第一摻雜區(qū)具有一第二導(dǎo)電類型；于該第一摻雜區(qū)中形成一具有該第一導(dǎo)電類型的第二摻雜區(qū)與一第三摻雜區(qū)，其中該第一摻雜區(qū)、該第二摻雜區(qū)以及該第三摻雜區(qū)構(gòu)成一溝槽式靜電防護(hù)組件；覆蓋一第二絕緣層于該半導(dǎo)體基底上；以及于該第二絕緣層上形成一源極金屬層、一柵極金屬層以及一漏極連接電極，其中該第二摻雜區(qū)電性連接至該漏極連接電極，且該第三摻雜區(qū)電性連接至該柵極金屬層，而該柵極金屬層電性連接至該柵極導(dǎo)電層。
2.如權(quán)利要求1所述的方法，其特征在于，于形成該柵極導(dǎo)電層與該第一摻雜區(qū)的步驟中，該方法另包含形成多個(gè)具有該第二導(dǎo)電類型的基體摻雜區(qū)于該第一溝槽的兩側(cè)與該第二溝槽的兩側(cè)的該半導(dǎo)體基底中。
3.如權(quán)利要求2所述的方法，其特征在于，于形成該第二摻雜區(qū)與該第三摻雜區(qū)的步驟中，該方法另包含形成具有該第一導(dǎo)電類型的一源極摻雜區(qū)于該第一組件區(qū)的各該基體摻雜區(qū)中以及形成一具有該第一導(dǎo)電類型的漏極摻雜區(qū)于該漏極連接區(qū)的該半導(dǎo)體基底中。
4.如權(quán)利要求3所述的方法，其特征在于，另包含于該第二絕緣層中形成多個(gè)源極接觸插塞，其中該多個(gè)源極接觸插塞分別電性連接各該源極摻雜區(qū)與該源極金屬層。
5.如權(quán)利要求4所述的方法，其特征在于，于形成該多個(gè)源極接觸插塞的步驟與形成該漏極連接電極的步驟之間，該方法另包含于該漏極連接區(qū)的該第二絕緣層中形成一漏極開口，使該漏極連接電極填入該漏極開口與該漏極摻雜區(qū)相接觸。
6.如權(quán)利要求1所述的方法，其特征在于，于形成該源極金屬層、該柵極金屬層以及該漏極連接電極的步驟前，該方法另包含形成二接觸插塞于該第二絕緣層中，其中該多個(gè)接觸插塞的其中之一者電性連接該第二摻雜區(qū)與該漏極連接電極，且該多個(gè)接觸插塞的其中另一者電性連接該第三摻雜區(qū)與該柵極金屬層。
7.如權(quán)利要求1所述的方法，其特征在于，形成該第一摻雜區(qū)的步驟包含于該第二溝槽中形成一未摻雜半導(dǎo)體層；以及進(jìn)行一第一離子布植工藝以及一第一驅(qū)入工藝，將該第二溝槽中的該未摻雜半導(dǎo)體層轉(zhuǎn)變?yōu)樵摰谝粨诫s區(qū)。
8.如權(quán)利要求1所述的方法，其特征在于，形成該第二摻雜區(qū)與該第三摻雜區(qū)的步驟包含于半導(dǎo)體基底上覆蓋一掩模圖案，其中該掩模圖案暴露出部分該第一摻雜區(qū)；以及進(jìn)行一第二離子布植工藝以及一第二驅(qū)入工藝，將暴露出的部分該第一摻雜區(qū)轉(zhuǎn)變?yōu)樵摰诙诫s區(qū)與該第三摻雜區(qū)。
9.如權(quán)利要求1所述的方法，其特征在于，該半導(dǎo)體基底具有一上表面以及一相對的下表面，且該溝槽式靜電防護(hù)組件形成于該上表面，該方法另包含于該半導(dǎo)體基底的該下表面形成一漏極金屬層。
10.如權(quán)利要求1所述的方法，其特征在于，該第二組件區(qū)另包含另一第二溝槽，且該方法包含于另該第二溝槽中形成另一溝槽式靜電防護(hù)組件；以及于該半導(dǎo)體基底上形成一連接電極，其中該連接電極以串聯(lián)方式將該多個(gè)溝槽式靜電防護(hù)組件電性連接于該柵極金屬層與該漏極連接電極之間。
11.如權(quán)利要求10所述的方法，其特征在于，該連接電極電性連接該溝槽式靜電防護(hù)組件的該第三摻雜區(qū)與另該溝槽式靜電防護(hù)組件的一第二摻雜區(qū)，且另該溝槽式靜電防護(hù)組件的一第三摻雜區(qū)電性連接至該柵極金屬層。
12.如權(quán)利要求1所述的方法，其特征在于，該第一導(dǎo)電類型為N型，且該第二導(dǎo)電類型為P型。
13.一種具備漏極電壓保護(hù)的功率半導(dǎo)體組件，其特征在于，包含有，一半導(dǎo)體基底，其具有一第一導(dǎo)電類型，該半導(dǎo)體基底定義有一第一組件區(qū)與一第二組件區(qū)，該半導(dǎo)體基底的一上表面包含一第一溝槽與一第二溝槽，該第一溝槽位于該第一組件區(qū)中，且該第二溝槽位于該第二組件區(qū)中；一溝槽式柵極晶體管組件，設(shè)置于該第一組件區(qū)中，其中該溝槽式柵極晶體管組件包含一第一絕緣層，設(shè)置于該第一溝槽的表面；一柵極導(dǎo)電層，設(shè)置于該第一溝槽中；一基體摻雜區(qū)，其具有一第二導(dǎo)電類型，該基體摻雜區(qū)設(shè)置于該第一溝槽的一側(cè)的該半導(dǎo)體基底中；以及一源極摻雜區(qū)，其具有該第一導(dǎo)電類型，該源極摻雜區(qū)設(shè)置于該第一組件區(qū)的該基體摻雜區(qū)中；一源極金屬層，設(shè)置于該半導(dǎo)體基底的該上表面，且電性連接該源極摻雜區(qū)；一柵極金屬層，設(shè)置于該半導(dǎo)體基底的該上表面，且電性連接該柵極導(dǎo)電層；一漏極金屬層，設(shè)置于該半導(dǎo)體基底的一下表面；以及一溝槽式靜電防護(hù)組件，設(shè)置于該第二組件區(qū)的該第二溝槽中，該溝槽式靜電防護(hù)組件包含一第一摻雜區(qū)、一第二摻雜區(qū)以及一第三摻雜區(qū)，該第一摻雜區(qū)是設(shè)置于該第二摻雜區(qū)與該第三摻雜區(qū)之間，且該第二摻雜區(qū)電性連接至該漏極金屬層，而該第三摻雜區(qū)電性連接至該柵極金屬層。
14.如權(quán)利要求13所述的功率半導(dǎo)體組件，其特征在于，另包含一漏極連接電極，設(shè)置于該半導(dǎo)體基底的該上表面，且該溝槽式靜電防護(hù)組件通過該漏極連接電極電性連接至該漏極金屬層。
15.如權(quán)利要求14所述的功率半導(dǎo)體組件，其特征在于，該漏極連接電極圍繞該柵極金屬層與該源極金屬層，且該柵極金屬層圍繞該源極金屬層。
16.如權(quán)利要求14所述的功率半導(dǎo)體組件，其特征在于，另包含另一第二溝槽、另一設(shè)置于另該第二溝槽中的溝槽式靜電防護(hù)組件以及一連接電極，該連接電極是設(shè)置于該半導(dǎo)體基底的該上表面，其中該多個(gè)溝槽式靜電防護(hù)組件通過該連接電極以串聯(lián)方式電性連接于該柵極金屬層與該漏極連接電極之間。
17.如權(quán)利要求16所述的功率半導(dǎo)體組件，其特征在于，該連接電極設(shè)置于該漏極連接電極與該柵極金屬層之間。
18.如權(quán)利要求17所述的功率半導(dǎo)體組件，其特征在于，該漏極連接電極圍繞該連接電極，且該連接電極圍繞該柵極金屬層。
19.如權(quán)利要求16所述的功率半導(dǎo)體組件，其特征在于，該連接電極電性連接該溝槽式靜電防護(hù)組件的第三摻雜區(qū)與另該溝槽式靜電防護(hù)組件的一第二摻雜區(qū)，且另該溝槽式靜電防護(hù)組件的一第三摻雜區(qū)電性連接至該柵極金屬層。
20.如權(quán)利要求14所述的功率半導(dǎo)體組件，其特征在于，另包含一漏極摻雜區(qū)，其具有該第一導(dǎo)電類型，該漏極摻雜區(qū)設(shè)置于該半導(dǎo)體基底的該上表面，且直接接觸于該漏極連接電極。
21.如權(quán)利要求13所述的功率半導(dǎo)體組件，其特征在于，該第一導(dǎo)電類型為N型，且該第二導(dǎo)電類型為P型。
全文摘要
本發(fā)明提供一種具備漏極電壓保護(hù)的功率半導(dǎo)體組件包含有一半導(dǎo)體基底、一溝槽式柵極晶體管組件以及一溝槽式靜電防護(hù)組件。半導(dǎo)體基底的上表面具有一第一溝槽與一第二溝槽。溝槽式柵極晶體管組件是設(shè)置于第一溝槽與半導(dǎo)體基底中，而溝槽式靜電防護(hù)組件設(shè)置于第二溝槽中，且包含一第一摻雜區(qū)、一第二摻雜區(qū)以及一第三摻雜區(qū)。第二摻雜區(qū)與第三摻雜區(qū)分別電性連接于溝槽式柵極晶體管組件的漏極與柵極。借此提供優(yōu)良的靜電防護(hù)能力。
文檔編號H01L21/77GK102299102SQ20101021021
公開日2011年12月28日 申請日期2010年6月22日 優(yōu)先權(quán)日2010年6月22日
發(fā)明者葉人豪, 楊國良, 林偉捷, 林家福 申請人:茂達(dá)電子股份有限公司