專利名稱：具有可調(diào)輸出電容值的功率半導體組件以及制作方法
技術(shù)領域：
本發(fā)明涉及一種功率半導體組件及其制作方法，尤指一種具有可調(diào)輸出電容值的功率半導體組件及其制作方法。
背景技術(shù)：
功率半導體組件主要用于電源管理的部分，例如應用于切換式電源供應器、計算機中心或周邊電源管理集成電路、背光板電源供應器以及馬達控制等等用途，其種類包含有絕緣柵雙極晶體管(insulated gate bipolar transistor, IGBT)與金氧半導體場效應晶體管(metal-oxide-semiconductor field effecttransistor, M0SFET)等組件。請參考圖1，圖1為公知溝槽式MOSFET組件的剖面示意圖。如圖1所示，一公知溝槽式MOSFET組件10包括一漏極金屬層12、一設于漏極金屬層12上的N型基材14、一設于N型基材14上的N型外延層16、兩個設于N型外延層16內(nèi)的P型基體摻雜區(qū)18、兩個設于P型基體摻雜區(qū)18內(nèi)的N型源極摻雜區(qū)20、一層間介電層22以及一源極金屬層M。 并且，N型外延層16具有一溝槽沈，且溝槽沈內(nèi)設有一絕緣層觀以及一柵極導電層30， 而柵極導電層30是作為溝槽式MOSFET組件10的柵極。此外，各N型源極摻雜區(qū)20與各 P型基體摻雜區(qū)18是設于溝槽沈的一側(cè)，使N型源極摻雜區(qū)20作為MOSFET的源極，且鄰近絕緣層28的各P型基體摻雜區(qū)18作為MOSFET的通道區(qū)，而N型外延層16作為MOSFET 的漏極。層間介電層22設于柵極導電層30以及部分N型源極摻雜區(qū)20上，且源極金屬層 M覆蓋于層間介電層22、各N型源極摻雜區(qū)20以及各P型基體摻雜區(qū)18上，以電性連接至各N型源極摻雜區(qū)20與各P型基體摻雜區(qū)18。其中，柵極導電層30、層間介電層22與源極金屬層M構(gòu)成一柵極與源極間的第一電容Cgsl，且柵極導電層30、絕緣層觀與各P型基體摻雜區(qū)18構(gòu)成一柵極與源極間的第二電容Cgs2。并且，柵極導電層30、絕緣層觀與 N型外延層16構(gòu)成一柵極與漏極間的電容Cgd，而P型基體摻雜區(qū)18與N型外延層16間的空乏區(qū)構(gòu)成一源極與漏極間的電容Cds。隨著電子產(chǎn)品日益朝向輕、薄、短、小發(fā)展，集成電路組件設計的尺寸與間距亦不斷縮小，以符合高積集度和高密度的潮流。因此，公知溝槽式MOSFET組件10的布局設計， 朝向整體組件尺寸縮減而努力。然而，隨著溝槽26寬度縮減，柵極導電層30與N型外延層 16的耦合面積亦縮減，且P型基體摻雜區(qū)18與N型外延層16的接觸面積亦減少，因此柵極與漏極間的電容Cgd與源極與漏極間的電容Cds亦隨著縮小。所以由柵極與漏極間的電容Cgd以及源極與漏極間的電容Cds所構(gòu)成的MOSFET組件的輸出電容Coss亦相對應地降低，其中源極與漏極間的電容Cds遠大于柵極與漏極間的電容Cgd。然而，公知溝槽式MOSFET組件是用于電源管理電路的轉(zhuǎn)換器，例如同步降壓轉(zhuǎn)換器(Synchronous Buck Converter)中，且作為轉(zhuǎn)換器的開關組件，因此需常常進行開或關的動作。當關閉公知溝槽式MOSFET組件時，公知溝槽式MOSFET組件的輸出電容會被充電至與一外界變壓器同一電壓。但因轉(zhuǎn)換器中亦同時包含電感組件，所以于關閉時輸出電容與電感組件會構(gòu)成LC震蕩電路，進而產(chǎn)生電壓脈沖(voltage spike)。并且，因公知溝槽式MOSFET組件的輸出電容隨著組件整體尺寸及溝槽寬度的縮減而下降，于關閉公知溝槽式MOSFET組件時對所造成的電壓脈沖亦隨的增加，進而產(chǎn)生較高的能量損耗。請參考圖2，圖2為公知降低電壓脈沖的電路示意圖。如圖2所示，公知降低電壓脈沖的方法于溝槽式MOSFET組件10的源極S與漏極D之間并聯(lián)一緩沖電路12，而緩沖電路12可由一電容C與一電阻R的串聯(lián)所組成，借此位于溝槽式MOSFET組件外部的電容可用來提升溝槽式MOSFET組件10的輸出電容值，以減緩電壓脈沖。然而，額外的電路組件會產(chǎn)生額外的電路成本，并增加額外焊接的制作過程，造成制作成本增加。因此，仍需要一種新穎的制造功率半導體組件的方法，以簡便及經(jīng)濟的方式解決如上述電壓脈沖的問題。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種具有可調(diào)輸出電容值的功率半導體組件及其制作方法，以解決上述電壓脈沖的問題。為達上述的目的，本發(fā)明提供一種具有可調(diào)輸出電容值的功率半導體組件。功率半導體組件包括一半導體基底、一功率晶體管組件、一重摻雜區(qū)、一電容介電層、一源極金屬層以及一漏極金屬層。半導體基底具有一上表面與一下表面，且半導體基底的上表面定義有一第一組件區(qū)以及一第二組件區(qū)。功率晶體管組件設于第一組件區(qū)內(nèi)。重摻雜區(qū)具有一第一導電類型，且設于第二組件區(qū)的半導體基底內(nèi)。電容介電層設于重摻雜區(qū)上，且與重摻雜區(qū)相接觸。源極金屬層設于半導體基底的上表面，且電性連接至功率晶體管組件。并且，位于第二組件區(qū)的源極金屬層、電容介電層以及重摻雜區(qū)構(gòu)成一緩沖電容。漏極金屬層設于半導體基底的下表面。為達上述的目的，本發(fā)明提供一種具有可調(diào)輸出電容值的功率半導體組件的制作方法。首先，提供一半導體基底，該半導體基底具有一上表面與一下表面，且該半導體基底的該上表面定義有一第一組件區(qū)以及一第二組件區(qū)。接著，于該第二組件區(qū)的該半導體基底上覆蓋一場氧化層，且暴露出該第一組件區(qū)的該半導體基底。然后，于該第一組件區(qū)的該半導體基底內(nèi)形成一第一基體摻雜區(qū)、一溝槽、一絕緣層、一柵極導電層以及一源極摻雜區(qū)。其中，源極摻雜區(qū)具有一第一導電類型，且第一基體摻雜區(qū)與第二基體摻雜區(qū)具有一第二導電類型。接著，于該半導體基底與該場氧化層上形成一層間介電層。然后，進行一微影與蝕刻工藝，移除位于第二組件區(qū)的場氧化層與層間介電層，以暴露出第二組件區(qū)的半導體基底。之后，進行一離子布植工藝與一驅(qū)入工藝，于暴露出的半導體基底內(nèi)形成一具有第二導電類型的重摻雜區(qū)。接著，于第二組件區(qū)內(nèi)的半導體基底的上表面形成一電容介電層。 然后，于半導體基底的上表面形成一源極金屬層，并且于半導體基底的下表面形成一漏極本發(fā)明制作功率半導體組件的方法于制作功率晶體管組件的過程中同時制作緩沖電容，以將功率晶體管組件與緩沖電容制作于同一功率半導體組件中，并使本發(fā)明功率半導體組件的緩沖電容與功率晶體管組件共享同一漏極金屬層與源極金屬層，進而將緩沖電容并聯(lián)于功率晶體管組件的漏極與源極之間，借此可提升功率半導體組件的輸出電容值，以解決關閉時產(chǎn)生電壓脈沖的問題，并且不需額外電連接至一緩沖電路，以降低制作成本。


圖1為公知溝槽式MOSFET組件的剖面示意圖。圖2為公知降低電壓脈沖的電路示意圖。圖3至圖10為本發(fā)明第一實施例具有可調(diào)輸出電容值的功率半導體組件的制作方法示意圖。圖11為本發(fā)明第一實施例的功率半導體組件的上視示意圖。圖12為本發(fā)明第一實施例的功率半導體組件的電路示意圖。圖13為本發(fā)明第一實施例的功率半導體組件整合肖特基整流器的電路示意圖。圖14為本發(fā)明第一實施例的功率半導體組件的另一實施態(tài)樣的上視示意圖。圖15與圖16為本發(fā)明第二實施例制作功率半導體組件的方法示意圖。其中，附圖標記說明如下
權(quán)利要求
1.一種具有可調(diào)輸出電容值的功率半導體組件，其特征在于，包括，一半導體基底，具有一上表面與一下表面，其中該半導體基底的該上表面定義有一第一組件區(qū)以及一第二組件區(qū)；一功率晶體管組件，設于該第一組件區(qū)內(nèi)；一重摻雜區(qū)，具有一第一導電類型，設于該第二組件區(qū)的該半導體基底內(nèi)；一電容介電層，設于該重摻雜區(qū)上，且與該重摻雜區(qū)相接觸；一源極金屬層，設于該半導體基底的該上表面，且電性連接至該功率晶體管組件，其中位于該第二組件區(qū)的該源極金屬層、該電容介電層以及該重摻雜區(qū)構(gòu)成一緩沖電容；以及一漏極金屬層，設于該半導體基底的該下表面。
2.如權(quán)利要求1所述的功率半導體組件，其特征在于，該重摻雜區(qū)的摻雜濃度是介于 IO12cnT3 至 IO16cnT3 之間。
3.如權(quán)利要求1所述的功率半導體組件，其特征在于，該電容介電層的厚度介于200埃至3000埃之間。
4.如權(quán)利要求1所述的功率半導體組件，其特征在于，該電容介電層延伸至該第一組件區(qū)的該半導體基底上。
5.如權(quán)利要求1所述的功率半導體組件，其特征在于，另包括一場氧化層，設于該第一組件區(qū)與該第二組件區(qū)的一交界處的該半導體基底上。
6.如權(quán)利要求1所述的功率半導體組件，其特征在于，該第一組件區(qū)的該半導體基底具有一溝槽，且該功率晶體管組件包括一絕緣層，設于該溝槽的側(cè)壁；一柵極導電層，設于該溝槽的內(nèi)；一第一基體摻雜區(qū)，具有一第二導電類型，設于該溝槽的一側(cè)的該半導體基底內(nèi)；以及一源極摻雜區(qū)，具有該第一導電類型，設于該第一基體摻雜區(qū)內(nèi)，且電性連接至該源極 ^^^J^l J^ ο
7.如權(quán)利要求6所述的功率半導體組件，其特征在于，該半導體基底包括一基材以及一具有該第一導電類型且設于該基材上的外延層，而該重摻雜區(qū)的摻雜濃度高于該外延層的摻雜濃度。
8.如權(quán)利要求7所述的功率半導體組件，其特征在于，該基材具有該第一導電類型，且該功率晶體管組件為一金氧半導體場效應晶體管組件。
9.如權(quán)利要求7所述的功率半導體組件，其特征在于，該基材具有該第二導電類型，且該功率晶體管組件為一絕緣柵雙極晶體管組件。
10.如權(quán)利要求6所述的功率半導體組件，其特征在于，該功率晶體管組件另包括一層間介電層，設于該第一組件區(qū)的該半導體基底與該源極金屬層之間；一源極接觸摻雜區(qū)，具有該第二導電類型，且設于該源極摻雜區(qū)下方的該第一基體摻雜區(qū)內(nèi)；以及一第一接觸插塞，貫穿該層間介電層與該源極摻雜區(qū)，用以將該漏極金屬層電性連接于該源極接觸摻雜區(qū)以及該源極摻雜區(qū)。
11.如權(quán)利要求10所述的功率半導體組件，其特征在于，該電容介電層的介電常數(shù)大于該層間介電層的介電常數(shù)。
12.如權(quán)利要求6所述的功率半導體組件，其特征在于，該功率晶體管組件另包括一具有該第二導電類型的第二基體摻雜區(qū)以及一第二接觸插塞，該第二基體摻雜區(qū)設于該溝槽鄰近于該第二組件區(qū)的一側(cè)的該半導體基底內(nèi)，且該第二接觸插塞電性連接該源極金屬層與該第二基體摻雜區(qū)。
13.如權(quán)利要求1所述的功率半導體組件，其特征在于，另包括一肖特基整流器，且該肖特基整流器的一正極端與一負極端分別電性連接至該功率晶體管組件的一源極與一漏極。
14.一種具有可調(diào)輸出電容值的功率半導體組件的制作方法，其特征在于，包括提供一半導體基底，該半導體基底具有一上表面與一下表面，且該半導體基底的該上表面定義有一第一組件區(qū)以及一第二組件區(qū)；于該第二組件區(qū)的該半導體基底上覆蓋一場氧化層，且暴露出該第一組件區(qū)的該半導體基底；于暴露出的該半導體基底內(nèi)形成一第一基體摻雜區(qū)、一第二基體摻雜區(qū)、一溝槽、一絕緣層、一柵極導電層以及一源極摻雜區(qū)，其中該源極摻雜區(qū)具有一第一導電類型，且該第一基體摻雜區(qū)與該第二基體摻雜區(qū)具有一第二導電類型；于該半導體基底與該場氧化層上形成一層間介電層；進行一微影工藝與一蝕刻工藝，移除位于該第二組件區(qū)的該場氧化層與該層間介電層，以暴露出該第二組件區(qū)的該半導體基底；進行一離子布植工藝與一驅(qū)入工藝，于暴露出的該半導體基底內(nèi)形成一具有該第二導電類型的重摻雜區(qū)；于該第二組件區(qū)內(nèi)的該半導體基底的該上表面形成一電容介電層；于該半導體基底的該上表面形成一源極金屬層；以及于該半導體基底的該下表面形成一漏極金屬層。
15.如權(quán)利要求14所述的制作方法，其特征在于，該蝕刻工藝為一干蝕刻工藝，且該場氧化層與該層間介電層被蝕刻出的側(cè)壁為一垂直側(cè)壁。
16.如權(quán)利要求14所述的制作方法，其特征在于，該蝕刻工藝為一濕蝕刻工藝，且該場氧化層與該層間介電層被蝕刻出的側(cè)壁為一傾斜側(cè)壁。
17.如權(quán)利要求14所述的制作方法，其特征在于，該重摻雜區(qū)的摻雜濃度是介于 IO12cnT3 至 IO16cnT3 之間。
18.如權(quán)利要求14所述的制作方法，其特征在于，形成該電容介電層的步驟利用一化學氣相沉積工藝。
19.如權(quán)利要求18所述的制作方法，其特征在于，該電容介電層的厚度介于200埃至 3000埃之間。
20.如權(quán)利要求14所述的制作方法，其特征在于，形成該電容介電層的材料包括氧化硅或氮化硅。
21.如權(quán)利要求14所述的制作方法，其特征在于，于形成該電容介電層的步驟與形成該源極金屬層的步驟之間，該制作方法另包括進行一微影與蝕刻工藝，于該第一基體摻雜區(qū)上形成一第一接觸洞，且于該第二基體摻雜區(qū)上形成一第二接觸洞，其中該第一接觸洞貫穿該電容介電層、該層間介電層以及該源極摻雜區(qū)，且該第二接觸洞貫穿該電容介電層與該層間介電層；于該第一基體摻雜區(qū)內(nèi)形成一具有該第二導電類型的源極接觸摻雜區(qū)，且于第二基體摻雜區(qū)內(nèi)形成一具有該第二導電類型的接觸摻雜區(qū)；以及于該第一接觸洞形成一第一接觸插塞，且于該第二接觸洞形成一第二接觸插塞。
22.如權(quán)利要求14所述的制作方法，其特征在于，形成該電容介電層的溫度是小于形成該源極摻雜區(qū)、該第一基體摻雜區(qū)與該第二基體摻雜區(qū)的溫度。
23.如權(quán)利要求14所述的制作方法，其特征在于，提供該半導體基底的步驟包括 提供一具有該第一導電類型的基材；以及于該基材上形成一具有該第一導電類型的外延層，其中該重摻雜區(qū)的摻雜濃度高于該外延層的摻雜濃度。
24.如權(quán)利要求14所述的制作方法，其特征在于，提供該半導體基底的步驟包括 提供一具有該第二導電類型的基材；以及于該基材上形成一具有該第一導電類型的外延層，其中該重摻雜區(qū)的摻雜濃度高于該外延層的摻雜濃度。
全文摘要
本發(fā)明公開了一種具有可調(diào)輸出電容值的功率半導體組件包括一定義有一第一組件區(qū)以及一第二組件區(qū)的半導體基底、一設于第一組件區(qū)內(nèi)的功率晶體管組件、一設于第二組件區(qū)的半導體基底內(nèi)的重摻雜區(qū)、一設于重摻雜區(qū)上的電容介電層、一設于半導體基底的上表面且電性連接至功率晶體管組件的源極金屬層以及一設于半導體基底的下表面的漏極金屬層。位于第二組件區(qū)的源極金屬層、電容介電層以及重摻雜區(qū)構(gòu)成一緩沖電容。借此可提升功率半導體組件的輸出電容值，以解決關閉時產(chǎn)生電壓脈沖的問題。
文檔編號H01L21/77GK102299150SQ201010210218
公開日2011年12月28日 申請日期2010年6月22日 優(yōu)先權(quán)日2010年6月22日
發(fā)明者廖顯皓, 楊國良, 林偉捷 申請人:茂達電子股份有限公司