專利名稱：具有bts結構的soimos器件及其制作方法
技術領域：
本發(fā)明涉及一種MOS(Metal Oxide Semiconductor)結構的制作方法，尤其是一種 具有改進的BTS結構的SOIMOS器件及其制作方法，屬于半導體制造技術領域。
背景技術：
SOKSilicon On Insulator)是指絕緣體上硅技術。在SOI技術中，器件僅制造 于表層很薄的硅膜中，器件與襯底之間由一層隱埋氧化層隔開，正是這種結構使得SOI技 術具有了體硅無法比擬的優(yōu)點。寄生電容小，使得SOI器件擁有高速度和低功耗。S0ICM0S 器件的全介質(zhì)隔離徹底消除了體硅CMOS器件的寄生閂鎖效應，SOI全介質(zhì)隔離使得SOI技 術集成密度高以及抗輻照特性好。SOI技術廣泛應用于射頻、高壓、抗輻照等領域。隨著器 件尺寸的不斷縮小，SOI技術極有可能替代體硅成為Si技術的首選。SOI MOS根據(jù)有源體區(qū)是否耗盡分為部分耗盡SOI MOS(PDSOI)和全耗盡SOI MOS (FDSOI)。一般來說全耗盡SOI MOS頂層硅膜會比較薄，薄膜SOI硅片成本高，另一方面 全耗盡SOI MOS閾值電壓不易控制。因此目前普遍采用的還是部分耗盡SOI MOS0部分耗盡SOI MOS的有源體區(qū)并未完全耗盡，使得體區(qū)處于懸空狀態(tài)，碰撞電離產(chǎn) 生的電荷無法迅速移走，這會導致SOI MOS特有的浮體效應。對于SOI NMOS溝道電子在漏 端碰撞電離產(chǎn)生的電子-空穴對，空穴流向體區(qū)，SOI MOS浮體效應導致空穴在體區(qū)積累， 從而抬高體區(qū)電勢，使得SOI NMOS的閾值電壓降低繼而漏電流增加，導致器件的輸出特性 曲線IdVd有翹曲現(xiàn)象，這一現(xiàn)象稱為Kink效應。Kink效應對器件和電路性能以及可靠性 產(chǎn)生諸多不利的影響，在器件設計時應盡量抑制。對SOI PM0S，由于空穴的電離率比較低， 碰撞電離產(chǎn)生的電子_空穴對遠低于SOI匪0S，因此SOI PMOS中的Kink效應不明顯。為了解決部分耗盡SOI NM0S，通常采用體接觸(body contact)的方法將“體”接 固定電位(源端或地)，如圖Ia-Ib所示，為傳統(tǒng)T型柵結構體接觸，在T型柵的一端形成的 P+注入?yún)^(qū)與柵下面的P型體區(qū)相連，MOS器件工作時，體區(qū)積累的載流子通過P+通道泄放， 達到降低體區(qū)電勢的目的，負面作用是造成工藝流程復雜化，寄生效應增加，降低了部分電 學性能并且增大了器件面積。為此有人提出了 BTS(B0dy-Tied-t0-S0Urce)結構，即源端體 引出結構。該BTS結構能有效抑制浮體效應并且不增加芯片面積，但是BTS結構使得MOS 器件不對稱，另一個缺點是現(xiàn)有的BTS結構會降低器件的有效溝道寬度。鑒于此，本發(fā)明為了抑制SOI MOS器件中的浮體效應，在現(xiàn)有的BTS結構的基礎上 提出了一種改進的BTS結構，新型的BTS結構能有效抑制SOI MOS器件的浮體效應且不減 小器件的有效溝道寬度，工藝簡單易行與集成電路工藝相兼容。
發(fā)明內(nèi)容
本發(fā)明要解決的技術問題在于提供一種具有BTS結構的S0IM0S器件及其制作方 法，通過改進其BTS結構，可有效抑制SOI浮體效應。為了解決上述技術問題，本發(fā)明采用如下技術方案
4
一種具有BTS結構的SOIMOS器件，包括襯底、位于所述襯底之上的絕緣埋層、位 于所述絕緣埋層之上的有源區(qū)、以及位于所述有源區(qū)周圍的淺溝槽隔離結構；所述有源區(qū)包括柵區(qū)、位于所述柵區(qū)之下的體區(qū)、位于所述體區(qū)兩端的N型源區(qū) 和N型漏區(qū)；在所述柵區(qū)周圍設有側墻隔離結構；所述N型源區(qū)包括兩個重摻雜N型區(qū)、位于所述兩個重摻雜N型區(qū)之間的重摻雜 P型區(qū)、位于所述兩個重摻雜N型區(qū)和重摻雜P型區(qū)之上并與它們相接觸的硅化物、以及與 所述硅化物相連的淺N型區(qū)；所述重摻雜P型區(qū)與所述兩個重摻雜N型區(qū)、淺溝槽隔離結 構、體區(qū)以及其上的硅化物相接觸。較佳的，所述硅化物選自硅化鈷、硅化鈦中的一種。所述體區(qū)采用P型的Si材料。 所述絕緣埋層采用氧化硅或氮化硅材料。一種具有BTS結構的SOIMOS器件的制作方法，包括以下步驟步驟一、在具有絕緣埋層的Si材料上制作淺溝槽隔離結構，隔離出部分Si材料， 并在該部分Si材料上制作柵區(qū)；步驟二、進行源區(qū)輕摻雜和漏區(qū)輕摻雜，形成輕摻雜N型源區(qū)和輕摻雜N型漏區(qū)；步驟三、在柵區(qū)周圍制作側墻隔離結構，所述側墻隔離結構將輕摻雜N型源區(qū)和 輕摻雜N型漏區(qū)的部分表面覆蓋，然后進行源區(qū)和漏區(qū)離子注入，形成N型Si材料源區(qū)和 N型漏區(qū)，在所述N型Si材料源區(qū)和N型漏區(qū)之間形成體區(qū)；所述N型Si材料源區(qū)由側墻 隔離結構下方的淺N型區(qū)和重摻雜的N型區(qū)域組成；步驟四、通過離子注入的方法，從N型Si材料源區(qū)未被側墻隔離結構覆蓋的表面 向下注入離子，在其重摻雜的N型區(qū)域的中部形成重摻雜P型區(qū)，該重摻雜P型區(qū)將所述重 摻雜的N型區(qū)域分成兩個重摻雜N型區(qū)；步驟五、在重摻雜P型區(qū)以及兩個重摻雜N型區(qū)的表面形成一層金屬，然后通過熱 處理使該金屬與其下的Si材料反應生成硅化物，使該硅化物與所述重摻雜P型區(qū)及兩個重 摻雜N型區(qū)接觸，生成的硅化物和重摻雜P型區(qū)、兩個重摻雜N型區(qū)及淺N型區(qū)構成N型源 區(qū)，最終完成MOS器件結構。較佳的，步驟一中，在制作所述柵區(qū)之前先對隔離出的部分Si材料進行P離子注 入。步驟二中，所述源區(qū)輕摻雜和漏區(qū)輕摻雜注入劑量達到lel5/cm2的量級，所述輕摻雜N 型源區(qū)和輕摻雜N型漏區(qū)的濃度達到lel9/cm3的量級。步驟四中，采用一道在所述重摻雜 的N型區(qū)域中部的位置設有開口，且該開口與側墻隔離結構邊緣對齊的掩膜版，經(jīng)由該掩 膜版垂直地進行重摻雜P離子注入，從而形成重摻雜P型區(qū)。步驟五中，所述金屬選自Co、 Ti中的一種；所述的熱處理采用爐管退火工藝；所述的熱處理的溫度為700-900°C，時間為 50-70 秒。本發(fā)明公開的具有BTS結構的SOIMOS器件及其制作方法，其有益效果在于該 SOIMOS器件具有改進的BTS結構，其源區(qū)的重摻雜N型區(qū)一分為二，重摻雜的P型區(qū)位于 它們之間，在它們上面還設有硅化物。該重摻雜P型區(qū)與其上的硅化物形成歐姆接觸，釋放 SOI MOS器件在體區(qū)積累的空穴，從而抑制SOI MOS器件的浮體效應。并且該硅化物還覆蓋 源區(qū)的兩個重摻雜N型區(qū)，使本發(fā)明在有效抑制浮體效應的同時，還可不增加芯片面積，消 除了傳統(tǒng)BTS結構降低有效溝道寬度的缺點。其制造工藝簡單易行與常規(guī)CMOS工藝相兼 容。
圖Ia為背景技術中采用體接觸方法抑制浮體效應的MOS結構俯視示意圖；圖Ib為背景技術中采用體接觸方法抑制浮體效應的MOS結構剖面示意圖；圖2a_2d為本發(fā)明具有BTS結構的SOIMOS器件結構示意圖，圖2a為俯視圖，圖 2b、2c、2d分別為圖2a中AA’、BB，、CC，三個方向的剖視圖，其中圖2a為了示出方便沒有將 硅化物畫出；圖3a_3f為利用本發(fā)明方法制備MOS器件結構的工藝流程示意圖。
具體實施例方式下面結合附圖進一步說明本發(fā)明，為了示出的方便附圖并未按照比例繪制。如圖2a_2d所示，本發(fā)明具有BTS結構的SOIMOS器件包括襯底10、位于所述襯 底10之上的絕緣埋層20、位于所述絕緣埋層20之上的有源區(qū)、以及位于所述有源區(qū)周圍的 淺溝槽隔離(STI)結構30 ；所述有源區(qū)包括柵區(qū)、位于所述柵區(qū)之下的體區(qū)70、位于所述體區(qū)70兩端的N 型源區(qū)和N型漏區(qū)40，所述N型源區(qū)和N型漏區(qū)40分別位于所述柵區(qū)的兩側；所述N型源區(qū)包括兩個重摻雜N型區(qū)52、53、位于所述兩個重摻雜N型區(qū)52、53 之間的重摻雜P型區(qū)60、位于所述兩個重摻雜N型區(qū)52、53和重摻雜P型區(qū)60之上并與它 們相接觸的硅化物51、以及與所述硅化物51相連的淺N型區(qū)54 ；所述重摻雜P型區(qū)60與 所述兩個重摻雜N型區(qū)52、53、淺溝槽隔離結構30以及體區(qū)70相接觸，并與其上的硅化物 51形成歐姆接觸。其中，所述柵區(qū)包括柵介質(zhì)層81和位于所述柵介質(zhì)層81上的柵電極82。在所述 柵區(qū)周圍還設有側墻隔離結構90。有源區(qū)主要采用Si材料。其中體區(qū)70可采用P型的 Si材料。N型漏區(qū)40采用N型的Si材料。絕緣埋層20可采用二氧化硅或氮化硅材料，在 本發(fā)明一具體例子中可采用二氧化硅，即為埋層氧化層(BOX)。硅化物51可以是任何導電 的硅化物(例如硅化鈷，硅化鈦)，使其可以與下方的重摻雜P型區(qū)60形成歐姆接觸，用于 釋放SOI MOS器件在體區(qū)積累的空穴，從而抑制SOI MOS器件的浮體效應。并且該硅化物 51還覆蓋源區(qū)的兩個重摻雜N型區(qū)52、53，使本發(fā)明在有效抑制浮體效應的同時，還可不增 加芯片面積，消除了傳統(tǒng)BTS結構降低有效溝道寬度的缺點。由于浮體效應導致的Kink效 應在SOI PMOS中不明顯，因此本發(fā)明的方案主要是針對SOI NMOS器件。上述具有BTS結構的SOIMOS器件的制作方法，如圖3a_3f所示，包括以下步驟步驟一、如圖3a，在具有絕緣埋層20的Si材料(SOI)上制作淺溝槽隔離結構30， 隔離出部分Si材料700，并在該部分Si材料700上制作柵區(qū)，即在該部分Si材料700上依 次制作柵介質(zhì)層81、柵電極82，其中柵電極82可采用多晶硅材料。在制作柵區(qū)之前可以先 對有源區(qū)進行P離子注入用于調(diào)節(jié)閾值電壓。步驟二、如圖3b，進行較高劑量的源區(qū)輕摻雜(LDS)和漏區(qū)輕摻雜(LDD)，在這 一步驟中，與傳統(tǒng)的LDD/LDS不同之處在于本發(fā)明實際的輕摻雜源漏N型注入劑量達到 Iel5/cm2的量級，所以可以稱之為高摻雜源漏了，由此形成的輕摻雜N型源區(qū)500和輕摻雜 N型漏區(qū)400具有較高的摻雜濃度，它們實際的濃度達到Iel9/cm3。然而為了與源漏注入
6區(qū)別，這道工藝還是援引業(yè)界一直采用的名稱LDD/LDS。步驟三、如圖3c，采用氧化硅或氮化硅等材料在柵區(qū)周圍制作側墻隔離結構 (Spacer) 90，所述側墻隔離結構90將輕摻雜N型源區(qū)500和輕摻雜N型漏區(qū)400的部分表 面覆蓋。然后進行一次源區(qū)和漏區(qū)離子注入，形成N型Si材料源區(qū)50和N型漏區(qū)40，在所 述N型Si材料源區(qū)50和N型漏區(qū)40之間形成體區(qū)70 ；所述N型Si材料源區(qū)50由側墻 隔離結構90下方的淺N型區(qū)和重摻雜的N型區(qū)域組成。步驟四、如圖2d，通過離子注入的方法，從N型Si材料源區(qū)50未被側墻隔離結構 90覆蓋的表面向下注入離子，在其重摻雜的N型區(qū)域的中部形成重摻雜P型區(qū)60，該重摻 雜P型區(qū)60將所述重摻雜的N型區(qū)域分成兩個重摻雜N型區(qū)52、53，如圖3e所示。在一具 體實施例中，該步驟可以采用一道在所述重摻雜的N型區(qū)域中部的位置設有開口，且該開 口與側墻隔離結構90邊緣對齊的掩膜版，經(jīng)由該掩膜版垂直地進行重摻雜P離子注入，從 而形成重摻雜P型區(qū)60步驟五、在重摻雜P型區(qū)60以及兩個重摻雜N型區(qū)52、53的表面形成一層金屬，， 例如Co、Ti，然后通過熱處理使該金屬與其下的Si材料反應生成硅化物51，使該硅化物51 與所述重摻雜P型區(qū)60及兩個重摻雜N型區(qū)52、53接觸，生成的硅化物51和重摻雜P型區(qū) 60、兩個重摻雜N型區(qū)52、53及淺N型區(qū)54構成N型源區(qū)，最終完成如圖3f所示的MOS器 件結構。其中，熱處理可以采用爐管退火工藝；溫度為700-900°C，優(yōu)選800°C，時間為50-70 秒，優(yōu)選1分鐘。Co與Si反應生成的硅化物51為硅化鈷，Ti與Si反應生成硅化鈦。制得的MOS器件結構經(jīng)后續(xù)半導體工藝加工即可得到完整的MOS器件。該制造工 藝簡單易行與常規(guī)CMOS工藝相兼容。本發(fā)明中涉及的其他技術屬于本領域技術人員熟悉的范疇，在此不再贅述。上述 實施例僅用以說明而非限制本發(fā)明的技術方案。任何不脫離本發(fā)明精神和范圍的7技術方 案均應涵蓋在本發(fā)明的專利申請范圍當中。
權利要求
一種具有BTS結構的SOIMOS器件，其特征在于，包括襯底、位于所述襯底之上的絕緣埋層、位于所述絕緣埋層之上的有源區(qū)、以及位于所述有源區(qū)周圍的淺溝槽隔離結構；所述有源區(qū)包括柵區(qū)、位于所述柵區(qū)之下的體區(qū)、位于所述體區(qū)兩端的N型源區(qū)和N型漏區(qū)；在所述柵區(qū)周圍設有側墻隔離結構；所述N型源區(qū)包括兩個重摻雜N型區(qū)、位于所述兩個重摻雜N型區(qū)之間的重摻雜P型區(qū)、位于所述兩個重摻雜N型區(qū)和重摻雜P型區(qū)之上并與它們相接觸的硅化物、以及與所述硅化物相連的淺N型區(qū)；所述重摻雜P型區(qū)與所述兩個重摻雜N型區(qū)、淺溝槽隔離結構、體區(qū)以及其上的硅化物相接觸。
2.根據(jù)權利要求1所述具有BTS結構的SOIMOS器件，其特征在于所述硅化物選自硅 化鈷、硅化鈦中的一種。
3.根據(jù)權利要求1所述具有BTS結構的SOIMOS器件，其特征在于所述體區(qū)采用P型 的Si材料。
4.一種具有BTS結構的SOIMOS器件的制作方法，其特征在于，包括以下步驟步驟一、在具有絕緣埋層的Si材料上制作淺溝槽隔離結構，隔離出部分Si材料，并在該部分Si材料上制作柵區(qū)；步驟二、進行源區(qū)輕摻雜和漏區(qū)輕摻雜，形成輕摻雜N型源區(qū)和輕摻雜N型漏區(qū)；步驟三、在柵區(qū)周圍制作側墻隔離結構，所述側墻隔離結構將輕摻雜N型源區(qū)和輕摻 雜N型漏區(qū)的部分表面覆蓋，然后進行源區(qū)和漏區(qū)離子注入，形成N型Si材料源區(qū)和N型 漏區(qū)，在所述N型Si材料源區(qū)和N型漏區(qū)之間形成體區(qū)；所述N型Si材料源區(qū)由側墻隔離 結構下方的淺N型區(qū)和重摻雜的N型區(qū)域組成；步驟四、通過離子注入的方法，從N型Si材料源區(qū)未被側墻隔離結構覆蓋的表面向下 注入離子，在其重摻雜的N型區(qū)域的中部形成重摻雜P型區(qū)，該重摻雜P型區(qū)將所述重摻雜 的N型區(qū)域分成兩個重摻雜N型區(qū)；步驟五、在重摻雜P型區(qū)以及兩個重摻雜N型區(qū)的表面形成一層金屬，然后通過熱處理 使該金屬與其下的Si材料反應生成硅化物，使該硅化物與所述重摻雜P型區(qū)及兩個重摻雜 N型區(qū)接觸，生成的硅化物和重摻雜P型區(qū)、兩個重摻雜N型區(qū)及淺N型區(qū)構成N型源區(qū)，最 終完成MOS器件結構。
5.根據(jù)權利要求4所述具有BTS結構的SOIMOS器件的制作方法，其特征在于步驟一 中，在制作所述柵區(qū)之前先對隔離出的部分Si材料進行P離子注入。
6.根據(jù)權利要求4所述具有BTS結構的SOIMOS器件的制作方法，其特征在于步驟二 中，所述源區(qū)輕摻雜和漏區(qū)輕摻雜注入劑量達到lel5/cm2的量級，所述輕摻雜N型源區(qū)和 輕摻雜N型漏區(qū)的濃度達到lel9/cm3的量級。
7.根據(jù)權利要求4所述具有BTS結構的SOIMOS器件的制作方法，其特征在于步驟四 中，采用一道在所述重摻雜的N型區(qū)域中部的位置設有開口，且該開口與側墻隔離結構邊 緣對齊的掩膜版，經(jīng)由該掩膜版垂直地進行重摻雜P離子注入，從而形成重摻雜P型區(qū)。
8.根據(jù)權利要求4所述具有BTS結構的SOIMOS器件的制作方法，其特征在于步驟五， 所述金屬選自Co、Ti中的一種。
9.根據(jù)權利要求4所述具有BTS結構的SOIMOS器件的制作方法，其特征在于步驟五 中，所述熱處理采用爐管退火工藝。
10.根據(jù)權利要求4所述具有BTS結構的SOIMOS器件的制作方法，其特征在于步驟 五中，所述熱處理的溫度為700-900°C，時間為50-70秒。
全文摘要
本發(fā)明公開了一種具有BTS結構的SOIMOS器件及其制作方法。該SOIMOS器件的源區(qū)包括兩個重摻雜N型區(qū)、位于兩個重摻雜N型區(qū)之間的重摻雜P型區(qū)、位于兩個重摻雜N型區(qū)和重摻雜P型區(qū)之上的硅化物、以及與該硅化物相連的淺N型區(qū)；該重摻雜P型區(qū)與其上的硅化物形成歐姆接觸，釋放SOIMOS器件在體區(qū)積累的空穴，從而有效抑制SOIMOS器件的浮體效應，不增加芯片面積，并消除了傳統(tǒng)BTS結構降低有效溝道寬度的缺點。制作時先通過離子注入的方法形成重摻雜P型區(qū)，再在源區(qū)表面形成金屬，通過熱處理使金屬與其下的Si反應生成硅化物。該制造工藝簡單與常規(guī)CMOS工藝相兼容。
文檔編號H01L21/336GK101916776SQ20101022562
公開日2010年12月15日 申請日期2010年7月13日 優(yōu)先權日2010年7月13日
發(fā)明者伍青青, 王曦, 羅杰馨, 肖德元, 陳靜 申請人:中國科學院上海微系統(tǒng)與信息技術研究所