專利名稱：封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝結(jié)構(gòu)的制作方法，特別涉及一種能提高整體產(chǎn)能與降低整體成本的封裝結(jié)構(gòu)的制作方法。
背景技術(shù)：
為了滿足半導(dǎo)體封裝件高集成度antegration)以及微型化(Miniaturization) 的封裝需求，并提供給多數(shù)有源元件、無源元件及線路連接用的封裝基板，已經(jīng)逐漸由單層板演變成多層板，在有限之空間下，通過層間連接技術(shù)(Interlayercormection)以擴大電路板上可利用的布線面積，且能配合高電子密度的集成電路antegrated circuit)需求。而現(xiàn)有的多層電路板由一核心板及對稱形成在其兩側(cè)的線路增層結(jié)構(gòu)所組成，但因使用核心板將導(dǎo)致導(dǎo)線長度及整體結(jié)構(gòu)厚度增加，而難以滿足電子產(chǎn)品功能不斷提升且體積卻不斷縮小的需求，于是發(fā)展出無核心層(coreless)結(jié)構(gòu)的電路板，以符合縮短導(dǎo)線長度及降低整體結(jié)構(gòu)厚度、及適應(yīng)高頻化、微小化的趨勢要求。在現(xiàn)有覆晶式(flip chip)半導(dǎo)體封裝技術(shù)中，是在頂面具有多個電性接觸墊的封裝基板上接置具有作用面的半導(dǎo)體芯片，而該作用面上設(shè)有多個電極墊，且通過焊料凸塊以對應(yīng)電性連接所述電極墊與電性接觸墊，使得該半導(dǎo)體芯片電性連接到該封裝基板。與傳統(tǒng)的打線接合(wire bond)技術(shù)相比，覆晶技術(shù)的特征在于半導(dǎo)體芯片與封裝基板間的電性連接是直接用焊料凸塊而非一般的金線，而此種覆晶技術(shù)的優(yōu)點在于能提高封裝密度以降低封裝元件尺寸；同時，該種覆晶技術(shù)不需使用長度較長的金線，而能降低阻抗，以提高電性功能。現(xiàn)有的覆晶式封裝結(jié)構(gòu)的制作方法是先提供一已完成前段工藝且具有多層線路連接結(jié)構(gòu)的整版面基板本體，在該整版面基板本體的最外層線路具有多個凸塊焊墊，并在該基板本體上形成絕緣保護層，且該絕緣保護層中形成多個開孔，以使各該凸塊焊墊對應(yīng)外露于各該開孔，并在該開孔中的凸塊焊墊上形成表面處理層，而形成一整版面封裝基板 (panel)；接著，將該整版面封裝基板切割成多個封裝基板單元(unit)或多個封裝基板條 (strip)，而各該封裝基板條具有多個封裝基板單元；最后，再運送到封裝廠進行后續(xù)的置晶、封裝、及/或切單(singulation)等步驟。但是，若將該整版面封裝基板切割成多個封裝基板單元后，再進行置晶與封裝步驟，則一次僅有單個封裝基板單元進行處理，因而產(chǎn)能較低且整體成本高；或者，若將該整版面封裝基板切割成多個封裝基板條后，再進行置晶、封裝與切單等步驟，則因為該封裝基板條必須保留邊框以供制作工藝進行時的夾持，因而占用不少有效面積，而造成材料成本的浪費。另一方面，隨著封裝基板的整體厚度愈來愈薄，對于封裝基板單元或封裝基板條進行置晶或封裝等加工步驟將更加困難。然而，若不先將整版面封裝基板切割成多個封裝基板單元或多個封裝基板條，而直接以整版面封裝基板來進行置晶、封裝、及切單等步驟，則必須購置較大的機臺，因而造成整體設(shè)備成本的上升；再者，整版面封裝基板的大面積對位的精度較低，容易使得最終的封裝結(jié)構(gòu)單元有較大的工藝誤差，進而影響整體合格率。因此，如何避免現(xiàn)有技術(shù)中的封裝結(jié)構(gòu)的制作方法具有比較復(fù)雜的步驟而導(dǎo)致產(chǎn)能低落、及浪費過多基板的有效面積而導(dǎo)致整體成本上升等問題，已成為目前亟欲解決的課題。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)的種種缺陷，本發(fā)明的主要目的在于提供一種能提高整體產(chǎn)能與降低整體成本的封裝結(jié)構(gòu)的制作方法。為實現(xiàn)上述目的，本發(fā)明公開一種封裝結(jié)構(gòu)的制作方法，包括提供一上下成對的整版面封裝基板，于其相對的兩最外層表面上均形成具有多個開孔的絕緣保護層、及設(shè)于各該開孔中的金屬凸塊；裁切該上下成對的整版面封裝基板，以形成多個上下成對的封裝基板區(qū)塊，且各該上下成對的封裝基板區(qū)塊具有呈(mXn)矩陣排列的上下成對的封裝基板單元，其中，!!！與！!均為大于ι的整數(shù)，在各該封裝基板單元上具有所述金屬凸塊；在各該上下成對的封裝基板單元的所述金屬凸塊上對應(yīng)接置半導(dǎo)體芯片，以形成具有多個上下成對的封裝結(jié)構(gòu)單元的上下成對的封裝結(jié)構(gòu)區(qū)塊，該半導(dǎo)體芯片具有作用面，且該作用面上具有多個電極墊，而各該電極墊通過焊料凸塊以對應(yīng)電性連接到各該金屬凸塊；在該絕緣保護層及所述半導(dǎo)體芯片上形成封裝材，且該封裝材填入所述半導(dǎo)體芯片與絕緣保護層之間，以包覆所述焊料凸塊；分離該上下成對的封裝結(jié)構(gòu)區(qū)塊，而形成兩個獨立的封裝結(jié)構(gòu)區(qū)塊；以及裁切該封裝結(jié)構(gòu)區(qū)塊，以形成多個封裝結(jié)構(gòu)單元。按照上述的封裝結(jié)構(gòu)的制作方法，該上下成對的整版面封裝基板的工藝可包括 提供一具有兩表面的承載板；在該承載板的兩表面上均形成黏著層；在各該黏著層上矩陣排列地貼設(shè)于剝離層，且該剝離層為該黏著層所環(huán)繞；在該剝離層與黏著層上形成金屬層； 在各該金屬層上分別依序形成多個電性接觸墊與增層結(jié)構(gòu)，該增層結(jié)構(gòu)包括至少一介電層、形成于該介電層上的線路層、及多個形成在該介電層中并電性連接該線路層與電性接觸墊的導(dǎo)電盲孔，且該增層結(jié)構(gòu)最外層的線路層還具有多個凸塊焊墊；以及在該增層結(jié)構(gòu)最外層上形成絕緣保護層，且該絕緣保護層中形成有多個開孔，以使各該凸塊焊墊對應(yīng)外露于各該開孔，并在各該凸塊焊墊上電鍍形成各該金屬凸塊。另外，在上述的制作方法中，所述上下成對的封裝基板區(qū)塊的制作過程可沿該上下成對的整版面封裝基板中的各該剝離層的邊緣進行裁切，且裁切邊未通過該剝離層。在本發(fā)明的制作方法中，該獨立的封裝結(jié)構(gòu)區(qū)塊的制作過程可包括沿該上下成對的封裝結(jié)構(gòu)區(qū)塊的邊緣進行裁切，且裁切邊通過該剝離層；移除該承載板、黏著層與剝離層，以將該上下成對的封裝結(jié)構(gòu)區(qū)塊分離成獨立的兩個封裝結(jié)構(gòu)區(qū)塊；以及移除該金屬層。另外，按照上述的制作方法，在移除該金屬層之后，還可包括在各該電性接觸墊上形成焊球。在上述的封裝結(jié)構(gòu)的制作方法中，還可包括在各該金屬凸塊上形成第一表面處理層，形成該第一表面處理層的材料可為鎳/金(Ni/Au)、化鎳鈀浸金(Electroless Nickel/ Electroless Palladium/Immersion Gold，ENEPIG)、錫(Sn)、銀(Ag)、或金(Au)。由上可知，本發(fā)明所述的封裝結(jié)構(gòu)的制作方法是先將上下成對的整版面封裝基板裁切成多個上下成對的封裝基板區(qū)塊，而各該上下成對的封裝基板區(qū)塊的面積適中并且具有有多個上下成對的封裝基板單元；接著，在各該封裝基板單元上接置半導(dǎo)體芯片，并用封裝材加以固定與保護；最后，裁切成多個封裝結(jié)構(gòu)單元。與現(xiàn)有技術(shù)相比，本發(fā)明所述的封裝結(jié)構(gòu)的制作方法整合封裝基板制造及半導(dǎo)體芯片封裝，可一次對各該封裝基板區(qū)塊中的全部封裝基板單元進行半導(dǎo)體芯片封裝，所以能簡化制作工藝以提高產(chǎn)能；此外，本發(fā)明所述的制作過程中巧妙運用承載板，所以可應(yīng)用于超薄封裝基板的封裝工藝；再者，本發(fā)明中所述的封裝基板區(qū)塊的面積適中，因而各該封裝基板區(qū)塊中的各該封裝基板單元除了能擁有較高的精度與合格率之外，同時也能節(jié)省布線成本及作業(yè)時間、并提高產(chǎn)能。


圖IA至圖IJ為本發(fā)明封裝結(jié)構(gòu)的制作方法的剖視示意圖，其中，圖1A’是圖IA 的俯視圖，圖1C’是圖IC的俯視圖。主要元件符號說明20承載板211剝離層212黏著層22金屬層23電性接觸墊24增層結(jié)構(gòu)241介電層242導(dǎo)電盲孔243線路層244凸塊焊墊25絕緣保護層250 開孔洸金屬凸塊27第一表面處理層沘，28，裁切邊29半導(dǎo)體芯片^a作用面291電極墊30焊料凸塊31封裝材32 焊球2a上下成對的整版面封裝基板2b上下成對的封裝基板區(qū)塊m上下成對的封裝基板區(qū)塊的矩陣行數(shù)η上下成對的封裝基板區(qū)塊的矩陣列數(shù)2c上下成對的封裝基板單元
2b’上下成對的封裝結(jié)構(gòu)區(qū)塊2c’上下成對的封裝結(jié)構(gòu)單元2b”封裝結(jié)構(gòu)區(qū)塊2c”封裝結(jié)構(gòu)單元
具體實施例方式為了進一步了解本發(fā)明的其它優(yōu)點及功效，下面通過特定的具體實施例說明本發(fā)明的實施方式。圖IA至圖1J，為本發(fā)明封裝結(jié)構(gòu)的制作方法的剖視示意圖；其中，圖1A’是圖IA 的俯視圖，圖1C’是圖IC的俯視圖。如圖IA及1A’所示，圖1A’是圖IA的俯視圖；如圖所示，提供一具有兩表面的承載板20，在該承載板20的兩表面上均形成黏著層212 ；在各該黏著層212上矩陣排列地貼設(shè)于剝離層211，且該剝離層211被該黏著層212所環(huán)繞；在該剝離層211與黏著層212上形成金屬層22 ；其中，該剝離層211可為離型膜，該金屬層22的材質(zhì)可為銅，且該金屬層22 可作為電鍍工藝中電流傳導(dǎo)路徑的晶種層(seed layer)。如圖IB所示，在各該金屬層22上分別依序形成多個電性接觸墊23與增層結(jié)構(gòu) 24，該增層結(jié)構(gòu)M包括至少一介電層Ml、形成在該介電層241上的線路層M3、及多個形成在該介電層Ml中并電性連接該線路層243與電性接觸墊23的導(dǎo)電盲孔M2，形成該介電層241的材料可為以氨基酸制作出的絕緣膜(Ajinomoto Build-up Film，ABF)、 苯并環(huán)丁烯樹脂(Benzo cyclo-buthene，BCB)、液晶聚合物(Liquid Crystal Polymer, LCP)、聚酰亞胺(Poly-imide，PI)、聚苯醚(Poly (phenylene ether), PPE)、聚四氟乙烯 (Poly(tetra-fluoroethylene), PTFE)、環(huán)氧玻璃布層壓板(FR4、FR5)、雙馬來酰亞胺三嗪樹脂(Bismaleimide Triazine,BT)、芳香尼龍(Aramide)、或混合環(huán)氧樹脂玻璃纖維(Glass fiber)所構(gòu)成，且該增層結(jié)構(gòu)M最外層的線路層243還具有多個凸塊焊墊244 ；接著，在該增層結(jié)構(gòu)M最外層上形成絕緣保護層25，且該絕緣保護層25中形成有多個開孔250，以使各該凸塊焊墊244對應(yīng)外露于各該開孔250，并在各該凸塊焊墊244上電鍍形成金屬凸塊 26 ；然后，在各該金屬凸塊沈上形成第一表面處理層27，以形成上下成對的整版面封裝基板2a，且形成該第一表面處理層27的材料可為鎳/金(Ni/Au)、化鎳鈀浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，ENEPIG)、錫(Sn)、銀(Ag)、或金(Au)。如圖IC及圖1C’所示，圖1C’是圖IC的俯視圖；如圖所示，沿該上下成對的整版面封裝基板加中的各該剝離層211邊緣進行裁切，且裁切邊觀未通過該剝離層211，以形成多個上下成對的封裝基板區(qū)塊2b，且各該上下成對的封裝基板區(qū)塊2b具有呈(mXn)矩陣排列的上下成對的封裝基板單元2c ；其中，m與η均為大于1的整數(shù)，在本實施例中，m與 η分別為6與5，但不以此為限。此外，在裁切該上下成對的整版面封裝基板加之前，還可包括在該絕緣保護層25與金屬凸塊26 (或其上的第一表面處理層27)上形成第一保護膜 (附圖中未表示)，以避免該絕緣保護層25與金屬凸塊26 (或其上的第一表面處理層27) 在裁切時被液體或粉塵所影響，并在裁切后，移除該第一保護膜。圖ID與IE所示，在各該上下成對的封裝基板單元2c的所述金屬凸塊沈上對應(yīng)接置半導(dǎo)體芯片29，以形成具有多個上下成對的封裝結(jié)構(gòu)單元2c’的上下成對的封裝結(jié)構(gòu)區(qū)塊2b’，該半導(dǎo)體芯片四具有作用面^a，且該作用面29a上具有多個電極墊四1，而各該電極墊291通過焊料凸塊30以對應(yīng)電性連接到各該金屬凸塊26。如圖IF所示，在該絕緣保護層25及所述半導(dǎo)體芯片四上形成封裝材31，且該封裝材31填入所述半導(dǎo)體芯片四與絕緣保護層25之間，以包覆所述焊料凸塊30。如圖IG所示，沿該上下成對的封裝結(jié)構(gòu)區(qū)塊2b’的邊緣進行裁切，且裁切邊觀’ 通過該剝離層211。如圖IH所示，移除該承載板20、黏著層212與剝離層211以將該上下成對的封裝結(jié)構(gòu)區(qū)塊2b’分離成獨立的兩個封裝結(jié)構(gòu)區(qū)塊2b”，而各該封裝結(jié)構(gòu)區(qū)塊2b”具有多個封裝結(jié)構(gòu)單元2c”。如圖II所示，移除該金屬層22，以露出所述電性接觸墊23，還可在各該電性接觸墊23上形成焊球32或第二表面處理層(附圖中未表示)，而形成該第二表面處理層的材料可為鎳 / 金(Ni/Au)、化鎳鈀浸金(Electroless Nickel/Electroless Palladium/ Immersion Gold，ENEPIG)、錫(Sn)、銀(Ag)、或金(Au)。如圖IJ所示，裁切該封裝結(jié)構(gòu)區(qū)塊2b”以形成多個封裝結(jié)構(gòu)單元2c”。此外，在裁切該封裝結(jié)構(gòu)區(qū)塊2b”之前，還可包括在所述電性接觸墊23 (或其上的焊球32或第二表面處理層)與介電層241上形成第二保護膜(附圖中未表示)，以避免所述電性接觸墊23 (或其上的焊球32或第二表面處理層)與介電層241在裁切時被液體或粉塵所影響，并在裁切后，移除該第二保護膜。綜上所述，本發(fā)明所述的封裝結(jié)構(gòu)的制作方法是先將上下成對的整版面封裝基板裁切成多個上下成對的封裝基板區(qū)塊，而各該上下成對的封裝基板區(qū)塊的面積適中并具有多個上下成對的封裝基板單元；接著，在各該封裝基板單元上接置半導(dǎo)體芯片，并用封裝材加以固定與保護；最后，裁切成多個封裝結(jié)構(gòu)單元。與現(xiàn)有技術(shù)相比，本發(fā)明所述的封裝結(jié)構(gòu)的制作方法整合封裝基板制造及半導(dǎo)體芯片封裝，可一次對各該封裝基板區(qū)塊中的全部封裝基板單元進行半導(dǎo)體芯片封裝，所以能簡化工藝以提高產(chǎn)能；此外，本發(fā)明所述的制作過程中巧妙運用承載板，所以可應(yīng)用于超薄封裝基板的封裝工藝；再者，本發(fā)明中的封裝基板區(qū)塊的面積適中，因而各該封裝基板區(qū)塊中的各該封裝基板單元除了能擁有較高的精度與合格率之外，同時也能節(jié)省布線成本及作業(yè)時間，并提高產(chǎn)能。
權(quán)利要求
1.一種封裝結(jié)構(gòu)的制作方法，其特征在于，包括提供一上下成對的整版面封裝基板，在其相對的兩最外層表面上均形成具有多個開孔的絕緣保護層、及設(shè)在各該開孔中的金屬凸塊；裁切該上下成對的整版面封裝基板，以形成多個上下成對的封裝基板區(qū)塊，且各該上下成對的封裝基板區(qū)塊具有呈(mXn)矩陣排列的上下成對的封裝基板單元，在各該上下成對的封裝基板單元上具有所述金屬凸塊，其中，m與η均為大于1的整數(shù)；在各該上下成對的封裝基板單元的所述金屬凸塊上對應(yīng)接置半導(dǎo)體芯片，以形成具有多個上下成對的封裝結(jié)構(gòu)單元的上下成對的封裝結(jié)構(gòu)區(qū)塊，該半導(dǎo)體芯片具有作用面， 且該作用面上具有多個電極墊，而各該電極墊通過焊料凸塊以對應(yīng)電性連接到各該金屬凸塊；在該絕緣保護層及所述半導(dǎo)體芯片上形成封裝材，且該封裝材填入所述半導(dǎo)體芯片與絕緣保護層之間，以包覆所述焊料凸塊；分離該上下成對的封裝結(jié)構(gòu)區(qū)塊，而形成兩個獨立的封裝結(jié)構(gòu)區(qū)塊；以及裁切該獨立的封裝結(jié)構(gòu)區(qū)塊，以形成多個封裝結(jié)構(gòu)單元。
2.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)的制作方法，其特征在于，該上下成對的整版面封裝基板的工藝包括提供一具有兩表面的承載板； 在該承載板的兩表面上均形成黏著層；在各該黏著層上矩陣排列地貼設(shè)剝離層，且該剝離層被該黏著層所環(huán)繞； 在該剝離層與黏著層上形成金屬層；在各該金屬層上分別依序形成多個電性接觸墊與增層結(jié)構(gòu)，該增層結(jié)構(gòu)包括至少一介電層、形成在該介電層上的線路層、及多個形成在該介電層中并電性連接該線路層與電性接觸墊的導(dǎo)電盲孔，且該增層結(jié)構(gòu)最外層的線路層還具有多個凸塊焊墊；在該增層結(jié)構(gòu)最外層上形成絕緣保護層，且該絕緣保護層中形成有多個開孔，以使各該凸塊焊墊對應(yīng)外露于各該開孔；以及在各該凸塊焊墊上電鍍形成各該金屬凸塊。
3.根據(jù)權(quán)利要求2所述的封裝結(jié)構(gòu)的制作方法，其特征在于，所述上下成對的封裝基板區(qū)塊的工藝是沿該上下成對的整版面封裝基板中的各該剝離層的邊緣進行裁切，且裁切邊未通過該剝離層。
4.根據(jù)權(quán)利要求2所述的封裝結(jié)構(gòu)的制作方法，其特征在于，該獨立的封裝結(jié)構(gòu)區(qū)塊的工藝包括沿該上下成對的封裝結(jié)構(gòu)區(qū)塊的邊緣進行裁切，且裁切邊通過該剝離層； 移除該承載板、黏著層與剝離層，以將該上下成對的封裝結(jié)構(gòu)區(qū)塊分離成獨立的兩個封裝結(jié)構(gòu)區(qū)塊；以及移除該金屬層。
5.根據(jù)權(quán)利要求4所述的封裝結(jié)構(gòu)的制作方法，其特征在于，在移除該金屬層之后，還包括在各該電性接觸墊上形成焊球。
6.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)的制作方法，其特征在于，還包括在各該金屬凸塊上形成第一表面處理層。
7.根據(jù)權(quán)利要求6所述的封裝結(jié)構(gòu)的制作方法，其特征在于，形成該第一表面處理層的材料為鎳 / 金(Ni/Au)、化鎳鈀浸金(Electroless Nickel/ElectrolessPalladium/ Immersion Gold, ENEPIG)、錫(Sn)、銀(Ag)、或金(Au)。
全文摘要
一種封裝結(jié)構(gòu)的制作方法，先將大面積的整版面封裝基板裁切成多個封裝基板區(qū)塊，而各該封裝基板區(qū)塊具有多個封裝基板單元；接著，在各該封裝基板單元上接置半導(dǎo)體芯片并用封裝材加以固定與保護，以形成多個封裝結(jié)構(gòu)區(qū)塊；最后，將該封裝結(jié)構(gòu)區(qū)塊裁切成多個封裝結(jié)構(gòu)單元。本發(fā)明所述封裝基板區(qū)塊的面積適中，所以各該封裝基板區(qū)塊中的各該封裝基板單元均能擁有較高的精度與合格率，且能一次對各該封裝基板區(qū)塊中的全部封裝基板單元進行半導(dǎo)體芯片封裝，所以整合了封裝基板制造及半導(dǎo)體芯片封裝，而簡化制作工藝，以提高整體產(chǎn)能并降低整體成本。
文檔編號H01L21/78GK102339760SQ20101022764
公開日2012年2月1日 申請日期2010年7月14日 優(yōu)先權(quán)日2010年7月14日
發(fā)明者許詩濱 申請人:欣興電子股份有限公司