專利名稱：具有掩埋柵的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示范性實(shí)施例涉及一種半導(dǎo)體器件，尤其是涉及一種具有掩埋柵的半導(dǎo) 體器件及其制造方法。
背景技術(shù)：
最近，已開發(fā)出諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的半導(dǎo)體器件的制造工藝而提 高集成密度。當(dāng)通過制造掩埋柵來增加半導(dǎo)體器件的集成密度時(shí)，已試圖利用各種方法來 確保半導(dǎo)體器件的可靠性。掩埋柵也稱為掩埋字線。掩埋柵能夠通過將柵或字線埋設(shè)在半導(dǎo)體襯底內(nèi)部而顯著地減少在字線與位線 之間的寄生電容。因此，應(yīng)用掩埋柵能夠大幅地改善半導(dǎo)體器件的電壓讀出操作的可靠性。而在包括掩埋柵的半導(dǎo)體器件中，用于掩埋柵的水平空間相當(dāng)小，無法使用將低 電阻金屬層配置在多晶硅層上的雙層結(jié)構(gòu)。因此，在制造掩埋柵時(shí)，可以使用低電阻金屬層 作為柵電極，而不在柵電介質(zhì)層上形成多晶硅層。圖1是現(xiàn)有的具有掩埋柵的半導(dǎo)體器件的剖面圖。參見圖1，現(xiàn)有的半導(dǎo)體器件可以包括半導(dǎo)體襯底11，其中限定了第一區(qū)101和第 二區(qū)102。第一區(qū)101是存儲(chǔ)單元區(qū)，而第二區(qū)102是外圍電路區(qū)?？梢詫⒏綦x層12形成在第一區(qū)101和第二區(qū)102中以便將形成在各個(gè)區(qū)域中的 元件隔離。隔離層12在各個(gè)區(qū)域中限定多個(gè)有源區(qū)13。在第一區(qū)101中，可以同時(shí)刻蝕有源區(qū)13和隔離層12而形成有源區(qū)溝槽14A和 隔離層溝槽14B。接著，可以形成部分地填充有源區(qū)溝槽14A和隔離層溝槽14B的掩埋柵 16。換言之，掩埋柵16可以在已形成于有源區(qū)13中的有源區(qū)溝槽14A的一部分中形成，并 且也可以在已形成于隔離層12中的隔離層溝槽14B的一部分中形成。因?yàn)榭梢酝ㄟ^同時(shí) 刻蝕有源區(qū)13和隔離層12來形成有源區(qū)溝槽14A和隔離層溝槽14B，所以它們可以在相同 方向上延伸。另外，可以將層間電介質(zhì)層17形成在掩埋柵16上以對(duì)有源區(qū)溝槽14A和隔離層 溝槽14B的剩余部分進(jìn)行間隙填充(gap-fill)。再者，可以將柵電介質(zhì)層15形成在掩埋柵 16與有源區(qū)溝槽14A以及隔離層溝槽14B之間。在如上述的現(xiàn)有的半導(dǎo)體器件中，在掩埋柵16的特性上存有顧慮。雖然未圖示， 但在諸如氧化工藝的各種的后續(xù)的熱工藝期間，掩埋柵16可能會(huì)發(fā)生劣化(degraded)。

發(fā)明內(nèi)容
本發(fā)明的示范性實(shí)施例涉及一種能夠防止掩埋柵在諸如氧化工藝的后續(xù)的熱工藝期間發(fā)生劣化的半導(dǎo)體器件及其制造方法。根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例，一種半導(dǎo)體器件包括第一區(qū)和第二區(qū)；配置 在第一區(qū)中的掩埋柵；以及圍繞第一區(qū)的防氧化阻擋層。根據(jù)本發(fā)明的另一個(gè)示范性實(shí)施例，一種半導(dǎo)體器件包括第一區(qū)和第二區(qū)；配 置在第一區(qū)中的掩埋柵；圍繞第一區(qū)的防氧化阻擋層；以及覆蓋第一區(qū)的上部的防氧化層。根據(jù)本發(fā)明的另一個(gè)示范性實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟 制備具有第一區(qū)和第二區(qū)的襯底；形成圍繞第一區(qū)的防氧化阻擋層；以及在第一區(qū)中形成 掩埋柵。根據(jù)本發(fā)明的另一個(gè)示范性實(shí)施例，一種制造半導(dǎo)體器件的方法包括以下步驟 制備具有第一區(qū)和第二區(qū)的襯底；形成圍繞第一區(qū)的防氧化阻擋層；在第一區(qū)中形成掩埋 柵；以及形成覆蓋第一區(qū)的上部的防氧化層。第一區(qū)可以包括存儲(chǔ)單元區(qū)，而第二區(qū)可以包括外圍電路區(qū)。防氧化阻擋層可以 包括硅，且防氧化阻擋層可以具有范圍為從約Inm至約300nm的寬度。防氧化層可以包括 氮化物層。


圖1是現(xiàn)有的具有掩埋柵的半導(dǎo)體器件的剖面圖。圖2A是根據(jù)本發(fā)明的第一示范性實(shí)施例的存儲(chǔ)單元區(qū)和外圍電路區(qū)的平面圖。圖2B是在存儲(chǔ)單元區(qū)與外圍電路區(qū)之間的邊界區(qū)(在圖2A中附圖標(biāo)記“A”標(biāo) 示)的平面圖。圖2C是沿著圖2B的線B-B，截取的剖面圖。圖2D是沿著圖2B的線C_C，截取的剖面圖。圖3A是根據(jù)本發(fā)明的第二示范性實(shí)施例的存儲(chǔ)單元區(qū)和外圍電路區(qū)的平面圖。圖3B是在存儲(chǔ)單元區(qū)與外圍電路區(qū)之間的邊界區(qū)(在圖3A中附圖標(biāo)記“A2”標(biāo) 示)的平面圖。圖3C是沿著圖3B的線B2-B2，截取的剖面圖。圖3D是沿著圖3B的線C2-C2，截取的剖面圖。圖4A至4F是表示本發(fā)明的第二示范性實(shí)施例的制造方法的沿著圖3B的線 B2-B2’截取的剖面圖。圖5A至5F是表示本發(fā)明的第二示范性實(shí)施例的制造方法的沿著圖3B的線 C2-C2’截取的剖面圖。
具體實(shí)施例方式下面將參照附圖而更詳細(xì)地描述本發(fā)明的示范性實(shí)施例。然而，本發(fā)明可以以不 同的形式實(shí)施且不應(yīng)被視為受限于本文所述的示范性實(shí)施例。更確切地說，提供這些實(shí)施 例是為了使本說明書更加徹底和完整，且將本發(fā)明的范圍完全傳達(dá)給本技術(shù)領(lǐng)域的技術(shù)人 員。在本說明書的全文中，在本發(fā)明的各個(gè)附圖和示范性實(shí)施例中類似的附圖標(biāo)記代表類 似的元件。
附圖并非按比例繪制，且在某些情況下為了清楚表示示范性實(shí)施例的特征而可能 將比例夸大。當(dāng)?shù)谝粚颖恢笧槭窃诘诙印吧稀被蛟谝r底“上”時(shí)，并非只指將第一層直接 形成在第二層或襯底上的情況，也指在第一層與第二層或襯底之間存在第3層的情況。根據(jù)本發(fā)明的示范性實(shí)施例，將防氧化阻擋層形成為圍繞形成有掩埋柵的第一 區(qū)，由此防止掩埋柵在諸如氧化工藝的后續(xù)的熱工藝期間發(fā)生劣化。下面，將第一區(qū)稱作 “存儲(chǔ)單元區(qū)”，且將與第一區(qū)相鄰的第二區(qū)稱作“外圍電路區(qū)”。圖2A是根據(jù)本發(fā)明的第一示范性實(shí)施例的存儲(chǔ)單元區(qū)和外圍電路區(qū)的平面圖， 圖2B是在存儲(chǔ)單元區(qū)與外圍電路區(qū)之間的邊界區(qū)(在圖2A中以附圖標(biāo)記“A”標(biāo)示)的平 面圖。參見圖2A，將存儲(chǔ)單元區(qū)201和外圍電路區(qū)202配置成彼此相鄰，并形成圍繞存儲(chǔ) 單元區(qū)201的防氧化阻擋層203。將防氧化阻擋層203形成在外圍電路區(qū)202與存儲(chǔ)單元 區(qū)201之間的邊界區(qū)。在另一個(gè)示范性實(shí)施例中，可以將防氧化阻擋層203形成在外圍電 路區(qū)202中以圍繞存儲(chǔ)單元區(qū)201的邊緣。參見圖2B，將由隔離層205所限定的有源區(qū)206A和206B形成在存儲(chǔ)單元區(qū)201 和外圍電路區(qū)202中。形成在存儲(chǔ)單元區(qū)201中的有源區(qū)206A和形成在外圍電路區(qū)202 中的有源區(qū)206B在尺寸和形狀上可以不同。在存儲(chǔ)單元區(qū)202中，形成多個(gè)掩埋柵207以填充通過刻蝕有源區(qū)206A和隔離層 205所形成的溝槽?？梢詫⒀诼駯?07形成為線型圖案(line-type pattern)，其中掩埋柵 207形成彼此平行且分開一定距離的線形結(jié)構(gòu)(linear structure) 0另外，如圖2B所示，可以將防氧化阻擋層203形成在外圍電路區(qū)202與存儲(chǔ)單元 區(qū)201之間的邊界區(qū)中。圖2C是沿著圖2B的線B-B’截取的剖面圖，圖2D是沿著圖2B的線C_C，截取的
剖面圖。參見圖2C和2D，制備半導(dǎo)體襯底21。在半導(dǎo)體襯底21中，限定了存儲(chǔ)單元區(qū)201 和外圍電路區(qū)202。將隔離層205形成在存儲(chǔ)單元區(qū)201和外圍電路區(qū)202中以便將形成 在各個(gè)區(qū)域中的元件隔離。隔離層205可以在各個(gè)區(qū)域中限定多個(gè)有源區(qū)206A和206B。在存儲(chǔ)單元區(qū)201中，可以同時(shí)刻蝕有源區(qū)206A和隔離層205以形成有源區(qū)溝槽 26A和隔離層溝槽26B。接著，形成部分地填充有源區(qū)溝槽26A和隔離層溝槽26B的掩埋柵 207。換言之，掩埋柵207在已形成于有源區(qū)206A中的有源區(qū)溝槽26A的一部分中形成，并 且也在已形成于隔離層205中的隔離層溝槽26B的一部分中形成。另外，可以將有源區(qū)溝 槽26A和隔離層溝槽26B形成為在相同方向上延伸。例如，有源區(qū)溝槽26A可以具有平行 于隔離層溝槽26B的線狀(linear shape)。然而，形成在隔離層205中的隔離層溝槽26B 可以比形成在有源區(qū)206A中的有源區(qū)溝槽26A更深。此外，將層間電介質(zhì)層28形成在掩埋柵207上以對(duì)有源區(qū)溝槽26A和隔離層溝槽 26B的剩余部分進(jìn)行間隙填充。再者，可以將柵電介質(zhì)層27形成在掩埋柵207與有源區(qū)溝 槽26A以及隔離層溝槽26B之間。掩埋柵207包括選自氮化鈦(TiN)層、氮化鉭(TaN)層、碳氮化鉭(TaCN)層、氮化 鎢(WN)層和鎢(W)層中的至少一個(gè)金屬層。因此，掩埋柵207的薄層電阻(Rs)被顯著地 減小，因而，可以將掩埋柵207形成在亞30-nm溝槽中。例如，掩埋柵207可以具有堆疊有氮化鈦(TiN)層和鎢(W)層的結(jié)構(gòu)。在此情況下，可以使用原子層沉積(ALD)來形成氮化鈦層。層間電介質(zhì)層28可以具有包括氧化物層或氮化物層的單層結(jié)構(gòu)。氧化物層可以 包括旋涂電介質(zhì)(SOD)層，并且具體地，可以使用聚硅氮烷(PSZ)來形成SOD層?；蛘?，當(dāng) 層間電介質(zhì)層28為氮化物層時(shí)，氮化物層可以包括氮化硅層。將外圍電路區(qū)202配置成與存儲(chǔ)單元區(qū)201相鄰，并且形成圍繞存儲(chǔ)單元區(qū)201 的防氧化阻擋層203。更具體而言，將防氧化阻擋層203形成在存儲(chǔ)單元區(qū)201與外圍電路 區(qū)202的間的邊界區(qū)中。在另一個(gè)實(shí)施例中，可以將防氧化阻擋層203形成在外圍電路區(qū) 202的邊緣以圍繞存儲(chǔ)單元區(qū)201。根據(jù)本發(fā)明第一示范性實(shí)施例，當(dāng)在外圍電路區(qū)202上執(zhí)行后續(xù)的熱工藝時(shí)，防 氧化阻擋層203能防止掩埋柵207發(fā)生劣化。圖3A是根據(jù)本發(fā)明的第二示范性實(shí)施例的存儲(chǔ)單元區(qū)和外圍電路區(qū)的平面圖， 圖3B是在存儲(chǔ)單元區(qū)與外圍電路區(qū)之間的邊界區(qū)(在圖3A中以附圖標(biāo)記“A2”標(biāo)示)的 平面圖。參見圖3A，將存儲(chǔ)單元區(qū)301和外圍電路區(qū)302配置成彼此相鄰，并且形成圍繞 存儲(chǔ)單元區(qū)301的防氧化阻擋層303。形成防氧化層304以覆蓋存儲(chǔ)單元區(qū)301。將防氧 化阻擋層303形成在外圍電路區(qū)302與存儲(chǔ)單元區(qū)301之間的邊界區(qū)中。在另一個(gè)實(shí)施例 中，可以將防氧化阻擋層303形成在外圍電路區(qū)302中以圍繞存儲(chǔ)單元區(qū)301的邊緣。參見圖3B，將由隔離層305所限定的有源區(qū)306A和306B形成在存儲(chǔ)單元區(qū)301 和外圍電路區(qū)302中。形成在存儲(chǔ)單元區(qū)301中的有源區(qū)306A和形成在外圍電路區(qū)302 中的有源區(qū)306B在尺寸和形狀上可以不同。在存儲(chǔ)單元區(qū)302中，形成多個(gè)掩埋柵307以填充通過刻蝕有源區(qū)306A和隔離層 305而形成的溝槽。可以將掩埋柵307形成為線型圖案，其中掩埋柵307形成彼此平行且分開一定距離的線形結(jié)構(gòu)。另外，如圖3B所示，可以將防氧化阻擋層303形成在外圍電路區(qū)302與存儲(chǔ)單元 區(qū)301之間的邊界區(qū)中。圖3C是沿著圖3B的線B2-B2，截取的剖面圖，圖3D是沿著圖3B的線C2-C2，截 取的剖面圖。參見圖3C和3D，制備半導(dǎo)體襯底31。在半導(dǎo)體襯底31中，限定了存儲(chǔ)單元區(qū)301 和外圍電路區(qū)302。將隔離層305形成在存儲(chǔ)單元區(qū)301和外圍電路區(qū)302中以便將形成 在各個(gè)區(qū)域中的元件隔離。隔離層305可以在各個(gè)區(qū)域中限定多個(gè)有源區(qū)306A和306B。在存儲(chǔ)單元區(qū)301中，可以同時(shí)刻蝕有源區(qū)306A和隔離層305以形成有源區(qū)溝槽 36A和隔離層溝槽36B。接著，形成部分地填充有源區(qū)溝槽36A和隔離層溝槽36B的掩埋柵 307。換言之，掩埋柵307在已形成于有源區(qū)306A中的有源區(qū)溝槽36A的一部分中形成，并 且也在已形成于隔離層305中的隔離層溝槽36B的一部分中形成。另外，可以將有源區(qū)溝 槽36A和隔離層溝槽36B形成為在相同方向上延伸。例如，有源區(qū)溝槽36A可以具有與隔 離層溝槽36B平行的線形形狀。然而，形成在隔離層305中的隔離層溝槽36B可以比形成 在有源區(qū)306A中的有源區(qū)溝槽36A更深。此外，將層間電介質(zhì)層38形成在掩埋柵307上以對(duì)有源區(qū)溝槽36A和隔離層溝槽36B的剩余部分進(jìn)行間隙填充。再者，可以將柵電介質(zhì)層37形成在掩埋柵307與有源區(qū)溝 槽36A以及隔離層溝槽36B之間。掩埋柵307包括選自氮化鈦(TiN)層、氮化鉭(TaN)層、碳氮化鉭(TaCN)層、氮化 鎢(WN)層和鎢(W)層中的至少一個(gè)金屬層。因此，掩埋柵307的片電阻(Rs)被顯著地減 小，因而，可以將掩埋柵307形成為亞30-nm溝槽。例如，掩埋柵307可以具有堆疊有氮化 鈦(TiN)層和鎢(W)層的結(jié)構(gòu)。在此情況下，可以使用原子層沉積(ALD)來形成氮化鈦層。層間電介質(zhì)層38可以具有包括氧化物層或氮化物層的單層結(jié)構(gòu)。氧化物層可以 包括SOD層，并且具體地，可以使用聚硅氮烷(PSZ)來形成SOD層?；蛘撸?dāng)層間電介質(zhì)層 38為氮化物層時(shí)，氮化物層可以包括氮化硅層。將外圍電路區(qū)302配置成與存儲(chǔ)單元區(qū)301相鄰，并且形成圍繞存儲(chǔ)單元區(qū)301 的防氧化阻擋層303。更具體而言，將防氧化阻擋層303形成在存儲(chǔ)單元區(qū)301與外圍電路 區(qū)302之間的邊界區(qū)中。在另一個(gè)實(shí)施例中，可以將防氧化阻擋層303形成在外圍電路區(qū) 302的邊緣以圍繞存儲(chǔ)單元區(qū)301。另外，形成防氧化層304以覆蓋存儲(chǔ)單元區(qū)301的半導(dǎo)體襯底31。這樣，防氧化層 304防止掩埋柵307在諸如氧化工藝的后續(xù)的熱工藝期間發(fā)生劣化。防氧化層304可以包 括具有優(yōu)良的防氧滲透效果的氮化物層，諸如氮化硅層。例如，防氧化層304可以是利用低 壓化學(xué)氣相沉積(LPCVD)工藝所形成的氮化硅層，以使氮化硅層具有優(yōu)良的抗氧化特性。 防氧化層304可以具有范圍為從約50 A至約500 A的厚度。防氧化層304可以具有使其覆蓋防氧化阻擋層303的寬度。換言之，防氧化層304 的端部(end portions)可以延伸至形成在外圍電路區(qū)302邊緣的隔離層305。因?yàn)榉姥?化層304充分地覆蓋防氧化阻擋層303和存儲(chǔ)單元區(qū)301，所以可以進(jìn)一步防止掩埋柵307 的氧化。如圖3C、3D所示，防氧化層304的端部可以從防氧化阻擋層303的邊緣起沿外圍 電路區(qū)302的方向延伸一定的寬度N。寬度N可以為至少Inm或更大。如此，當(dāng)覆蓋防氧化 阻擋層303的防氧化層304的寬度N為Inm或更大時(shí)，可以進(jìn)一步防止氧化劑沿著防氧化 層304與防氧化阻擋層303之間的界面擴(kuò)散。根據(jù)本發(fā)明的第二示范性實(shí)施例，當(dāng)在外圍電路區(qū)302上執(zhí)行后續(xù)的熱工藝時(shí)， 防氧化阻擋層303能夠防止掩埋柵307發(fā)生劣化。另外，防氧化層304能進(jìn)一步防止掩埋 柵307發(fā)生劣化。圖4A至4F是表示本發(fā)明第二示范性實(shí)施例的制造方法的沿著圖3B的線B2-B2’ 截取的剖面圖，圖5A至5F是表示本發(fā)明的第二示范性實(shí)施例的制造方法的沿著圖3B的線 C2-C2’截取的剖面圖。參見圖4A和5A，將襯墊層(pad layer) 32形成在限定有存儲(chǔ)單元區(qū)301和外圍電 路區(qū)302的半導(dǎo)體襯底31上?？梢酝ㄟ^堆疊墊氧化物層和墊氮化物層來形成襯墊層32。使用光致抗蝕劑層來形成隔離掩模33。形成隔離掩模33并同時(shí)形成用以形成防 氧化阻擋層的阻擋層掩模33A。此時(shí)，阻擋層掩模33A被形成在存儲(chǔ)單元區(qū)301與外圍電路 區(qū)302之間的邊界區(qū)中，因而，具有圍繞存儲(chǔ)單元區(qū)301的環(huán)狀。在另一個(gè)實(shí)施例中，可以 將阻擋層掩模33A形成在外圍電路區(qū)302的邊緣，因而，類似地形成環(huán)狀以圍繞存儲(chǔ)單元區(qū) 301。使用隔離掩模33和阻擋層掩模33A來刻蝕襯墊層32。然后，將半導(dǎo)體襯底31刻蝕至一定的深度。通過這些工藝，將用以形成隔離區(qū)的隔離溝槽34形成在半導(dǎo)體襯底31 中。此外，利用阻擋層掩模33A來將防氧化阻擋層303形成在外圍電路區(qū)302與存儲(chǔ)單元 區(qū)301之間的邊界區(qū)中。防氧化阻擋層303是由與半導(dǎo)體襯底31相同的材料形成的。因 此，當(dāng)半導(dǎo)體襯底31為例如硅襯底時(shí)，防氧化阻擋層303為硅阻擋層。防氧化阻擋層303的寬度D可以在約Inm至約300nm的范圍內(nèi)。例如，防氧化阻 擋層303的厚度可以考慮在后續(xù)的柵氧化工藝期間、在外圍電路區(qū)302上所期望的氧化程 度而予以設(shè)定。當(dāng)通過后續(xù)的柵氧化工藝所形成的柵電介質(zhì)層具有Inm的厚度時(shí)，可以將 防氧化阻擋層303形成為具有至少大于Inm的寬度。參見圖4B和5B，去除隔離掩模33并且沉積間隙填充絕緣層以對(duì)隔離溝槽34進(jìn) 行間隙填充。利用如化學(xué)機(jī)械拋光(CMP)的平坦化工藝來去除襯墊層32。因此，形成填充 隔離溝槽34的隔離層305。被用作為隔離層305的間隙填充絕緣層可以包括諸如高密度 等離子體(HDP)氧化物層或SOD層的氧化物層。在存儲(chǔ)單元區(qū)301和外圍電路區(qū)302中限 定有源區(qū)306A和306B。形成在存儲(chǔ)單元區(qū)301中的有源區(qū)306A與形成在外圍電路區(qū)302 中的有源區(qū)306B在形狀、尺寸和取向上可以不同。一旦形成隔離層305，則將防氧化阻擋層303形成在外圍電路區(qū)302與存儲(chǔ)單元區(qū) 301之間的邊界區(qū)中。參見圖4C和5C，要將掩埋柵埋入的有源區(qū)溝槽36A和隔離層溝槽36B (在此，亦 稱為“掩埋溝槽”)是通過使用硬掩模層35作為刻蝕阻擋層的刻蝕工藝而形成在存儲(chǔ)單元 區(qū)301中的。在此情況下，可以利用刻蝕隔離層305和有源區(qū)306A來形成掩埋溝槽36A和 36B。另外，可以同時(shí)刻蝕隔離層305和有源區(qū)306A以形成掩埋溝槽36A和36B。因?yàn)檠诼?柵通常具有線型圖案，所以掩埋溝槽36A和36B也具有線型圖案。由于掩埋溝槽36A和36B 的線型圖案，掩埋溝槽36A和36B可以在相同的線上跨過有源區(qū)306A和隔離層305。換言 之，掩埋溝槽36A和36B的任何一個(gè)都可以跨過有源區(qū)306A和隔離層305兩者。此外，形成 在有源區(qū)306A中的掩埋溝槽36A和形成在隔離層305中的掩埋溝槽36B可以在相同的方 向上延伸。換言之，形成在有源區(qū)306A中的掩埋溝槽36A和形成在隔離層305中的掩埋溝 槽36B可以具有彼此平行的線形形狀。然而，因?yàn)橛性磪^(qū)306A的刻蝕選擇性不同于隔離層 305的刻蝕選擇性，所以可以進(jìn)一步刻蝕隔離層305。因此，形成在隔離層305的掩埋溝槽 36B可能更深。例如，形成在有源區(qū)306A中的掩埋溝槽36A可以具有范圍在從約1，000人 至約1，500人的深度，而形成在隔離層305中的掩埋溝槽36B可以具有范圍在從約1，500 A 至約2，000 A的深度。用以形成掩埋溝槽36A和36B的刻蝕工藝使用硬掩模層35作為刻蝕阻擋層。利 用光致抗蝕劑圖案(未圖示)來將硬掩模層35圖案化。硬掩模層35可以由具有關(guān)于半導(dǎo) 體襯底31的高刻蝕選擇性的材料形成，以便能使用硬掩模層35作為刻蝕阻擋層來刻蝕半 導(dǎo)體襯底31。例如，硬掩模層35可以包括堆疊有氧化物層和氮化物層的結(jié)構(gòu)。在刻蝕半導(dǎo) 體襯底31前，可以把用來將硬掩模層35圖案化的光致抗蝕劑圖案剝離。參見圖4D和5D，將柵電介質(zhì)層37形成在掩埋溝槽36A和36B的側(cè)壁和底部表面 上。可以通過將掩埋溝槽36A和36B的表面氧化來形成柵電介質(zhì)層37。例如，可以單獨(dú)地 利用熱氧化工藝或自由基氧化工藝(radical oxidation process)，或者以將它們組合的 方式來執(zhí)行氧化工藝。作為氧化工藝的結(jié)果，在半導(dǎo)體襯底31為硅襯底的情況下，可能會(huì)形成氧化硅(SixOy)層。另外，由氧化工藝所形成的氧化硅層可能被氮化。將填充掩埋溝槽36A和36B的一部分的掩埋柵307形成在柵電介質(zhì)層37上，并且 形成層間電介質(zhì)層38以對(duì)掩埋溝槽307的上部進(jìn)行間隙填充。下面將敘述一種形成掩埋柵307和層間電介質(zhì)層38的方法。在所獲得的包括硬掩模層35的結(jié)構(gòu)上沉積填充掩埋溝槽36A和36B的金屬層。金 屬層可以包括選自氮化鈦(TiN)層、氮化鉭(TaN)層、碳氮化鉭(TaCN)層、氮化鎢(WN)層、 和鎢(W)層中的至少一層。也可以利用氮化鈦(TiN)層和鎢(W)層的疊層來形成金屬層。在金屬層上執(zhí)行諸如化學(xué)機(jī)械拋光(CMP)的平坦化工藝直到露出硬掩模層35 (見 圖4C)的表面為止。然后通過回蝕工藝使金屬層凹陷。因此，金屬層會(huì)保留下來以便部分 地填充掩埋溝槽36A和36B，且保留的金屬層成為掩埋柵307。掩埋柵307可以具有范圍為 從約500 A至約1，300 A的高度。層間電介質(zhì)層38被形成在掩埋柵307上直到掩埋溝槽36A和36B的上部被進(jìn)行 間隙填充為止，并且被平坦化以露出硬掩模層35 (見圖4C)的表面。因此，層間電介質(zhì)層38 會(huì)保留在掩埋柵307上以對(duì)掩埋溝槽36A和36B的其余部分進(jìn)行間隙填充。層間電介質(zhì)層 38可以包括氧化物層或氮化物層。氧化物層可以包括SOD層，并且具體地，可以使用聚硅氮 烷(PSZ)來形成SOD層?；蛘撸趯娱g電介質(zhì)層38為氮化物層的情況下，氮化物層可以包 括氮化硅層。此外，可以通過形成保形于掩埋溝槽36A和36B的氮化物薄層來形成層間電 介質(zhì)層38，然后利用氧化物層對(duì)掩埋溝槽36A和36B進(jìn)行間隙填充。在形成層間電介質(zhì)層38后，去除硬掩模層35 (見圖4C)。例如，可以使用濕法刻蝕 工藝來去除硬掩模層35。此外，此時(shí)可以部分地去除層間電介質(zhì)層38以減小其高度。參見圖4E和5E，在形成層間電介質(zhì)層38后，在包括存儲(chǔ)單元區(qū)301和外圍電路區(qū) 302的半導(dǎo)體襯底31上形成防氧化層304。然后，使用覆蓋存儲(chǔ)單元區(qū)301的外圍開口掩 模(peripheral open mask)(未圖示)來選擇性地刻蝕防氧化層304。因此，覆蓋存儲(chǔ)單元 區(qū)301的防氧化層304會(huì)保留下來。可以使用光致抗蝕劑層來形成外圍開口掩模。防氧化層304可以包括氮化物層。具體而言，防氧化層304可以是利用LPCVD工 藝形成的具有優(yōu)良的抗氧化特性的氮化硅層。防氧化層304可以具有范圍為從約50人至 約500 A的厚度。接著，為了將防氧化層304從外圍電路區(qū)302去除，可以施加濕法刻蝕工藝或干法 刻蝕工藝。因?yàn)樯鲜龅姆姥趸瘜?04覆蓋存儲(chǔ)單元區(qū)301的整個(gè)表面，所以能夠在后續(xù)的 熱工藝期間保護(hù)存儲(chǔ)單元區(qū)301和掩埋柵307。例如，防氧化層304可以防止在氧化氣氛 (oxidation atmosphere)中的氧化劑在后續(xù)的熱工藝期間穿過層間電介質(zhì)層38而擴(kuò)散， 由此防止掩埋柵307的劣化。防氧化層304可以具有使其覆蓋防氧化阻擋層303的寬度。換言之，防氧化層304 的端部可以延伸至形成在外圍電路區(qū)302邊緣的隔離層305。因?yàn)榉姥趸瘜?04充分地覆 蓋防氧化阻擋層303以及存儲(chǔ)單元區(qū)301，所以可以進(jìn)一步防止掩埋柵307的氧化。如圖 4E和5E所示，防氧化層304的端部可以從防氧化阻擋層303的邊緣起在外圍電路區(qū)302的 方向上延伸一定的寬度N。寬度N可以為至少Inm或更大。如此，當(dāng)覆蓋防氧化阻擋層303 的防氧化層304的寬度N為Inm或更大時(shí)，可以進(jìn)一步防止氧化劑沿著防氧化層304與防氧化阻擋層303之間的界面擴(kuò)散。參見圖4F和5F，去除外圍開口掩模并執(zhí)行后續(xù)的熱工藝。例如，后續(xù)的熱工藝可以包括用以形成用于外圍電路區(qū)302中的晶體管的外圍柵 電介質(zhì)層39的柵氧化工藝。因?yàn)楫?dāng)形成外圍柵電介質(zhì)層39時(shí)防氧化層304覆蓋存儲(chǔ)單元區(qū)301的整個(gè)表面， 所以氧化劑不能穿過層間電介質(zhì)層38(見附圖標(biāo)記①)。因此，能夠防止在層間電介質(zhì)層 38下的掩埋柵307發(fā)生氧化。此外，因?yàn)樵谕鈬娐穮^(qū)302與存儲(chǔ)單元區(qū)301之間的邊界區(qū)303中設(shè)置有防 氧化阻擋層303，所以能夠防止氧化劑擴(kuò)散通過存儲(chǔ)單元區(qū)301的有源區(qū)306A和隔離層 305 (見附圖標(biāo)記②)。因此，能夠防止形成在存儲(chǔ)單元區(qū)301的掩埋柵307發(fā)生氧化。在用以形成外圍柵電介質(zhì)層39的氧化工藝期間，與隔離層305相鄰的防氧化阻擋 層303的側(cè)壁可能被部分地氧化。然而，因?yàn)榉姥趸钃鯇?03是根據(jù)外圍柵電介質(zhì)層39 的厚度而形成為具有充分的寬度，所以防氧化阻擋層303能夠耐受氧化工藝且繼續(xù)地防止 氧化劑滲透至存儲(chǔ)單元區(qū)301。根據(jù)本發(fā)明示范性實(shí)施例，即使將包括掩埋柵的半導(dǎo)體襯底曝露于諸如氧化工藝 的后續(xù)的熱工藝，也能夠通過形成防氧化阻擋層來防止掩埋柵的劣化。再者，能夠通過形成 防氧化層來進(jìn)一步防止掩埋柵的劣化。因此，可以確保形成在存儲(chǔ)單元區(qū)中的單元晶體管 的柵電介質(zhì)層的可靠性并防止單元晶體管的特性的劣化。雖然已就特定的實(shí)施例描述了本發(fā)明，但是對(duì)本技術(shù)領(lǐng)域的技術(shù)人員而言，在不 背離由所附的權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，將可以對(duì)本發(fā)明進(jìn)行各種 變更和修正。
權(quán)利要求
一種半導(dǎo)體器件，包括第一區(qū)和第二區(qū)；配置在所述第一區(qū)中的掩埋柵；以及圍繞所述第一區(qū)的防氧化阻擋層。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述防氧化阻擋層被配置在所述第一區(qū)與所 述第二區(qū)之間的邊界區(qū)中。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述防氧化阻擋層包括硅。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述防氧化阻擋層具有范圍為從約Inm至約 300nm的寬度。
5.如權(quán)利要求1所述的半導(dǎo)體器件，還包括 具有所述第一區(qū)和所述第二區(qū)的襯底；在所述襯底的所述第一區(qū)和所述第二區(qū)中限定有源區(qū)的隔離層；以及 在所述第一區(qū)的所述有源區(qū)或所述隔離層中的溝槽， 其中，所述掩埋柵填充所述溝槽的一部分。
6.如權(quán)利要求5所述的半導(dǎo)體器件，還包括在所述掩埋柵上的層間電介質(zhì)層，所述層 間電介質(zhì)層間隙填充所述溝槽。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一區(qū)包括存儲(chǔ)單元區(qū)，而所述第二區(qū) 包括外圍電路區(qū)。
8.一種半導(dǎo)體器件，其包括 第一區(qū)和第二區(qū)；配置在所述第一區(qū)中的掩埋柵；圍繞所述第一區(qū)的防氧化阻擋層；以及覆蓋所述防氧化阻擋層和所述第一區(qū)的上部的防氧化層。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其中所述防氧化層覆蓋整個(gè)所述第一區(qū)和所述防 氧化阻擋層。
10.如權(quán)利要求8所述的半導(dǎo)體器件，其中所述防氧化層覆蓋所述防氧化阻擋層和所 述第一區(qū)，并在所述第二區(qū)之上延伸至少Inm或更大的寬度。
11.如權(quán)利要求8所述的半導(dǎo)體器件，其中所述防氧化層包括氮化物層。
12.如權(quán)利要求8所述的半導(dǎo)體器件，其中所述防氧化阻擋層被配置在所述第一區(qū)與 所述第二區(qū)之間的邊界區(qū)中。
13.如權(quán)利要求8所述的半導(dǎo)體器件，其中所述防氧化阻擋層包括硅。
14.如權(quán)利要求8所述的半導(dǎo)體器件，其中所述防氧化阻擋層具有范圍為從約Inm至約 300nm的寬度。
15.如權(quán)利要求8所述的半導(dǎo)體器件，還包括 具有所述第一區(qū)和所述第二區(qū)的襯底；在所述襯底的所述第一區(qū)和所述第二區(qū)中限定有源區(qū)的隔離層；以及 在所述第一區(qū)的所述有源區(qū)或所述隔離層中的溝槽， 其中，所述掩埋柵填充所述溝槽的一部分。
16.如權(quán)利要求15所述的半導(dǎo)體器件，還包括在所述掩埋柵上的層間電介質(zhì)層，所述層間電介質(zhì)層間隙填充所述溝槽。
17.如權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一區(qū)包括存儲(chǔ)單元區(qū)，而所述第二區(qū) 包括外圍電路區(qū)。
18.—種制造半導(dǎo)體器件的方法，所述方法包括以下步驟 制備具有第一區(qū)和第二區(qū)的襯底；形成圍繞所述第一區(qū)的防氧化阻擋層；以及 在所述第一區(qū)中形成掩埋柵。
19.如權(quán)利要求18所述的方法，其中所述防氧化阻擋層形成在所述第一區(qū)與所述第二 區(qū)之間的邊界區(qū)中。
20.如權(quán)利要求18所述的方法，其中所述防氧化阻擋層包括硅。
21.如權(quán)利要求18所述的方法，其中所述防氧化阻擋層具有范圍為從約Inm至約 300nm的寬度。
22.如權(quán)利要求18所述的方法，其中所述形成防氧化阻擋層的步驟包括以下步驟 刻蝕所述襯底以同時(shí)形成所述防氧化阻擋層和隔離溝槽；以及形成間隙填充所述隔離溝槽的隔離層。
23.如權(quán)利要求22所述的方法，其中所述刻蝕所述襯底的步驟包括以下步驟 在所述襯底上形成襯墊層；在所述襯墊層上形成隔離掩模，所述隔離掩模與覆蓋在所述第一區(qū)與所述第二區(qū)之間 的邊界區(qū)的上部的阻擋層掩模合并；使用所述隔離掩模作為刻蝕阻擋層來刻蝕所述襯墊層；以及 對(duì)在刻蝕所述襯墊層后所露出的所述襯底進(jìn)行刻蝕。
24.如權(quán)利要求22所述的方法，其中所述形成掩埋柵的步驟包括以下步驟通過刻蝕有源區(qū)并刻蝕所述隔離層來形成掩埋溝槽，所述有源區(qū)是由形成在所述第一 區(qū)中的所述隔離層限定的；在所述襯底之上沉積金屬層以填充所述掩埋溝槽；以及 接著在所述金屬層上執(zhí)行平坦化工藝和凹陷工藝。
25.如權(quán)利要求24所述的方法，其中還包括在所述掩埋柵之上形成層間電介質(zhì)層以間 隙填充所述掩埋溝槽的步驟。
26.如權(quán)利要求18所述的方法，其中所述第一區(qū)包括存儲(chǔ)單元區(qū)，而所述第二區(qū)包括 外圍電路區(qū)。
27.一種制造半導(dǎo)體器件的方法，所述方法包括以下步驟 制備具有第一區(qū)和第二區(qū)的襯底；形成圍繞所述第一區(qū)的防氧化阻擋層； 在所述第一區(qū)中形成掩埋柵；以及 形成覆蓋所述第一區(qū)的上部的防氧化層。
28.如權(quán)利要求27所述的方法，其中所述防氧化阻擋層形成在所述第一區(qū)與 所述第二區(qū)之間的邊界區(qū)中。
29.如權(quán)利要求27所述的方法，其中所述防氧化阻擋層包括硅。
30.如權(quán)利要求27所述的方法，其中所述防氧化阻擋層具有范圍為從約Inm至約300nm的寬度。
31.如權(quán)利要求27所述的方法，其中所述防氧化層覆蓋整個(gè)所述第一區(qū)和所述防氧化 阻擋層。
32.如權(quán)利要求31所述的方法，其中所述防氧化層覆蓋所述防氧化阻擋層且在所述第 二區(qū)之上延伸至少Inm或更大的寬度。
33.如權(quán)利要求27所述的方法，其中所述形成防氧化阻擋層的步驟包括以下步驟 刻蝕所述襯底以同時(shí)形成所述防氧化阻擋層和隔離溝槽；以及形成間隙填充所述隔離溝槽的隔離層。
34.如權(quán)利要求33所述的方法，其中所述刻蝕所述襯底的步驟包括以下步驟 在所述襯底上形成襯墊層；在所述襯墊層上形成隔離掩模，所述隔離掩模與覆蓋在所述第一區(qū)與所述第二區(qū)之間 的邊界區(qū)的上部的阻擋層掩模合并；使用所述隔離掩模作為刻蝕阻擋層來刻蝕所述襯墊層；以及 對(duì)在刻蝕所述襯墊層后所露出的所述襯底進(jìn)行刻蝕。
35.如權(quán)利要求33所述的方法，其中所述形成掩埋柵的步驟包括以下步驟通過刻蝕有源區(qū)或刻蝕所述隔離層來形成掩埋溝槽，所述有源區(qū)是由形成在所述第一 區(qū)中的所述隔離層限定的；在所述襯底沉積金屬層上來填充所述掩埋溝槽；以及 接著在所述金屬層上執(zhí)行平坦化工藝和凹陷工藝。
36.如權(quán)利要求35所述的方法，還包括在所述掩埋柵之上形成層間電介質(zhì)層以間隙填 充所述掩埋溝槽的步驟。
37.如權(quán)利要求27所述的方法，其中所述形成防氧化層的步驟包括以下步驟 形成用于所述防氧化層的材料，所述防氧化層覆蓋所述第一區(qū)和所述第二區(qū)；在用于所述防氧化層的所述材料上形成掩模，所述掩模覆蓋所述第一區(qū)且使所述第二 區(qū)的一部分開放；及使用所述掩模來刻蝕在所述第二區(qū)上的用于所述防氧化層的所述材料。
38.如權(quán)利要求37所述的方法，其中用于所述防氧化層的所述材料包括氮化物層。
39.如權(quán)利要求27所述的方法，其中所述第一區(qū)包括存儲(chǔ)單元區(qū)，而所述第二區(qū)包括 外圍電路區(qū)。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件，包括第一區(qū)和第二區(qū)；配置在第一區(qū)中的掩埋柵；以及圍繞第一區(qū)的防氧化阻擋層。
文檔編號(hào)H01L21/8239GK101989603SQ201010240020
公開日2011年3月23日 申請(qǐng)日期2010年7月29日 優(yōu)先權(quán)日2009年7月31日
發(fā)明者張世億 申請(qǐng)人:海力士半導(dǎo)體有限公司