專利名稱：半導(dǎo)體器件結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件設(shè)計(jì)及其制造技術(shù)領(lǐng)域，特別涉及一種通過(guò)溝道工程改善器件性能的半導(dǎo)體器件結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的發(fā)展，半導(dǎo)體器件的尺寸不斷減小，而對(duì)半導(dǎo)體器件結(jié)構(gòu)的制造工藝要求也越來(lái)越高。目前半導(dǎo)體制造技術(shù)的進(jìn)步，在很大程度上是通過(guò)不斷縮短MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的溝道長(zhǎng)度實(shí)現(xiàn)的。而溝道長(zhǎng)度的縮短主要通過(guò)改善半導(dǎo)體工藝技術(shù)和提高加工水平來(lái)實(shí)現(xiàn)。盡管現(xiàn)在溝道長(zhǎng)度已經(jīng)可以縮短到深亞微米乃至納米尺寸，但繼續(xù)縮短溝道長(zhǎng)度受到很多因素的限制。一方面半導(dǎo)體加工工藝能力的提高還難以適應(yīng)半導(dǎo)體制造的需要，另一方面器件物理性能也產(chǎn)生了很多問(wèn)題，例如短溝道效應(yīng)、DIBL(漏極感應(yīng)勢(shì)壘降低)效應(yīng)、器件閾值電壓過(guò)高等。因此在進(jìn)一步發(fā)展半導(dǎo)體制造技術(shù)過(guò)程中，采用新的材料、開發(fā)新的工藝和構(gòu)建新的器件結(jié)構(gòu)成為半導(dǎo)體界共同努力的方向?，F(xiàn)在已充分認(rèn)識(shí)到的一種有效改善器件物理性能的技術(shù)措施就是提高載流子的遷移率。載流子的遷移率是標(biāo)志載流子在電場(chǎng)作用下運(yùn)動(dòng)快慢的一個(gè)重要物理量，它的大小直接影響到半導(dǎo)體器件和電路的工作頻率與速度。在現(xiàn)在的主流技術(shù)中，主要通過(guò)在溝道區(qū)兩側(cè)的襯底中刻蝕出凹槽，并在凹槽內(nèi)外延生長(zhǎng)具有應(yīng)力的源/漏區(qū)來(lái)實(shí)現(xiàn)載流子遷移率的提高。例如，對(duì)于nMOSFET，通常在溝道區(qū)兩側(cè)形成具有拉應(yīng)力的源/漏區(qū)，可以采用外延生長(zhǎng)C含量為特定比例的Si C形成， 從而對(duì)溝道兩側(cè)產(chǎn)生拉應(yīng)力；對(duì)于pMOSFET，可以采用外延生長(zhǎng)Ge含量為特定比例的SiGe 形成，從而對(duì)溝道兩側(cè)產(chǎn)生壓應(yīng)力。這種形成源/漏區(qū)的方法還不能充分改善溝道區(qū)的性能，提高載流子的遷移率。 因此有必要提出一種新穎的半導(dǎo)體器件結(jié)構(gòu)及其制造方法以實(shí)現(xiàn)對(duì)器件性能的提高。

發(fā)明內(nèi)容
本發(fā)明的目的旨在至少解決上述技術(shù)問(wèn)題之一，特別是提出了一種具有嵌入式溝道的半導(dǎo)體器件結(jié)構(gòu)及其制造方法。根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體器件結(jié)構(gòu)的制造方法，包括提供半導(dǎo)體襯底；在半導(dǎo)體襯底表面形成第一絕緣層；嵌入第一絕緣層和半導(dǎo)體襯底形成淺溝槽隔離STI ；嵌入第一絕緣層和半導(dǎo)體襯底形成條狀凹槽；在凹槽內(nèi)形成溝道區(qū)；形成溝道區(qū)上的柵堆疊線以及溝道區(qū)兩側(cè)的源/漏區(qū)。如果半導(dǎo)體襯底中形成有淺溝槽隔離，則凹槽的底部高于淺溝槽隔離的底部。優(yōu)選地，其中第一絕緣層包括Si3N4、SiO2, SiOF, SiCOH、SiO、SiCO、SiCON 和 SiON 中的任一種或多種的組合。在形成STI區(qū)之后，可以選擇先對(duì)第一絕緣層進(jìn)行回刻至比STI的頂部低的位置，然后再重新淀積一層第二絕緣層，第二絕緣層的材料與第一絕絕緣層可以相同。根據(jù)本發(fā)明的一個(gè)實(shí)施例，在凹槽內(nèi)形成溝道區(qū)包括在凹槽的底部形成第三絕緣層；在第三絕緣層上形成溝道區(qū)。優(yōu)選地，第三絕緣層包括Si3N4、Si02、Si0F、SiC0H、Si0、 SiCO, SiCON和SiON中的任一種或多種的組合。形成第三絕緣層的步驟可以包括在凹槽內(nèi)形成第三絕緣層，第三絕緣層在凹槽的側(cè)壁的厚度小于在凹槽底部的厚度；選擇性刻蝕第三絕緣層在凹槽側(cè)壁上的部分，以使第三絕緣層僅保留在凹槽的底部。優(yōu)選地，形成溝道區(qū)的步驟可以為以凹槽內(nèi)暴露的側(cè)壁為源外延生長(zhǎng)溝道區(qū)。形成溝道區(qū)的材料可以包括以下一種或多種的組合構(gòu)成Si、SiC, GaN, AlGaN, InP和SiGe?？蛇x地，本發(fā)明實(shí)施例中半導(dǎo)體襯底可以為體硅。根據(jù)本發(fā)明的另一實(shí)施例，形成溝道區(qū)上的柵堆疊線的步驟，可以包括在溝道區(qū)上形成柵介質(zhì)層；在柵介質(zhì)層上形成柵電極線；接著將第一絕緣層去除；然后環(huán)繞柵電極線外側(cè)形成側(cè)墻；其中，在形成側(cè)墻之后、完成半導(dǎo)體器件的前道工藝之前，將柵電極線進(jìn)行切割以形成電隔離的柵電極。將柵電極線進(jìn)行切割的方法包括反應(yīng)離子刻蝕(RIE)或激光切割刻蝕。可選地，在形成源/漏區(qū)后，該方法可以進(jìn)一步包括將柵電極線去除以在側(cè)墻內(nèi)形成開口 ；在開口內(nèi)形成替代柵電極線。因而本發(fā)明的實(shí)施例可以兼容替代柵工藝?？蛇x地，在形成源/漏區(qū)之后，進(jìn)行柵電極線的切割以形成電隔離的柵電極；該方法可以進(jìn)一步包括在所述半導(dǎo)體襯底上形成層間介質(zhì)層，其中，層間介質(zhì)層將所述隔離的柵電極之間進(jìn)行填充；以及刻蝕所述層間介質(zhì)層以在所述柵電極或源/漏區(qū)上形成接觸孔?？蛇x地，在形成源/漏區(qū)之后，該方法可以進(jìn)一步包括形成第一層間介質(zhì)層；刻蝕所述第一層間介質(zhì)層以在所述源/漏區(qū)上形成下接觸孔；在所述下接觸孔中形成下接觸部；形成第二層間介質(zhì)層；刻蝕所述第二層間介質(zhì)層以在所述柵電極線或源/漏區(qū)上形成上接觸孔；在所述上接觸孔中形成上接觸部；其中，在所述源/漏區(qū)上，所述下接觸部與上接觸部對(duì)齊。并且在形成下接觸部之后進(jìn)行柵電極線的切割。可見，本發(fā)明的實(shí)施例還可以兼容雙接觸孔工藝。根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括半導(dǎo)體襯底；溝道區(qū)，內(nèi)嵌形成于半導(dǎo)體襯底上且通過(guò)外延生長(zhǎng)形成；柵堆疊，形成于溝道區(qū)上；源/漏區(qū)，形成于溝道區(qū)的兩側(cè)。其中，溝道區(qū)的材料包括Si、SiC、GaN、AWaN、InP和SiGe中一種或多種的組合構(gòu)成。并且可選地，在溝道區(qū)的底部與半導(dǎo)體襯底之間包括絕緣層。絕緣層可以包括Si3N4、 SiO2, SiOF, SiCOH、SiO、SiCO、SiCON和SiON中任一種或多種的組合，厚度可以為5_50nm。在本發(fā)明的實(shí)施例中，該半導(dǎo)體器件結(jié)構(gòu)進(jìn)一步包括側(cè)墻，僅形成在柵電極的兩側(cè)，且沿柵寬的方向上，側(cè)墻的端部與柵電極的端部相齊。優(yōu)選地，沿柵寬的方向上，相鄰的柵電極之間填充有介質(zhì)材料以形成柵電極之間的電隔離，并且相鄰的柵電極之間的距離為1-lOnm?？蛇x地，該半導(dǎo)體器件可以進(jìn)一步包括下接觸部與上接觸部，下接觸部與源/漏區(qū)接觸并與柵堆疊的頂部同高，上接觸部與柵堆疊的頂部和下接觸部的頂部接觸；其中，在源/漏區(qū)上，下接觸部與上接觸部對(duì)齊。
本發(fā)明提出一種具有嵌入式溝道(buried channel)的半導(dǎo)體器件結(jié)構(gòu)及其形成方法，通過(guò)在半導(dǎo)體襯底中形成能夠有效增大載流子遷移率的外延溝道，能夠大大增強(qiáng) MOSFET器件性能。此外，本發(fā)明的實(shí)施例還結(jié)合柵電極線切割的一種獨(dú)特工藝，能夠有效提高柵電極之間的絕緣效果以及簡(jiǎn)化柵電極刻蝕、光刻以及降低0PC(0ptical Proximity Correction,光學(xué)臨近效應(yīng)校正)的難度，本工藝還兼容于高k介質(zhì)/金屬柵工藝以及替代柵技術(shù)。本發(fā)明附加的方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過(guò)本發(fā)明的實(shí)踐了解到。


本發(fā)明上述的和/或附加的方面和優(yōu)點(diǎn)從下面結(jié)合附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，本發(fā)明的附圖是示意性的，因此并沒(méi)有按比例繪制。其中圖1-1 為本發(fā)明實(shí)施例的半導(dǎo)體器件結(jié)構(gòu)的制造方法的中間步驟的結(jié)構(gòu)剖面圖；其中，圖號(hào)中帶有下標(biāo)a表示為沿俯視圖中AA’方向的剖面圖，圖號(hào)中帶有下標(biāo)b 表示為沿俯視圖中BB’方向的剖面圖；圖號(hào)中帶有下標(biāo)c的表示沿俯視圖中CC’方向的剖面圖。
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。下文的公開提供了許多不同的實(shí)施例或例子用來(lái)實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。圖1-1 示出了根據(jù)本發(fā)明的實(shí)施例制造半導(dǎo)體器件結(jié)構(gòu)的中間步驟的結(jié)構(gòu)剖面圖。以下將結(jié)合圖I-Ha詳細(xì)說(shuō)明根據(jù)本發(fā)明實(shí)施例制造半導(dǎo)體器件結(jié)構(gòu)的方法以及由此得到的器件結(jié)構(gòu)。首先如圖1所示，提供半導(dǎo)體襯底1000。在本發(fā)明的實(shí)施例中，襯底1000以體硅為例，但實(shí)際應(yīng)用中，襯底可以包括任何適合的半導(dǎo)體襯底材料，具體可以是但不限于硅、 鍺、鍺化硅、SOI (絕緣體上硅)、碳化硅、砷化鎵或者任何III/V族化合物半導(dǎo)體等。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計(jì)要求(例如P型襯底或者η型襯底)，襯底1000可以包括各種摻雜配置。 此外，襯底1000可選地可以包括外延層，可以被應(yīng)力改變以增強(qiáng)性能。如圖1、圖Ic所示，在半導(dǎo)體襯底1000上形成STI (淺溝槽隔離)1001以及有源區(qū)1002。首先在半導(dǎo)體襯底1000表面形成第一絕緣層1003，圖Ic即為沿圖1中CC’方向的剖視圖。第一絕緣層 1003 可以是包括 Si3N4、SiO2, SiOF、SiCOH, SiO、SiCO, SiCON 和 SiON 中任一種或多種的組合，本發(fā)明的實(shí)施例優(yōu)選采用Si3N4。然后根據(jù)需要形成的STI 1001 的形狀對(duì)該第一絕緣層1003和半導(dǎo)體襯底1000刻蝕形成凹槽，在凹槽中填充氧化物，例如 SiO2,以形成 STI 1001。為了方便起見，在圖Ic中僅示出了一個(gè)STI結(jié)構(gòu)1001?？蛇x地，在形成第一絕緣層1003之前，還可以在半導(dǎo)體襯底1000上先形成一氧化物層，可以通過(guò)常規(guī)的熱氧化或其他淀積方法形成。為了方便查看，該氧化物層在圖中未示
出ο在形成STI區(qū)之后，可以選擇先對(duì)第一絕緣層1003進(jìn)行回刻至比STI的頂部低的位置，然后再重新淀積一層第二絕緣層，第二絕緣層的材料與第一絕絕緣層可以相同。形成全新的第二絕緣層有利于形成一個(gè)更好的表面。然后，在形成了 STI 1001的半導(dǎo)體結(jié)構(gòu)上涂覆一層光刻膠，并以將要形成的柵電極線的形狀圖案化這一層光刻膠。最后形成如圖2所示的光刻膠圖案1004。以圖2所示的光刻膠為掩膜，對(duì)第一絕緣層1003和半導(dǎo)體襯底1000進(jìn)行選擇性刻蝕。例如在本發(fā)明的一個(gè)實(shí)施例中，第一絕緣層1003為Si3N4，STI中填充的是SiO2，則這次刻蝕相對(duì)于SW2選擇刻蝕Si3N4和Si，最終形成嵌入于第一絕緣層1003和半導(dǎo)體襯底1000的凹槽1005。凹槽1005的底部高于STI 1001的底部，這樣STI還能夠起到隔離作用。可選地，如果形成了第二絕緣層，則刻蝕形成條狀凹槽1005時(shí)，從第二絕緣層開始向下刻蝕。圖加和圖2b分別為沿圖2中的BB’和CC’方向的剖面圖，清楚地顯示了經(jīng)過(guò)這一次選擇性刻蝕的結(jié)果。圖2b中可以看出，這一次刻蝕對(duì)STI的影響很小，形成了很淺的凹槽1005。為了方便起見，在后面的示意圖中，如果不加其他說(shuō)明，圖號(hào)中的下標(biāo)a和b分別表示沿AA’和BB’方向的剖面圖?？蛇x地，如圖3、圖3a和圖3b所示，在凹槽1005上形成第三絕緣層1007，第三絕緣層 1007 可以包括由包括 Si3N4, SiO2, SiOF、SiCOH, SiO、SiCO, SiCON 和 SiON 中任一種或多種的組合形成。形成的方法可以是熱氧化、原子層化學(xué)氣相淀積(ALCVD)或其它淀積方法，本發(fā)明對(duì)此不做限制。第三絕緣層1007能夠調(diào)整后面將要形成的溝道區(qū)的厚度，并且也能夠提高器件的開關(guān)速度。例如，在凹槽內(nèi)形成第三絕緣層時(shí)，可采用選擇性原子層化學(xué)氣相淀積(ALCVD)方法在凹槽底部形成較厚的絕緣層，而在凹槽側(cè)壁形成很薄或幾乎沒(méi)有絕緣層的結(jié)構(gòu)。在凹槽內(nèi)形成第三絕緣層時(shí)后，可以采用選擇性濕化學(xué)方法或干化學(xué)方法刻蝕以使凹槽的側(cè)壁暴露，而留下一層絕緣層(厚度為5-50nm)在凹槽底部。第三絕緣層 1007能夠調(diào)整后面將要形成的溝道區(qū)的厚度，并且也能夠提高器件的開關(guān)速度。接著，如圖4、圖如和圖4b所示，以凹槽1005暴露出的側(cè)壁為晶源，外延生長(zhǎng)溝道區(qū)1 008。例如，可以外延生長(zhǎng)Si、SiC、feiN、AlGaN、InP禾口 SiGe中的任一種或多種的組合， 從而形成溝道區(qū)1008。例如，可以根據(jù)需要選擇SiGe或SiC中的Ge含量或者是C含量的百分比，從而調(diào)節(jié)溝道區(qū)中的應(yīng)力。例如對(duì)于pMOSFET，可以外延生長(zhǎng)Si C，對(duì)于nMOSFET 可以外延生長(zhǎng)SiGe。這樣形成的溝道區(qū)的厚度可調(diào)節(jié)，并且能夠選擇溝道區(qū)中雜質(zhì)的濃度，能夠產(chǎn)生應(yīng)力，因此能夠有效提高載流子的遷移率，改善器件性能。形成溝道區(qū)之后，接著可以通過(guò)常規(guī)方法或本發(fā)明實(shí)施例的方法形成柵堆疊線和
源/漏區(qū)。如圖5、圖和圖恥所示，在溝道區(qū)上形成柵介質(zhì)層1009。柵介質(zhì)層1009可以是常規(guī)介質(zhì)材料，也可以是高k介質(zhì)材料，例如可以是Hf02、HfSiO、HfSiON、HfTaO、HfTiO、 HfZr0,A1203,La203,Zr02,LaAlO中的任一種或多種。形成柵介質(zhì)層的方法可以是熱氧化、 濺射、淀積等方法或其它方法。高k柵介質(zhì)層能夠抑制器件的短溝道效應(yīng)。接著，在柵介質(zhì)層1009上形成柵電極線1010。具體地，可以在整個(gè)半導(dǎo)體器件結(jié)構(gòu)上淀積一層導(dǎo)電材料， 例如可以是Poly-Si、Ti、Co、Ni、Al、W、金屬合金等材料或其它材料，接著用CMP (化學(xué)機(jī)械拋光)處理整個(gè)半導(dǎo)體器件結(jié)構(gòu)，并停止于第一絕緣層1003上。從圖釙可以看出，STI 1001上的柵電極線1010很薄。接著將第一絕緣層1003去除，可以采用干刻或濕刻等方法進(jìn)行，例如對(duì)于Si3N4可以采用熱磷酸(Hot phosphoric acid)進(jìn)行刻蝕。從而形成如圖6a、圖乩所示的結(jié)構(gòu)。接著，可選地，將圖6a中高出襯底1000的STI 1001去除，例如可以采用HF腐蝕。在常規(guī)的工藝中，本發(fā)明的實(shí)施例可以再采用一次光刻掩膜，將柵電極線切割為柵電極。如圖7、圖8、圖8a、圖8b所示，采用常規(guī)工藝將柵電極線1010進(jìn)行切割，從而形成電隔離的柵電極1015。圖7中示意性地示出了采用掩膜板刻蝕出的切口 1017，切口的形成完全可以根據(jù)器件的需要。如圖所示，環(huán)繞柵電極1015的外側(cè)形成側(cè)墻1011，在溝道區(qū)1008的兩側(cè)形成源/漏區(qū)1012。具體地，可以先對(duì)溝道區(qū)1008兩側(cè)的襯底區(qū)進(jìn)行傾角離子注入，形成源/漏延伸區(qū)；可選地，還可以采用暈環(huán)(Halo)離子注入，以形成源/漏暈環(huán)注入?yún)^(qū)；接著，在柵電極 1015的外側(cè)形成側(cè)墻1011，本發(fā)明的實(shí)施例對(duì)形成側(cè)墻的形狀以及材料不做限制，因此圖 8、圖8a所示側(cè)墻形狀僅為示意；然后在溝道區(qū)1008兩側(cè)進(jìn)行重?fù)诫s離子注入，以形成源/ 漏區(qū)1012。同樣地，圖8a所示源/漏區(qū)1012形狀僅為示意?？梢愿鶕?jù)需要在源/漏區(qū)1012和柵電極1015上形成金屬硅化物接觸。首先，在整個(gè)半導(dǎo)體器件結(jié)構(gòu)上淀積一層金屬，如Ni、Co、W等金屬，然后進(jìn)行快速退火形成金屬硅化物接觸，再將未反應(yīng)的金屬去除。最終形成了如圖9a所示的金屬硅化物1013。在將金屬去除的同時(shí)，可能將STI上很薄的柵電極線1010的金屬去除，如圖8b所示。至此就形成了根據(jù)本發(fā)明的一個(gè)實(shí)施例得到的半導(dǎo)體器件結(jié)構(gòu)。如圖8、圖8a和圖8b所示，該半導(dǎo)體器件結(jié)構(gòu)包括半導(dǎo)體襯底1000 ；溝道區(qū)1008，內(nèi)嵌形成于所述半導(dǎo)體襯底1000中且通過(guò)外延生長(zhǎng)形成；柵堆疊，形成于溝道區(qū)1008上；源/漏區(qū)1012，形成于溝道區(qū)1008的兩側(cè)。優(yōu)選地，溝道區(qū)的材料包括Si、SiC、GaN、AWaN、InP和SiGe中一種或多種的組合構(gòu)成。并且，在溝道區(qū)1008的底部與半導(dǎo)體襯底1000之間包括絕緣層1007。該絕緣層 1007 可以包括 Si3N4, SiO2, SiOF、SiCOH, SiO, SiCO, SiCON 和 SiON 中任一種或多種的組合， 厚度可以為5-50nm。絕緣層1007的下表面高于圖中所示的STI 1001的底部，以達(dá)到更好的隔離效果。
本發(fā)明的實(shí)施例得到的半導(dǎo)體器件結(jié)構(gòu)，溝道區(qū)的厚度可調(diào)，并且能夠選擇溝道區(qū)中雜質(zhì)的濃度，能夠有效調(diào)節(jié)應(yīng)力，例如可以根據(jù)需要選擇SiGe中的Ge含量或者SiC中 C含量的百分比，因此能夠有效提高載流子的遷移率，改善器件性能。對(duì)于本發(fā)明的實(shí)施例，還可以選擇采用替代柵工藝。在源/漏區(qū)形成之后，可以將柵電極去除，接著重新形成替代柵電極。以下描述根據(jù)本發(fā)明的另一實(shí)施例制造半導(dǎo)體器件結(jié)構(gòu)的方法。在6、圖6a 和圖6b的基礎(chǔ)上，此時(shí)不直接進(jìn)行柵電極線的切割，而按照以下的步驟進(jìn)行。如圖9、圖9a和圖9b所示，在柵電極線1010的外側(cè)形成側(cè)墻1011，在溝道區(qū)1008 的兩側(cè)形成源/漏區(qū)1012。具體的方法可以參照上述實(shí)施例所述的方法，這里不再贅述。 因此圖9、圖9a和圖9b所示的側(cè)墻形狀和源/漏區(qū)形狀僅為示意。接著，在源/漏區(qū)1012和柵電極線1010上形成金屬硅化物接觸。具體的形成方法同樣可以參照以上的實(shí)施例，結(jié)果形成了如圖IOa所示的結(jié)構(gòu)?？梢赃x擇在這個(gè)時(shí)候進(jìn)行柵電極線1010的切割。如圖11所示，采用激光切割刻蝕或反應(yīng)離子刻蝕(RIE)在STI 1001的上方對(duì)柵電極線1010和側(cè)墻1011進(jìn)行切割，從而形成切口 1014，以及相互電隔離的柵電極1015?？蛇x地對(duì)于圖9b所示的位于STI上方的柵電極線1010也可同時(shí)被切割斷開。為了方便起見，圖中只示出了兩個(gè)切口，對(duì)于本發(fā)明來(lái)說(shuō)，完全可以根據(jù)需要選擇進(jìn)行切割。在常規(guī)的工藝中，是在圖6的柵電極線形成之后進(jìn)行柵電極線的切割，但是在后續(xù)其他的工藝中，例如在側(cè)墻的形成中，由于切口較小，側(cè)墻的絕緣材料很不容易填充進(jìn)去，很可能在后續(xù)的其他工藝中造成柵電極之間的短路。例如，在進(jìn)行源/漏區(qū)的離子注入或者形成金屬硅化物時(shí)，很可能導(dǎo)致柵電極之間短路。但是在本發(fā)明中，在金屬硅化物形成之后進(jìn)行柵極線的切割，在后續(xù)的工藝中將填充絕緣介質(zhì)，能夠有效防止相鄰的柵電極之間短路。即使將切口切得很小，也能夠有效達(dá)到柵電極之間的電隔離要求。本方法避免了高精度的掩膜和OPC的要求，簡(jiǎn)化了工藝。接著，可以進(jìn)行層間介質(zhì)層的淀積。如圖12、圖12a和圖12b所示，淀積了層間介質(zhì)層后，介質(zhì)材料1016將切口 1014填滿，進(jìn)一步確定了柵電極1015之間的電隔離。然后可以按照常規(guī)的方法形成接觸孔和接觸部，以完成器件結(jié)構(gòu)，常規(guī)方法這里不再贅述。至此就形成了根據(jù)本發(fā)明的另一實(shí)施例得到的一個(gè)半導(dǎo)體器件結(jié)構(gòu)。如圖12、圖 1 和圖12b所示，該半導(dǎo)體器件結(jié)構(gòu)包括半導(dǎo)體襯底1000 ；溝道區(qū)1008，內(nèi)嵌形成于所述半導(dǎo)體襯底1000中且通過(guò)外延生長(zhǎng)形成；柵堆疊，形成于溝道區(qū)1008上；源/漏區(qū)1012， 形成于溝道區(qū)1008的兩側(cè)。優(yōu)選地，溝道區(qū)1008的材料包括Si、SiC、GaN, AlGaN, InP和SiGe中一種或多種的組合構(gòu)成。并且，在溝道區(qū)1008的底部與半導(dǎo)體襯底1000之間包括絕緣層1007。該絕緣層 1007 可以包括 Si3N4, SiO2, SiOF、SiCOH, SiO, SiCO, SiCON 和 SiON 中任一種或多種的組合。絕緣層1007的下表面高于圖中所示的STI 1001的底部，以達(dá)到隔離的效果。在上述方案的基礎(chǔ)上，該半導(dǎo)體器件結(jié)構(gòu)包括側(cè)墻1011，僅形成在柵電極1015的兩側(cè)，并且沿柵寬的方向上，側(cè)墻1011的端部與柵電極1015的端部相齊。優(yōu)選地，沿柵寬的方向上，相鄰的柵電極之間填充有介質(zhì)材料1016以形成柵電極之間的電隔離。相鄰的柵電極之間的距離優(yōu)選為1-lOnm。在本發(fā)明的實(shí)施例半導(dǎo)體器件結(jié)構(gòu)中，平行于柵寬的方向上，柵電極之間為平行切口，切口之間填充有介質(zhì)材料，能夠有效地將柵電極之間進(jìn)行隔離，實(shí)現(xiàn)更好的器件性能。對(duì)于本發(fā)明的實(shí)施例，還可以選擇采用替代柵工藝。在源/漏區(qū)形成之后，可以將柵電極線去除，接著重新形成替代柵電極線。本發(fā)明實(shí)施例采用的柵電極線切割的方法能夠大大減小導(dǎo)致光刻、刻蝕或OPC變得復(fù)雜的臨近效應(yīng)，使得柵電極更容易刻蝕，柵電極的寬度更容易控制。對(duì)于半導(dǎo)體工藝流程標(biāo)準(zhǔn)來(lái)說(shuō)，本發(fā)明實(shí)施例采用的方法使得設(shè)計(jì)標(biāo)準(zhǔn)簡(jiǎn)化，能夠進(jìn)一步減小芯片尺寸。本發(fā)明的實(shí)施例還有利于45nm及以下的高k金屬柵工藝。本發(fā)明實(shí)施例中柵電極線切割的方法也可以有效應(yīng)用于有源區(qū)的圖案化。圖13a_14a為根據(jù)本發(fā)明的另一實(shí)施例制造半導(dǎo)體器件結(jié)構(gòu)的方法中各步驟對(duì)應(yīng)的結(jié)構(gòu)剖面圖。在形成如圖6所示的結(jié)構(gòu)之后，或者也可以在進(jìn)行替代柵工藝之后，將接觸部孔分為下接觸孔部和上接觸孔部分別形成，并且在形成下接觸孔部之后進(jìn)行柵電極線的切割。以下將結(jié)合圖13a-Ha詳細(xì)說(shuō)明根據(jù)本發(fā)明的實(shí)施例制造半導(dǎo)體器件結(jié)構(gòu)的具體的步驟。如圖13a所示，在整個(gè)半導(dǎo)體器件結(jié)構(gòu)上淀積層間介質(zhì)層1018，可選地可將層間介質(zhì)層1018磨平至柵電極線1010的頂部露出，例如可以采用CMP(化學(xué)機(jī)械拋光)。然后在層間介質(zhì)層1018上形成下接觸孔1019，并在其中填充導(dǎo)電材料，例如W等金屬。再將整個(gè)半導(dǎo)體器件結(jié)構(gòu)進(jìn)行磨平處理，至柵電極線1010的頂部露出，這樣就形成了與柵極導(dǎo)體層頂部同高的下接觸部(圖中同樣標(biāo)示為1019)。這時(shí)，可如圖11所示，進(jìn)行柵電極線1004的切割，形成柵電極1015以及將柵電極 1015之間進(jìn)行電隔離的平行切口 1014。如圖1 所示，在整個(gè)半導(dǎo)體器件結(jié)構(gòu)上再淀積層間介質(zhì)層1020，則此時(shí)層間介質(zhì)層的介質(zhì)材料能夠?qū)⑵叫星锌?1014進(jìn)行填充。然后刻蝕層間介質(zhì)層1020以在柵電極 1015上、以及下接觸孔1019上形成上接觸孔1021，同樣地，在其中填充導(dǎo)電材料，例如W等金屬。再將整個(gè)半導(dǎo)體器件結(jié)構(gòu)進(jìn)行磨平處理，就形成了位于柵堆疊和/或源/漏區(qū)1012 上的上接觸部(圖中同樣標(biāo)示為1021)，其中，在源/漏區(qū)1012上，所述下接觸部1019與上接觸部1021對(duì)齊?？梢?，本發(fā)明的實(shí)施例，能夠兼容替代柵技術(shù)，也能夠兼容雙接觸孔形成方法。在雙接觸孔形成方法中，能夠有效地防止柵電極之間短路，提高半導(dǎo)體器件的質(zhì)量和性能。如圖1 所示，為根據(jù)本發(fā)明再一實(shí)施例得到的半導(dǎo)體器件結(jié)構(gòu)的剖面圖。其中， 該結(jié)構(gòu)在圖12、1 和圖12b的基礎(chǔ)之上，進(jìn)一步包括下接觸部1019和上接觸部1021，其中下接觸部1019的頂部與柵堆疊的頂部同高，在柵堆疊、源/漏區(qū)上的上接觸部1021則也同高。這種器件結(jié)構(gòu)能夠簡(jiǎn)化接觸孔形成工藝的難度。盡管已經(jīng)示出和描述了本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員而言，應(yīng)該知道本發(fā)明的應(yīng)用范圍不局限于說(shuō)明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件結(jié)構(gòu)的制造方法，包括 提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面形成第一絕緣層； 嵌入所述第一絕緣層和半導(dǎo)體襯底形成淺溝槽隔離； 嵌入所述第一絕緣層和所述半導(dǎo)體襯底形成條狀凹槽； 在所述凹槽內(nèi)形成溝道區(qū)；形成所述溝道區(qū)上的柵堆疊線以及所述溝道區(qū)兩側(cè)的源/漏區(qū)。
2.根據(jù)權(quán)利要求1所述的方法，所述凹槽的底部高于所述淺溝槽隔離區(qū)的底部。
3.根據(jù)權(quán)利要求1所述的方法，其中所述第一絕緣層包括Si3N4、SiO2,SiOF, SiCOH、 Si0、SiC0、SiCON和SiON中的任一種或多種的組合。
4.根據(jù)權(quán)利要求1所述的方法，其中，在形成淺溝槽隔離后，所述方法進(jìn)一步包括回刻所述第一絕緣層；在回刻后的第一絕緣層上形成第二絕緣層，所述第二絕緣層與第一絕緣層的材料相同；則形成所述凹槽時(shí)，包括將所述第二絕緣層也進(jìn)行刻蝕。
5.根據(jù)權(quán)利要求1所述的方法，其中在所述凹槽內(nèi)形成溝道區(qū)包括 在所述凹槽的底部形成第三絕緣層；在所述第三絕緣層上形成所述溝道區(qū)。
6.根據(jù)權(quán)利要求5所述的方法，其中所述第三絕緣層包括Si3N4、SiO2,SiOF, SiCOH、 Si0、SiC0、SiCON和SiON中的任一種或多種的組合。
7.根據(jù)權(quán)利要求5所述的方法，其中，形成第三絕緣層的方法包括在所述凹槽內(nèi)形成第三絕緣層，所述第三絕緣層在凹槽的側(cè)壁的厚度小于在凹槽底部的厚度；選擇性刻蝕所述第三絕緣層在所述凹槽側(cè)壁上的部分，以使所述第三絕緣層僅保留在所述凹槽的底部。
8.根據(jù)權(quán)利要求1所述的方法，其中形成所述溝道區(qū)的方法包括 以所述凹槽內(nèi)暴露的側(cè)壁為晶源外延生長(zhǎng)溝道區(qū)。
9.根據(jù)權(quán)利要求1所述的方法，形成所述溝道區(qū)的材料包括以下任一種或多種的組合構(gòu)成Si、SiC, GaN, AlGaN, InP 和 SiGe。
10.根據(jù)權(quán)利要求1所述的方法，所述半導(dǎo)體襯底為體硅。
11.根據(jù)權(quán)利要求1至10中任一項(xiàng)所述的方法，形成所述溝道區(qū)上的柵堆疊線，包括 在所述溝道區(qū)上形成柵介質(zhì)層；在所述柵介質(zhì)層上形成柵電極線； 將所述第一絕緣層去除； 環(huán)繞所述柵電極線外側(cè)形成側(cè)墻；其中，在形成所述側(cè)墻之后、完成所述半導(dǎo)體器件的前道工藝之前，將所述柵電極線進(jìn)行切割以形成電隔離的柵電極。
12.根據(jù)權(quán)利要求11所述的方法，將所述柵電極線進(jìn)行切割包括采用反應(yīng)離子刻蝕或激光切割刻蝕對(duì)所述柵電極線進(jìn)行切割。
13.根據(jù)權(quán)利要求11所述的方法，其中，在形成源/漏區(qū)后，進(jìn)一步包括將所述柵電極線去除以在所述側(cè)墻內(nèi)形成開口； 在所述開口內(nèi)形成替代柵電極線。
14.根據(jù)權(quán)利要求11所述的方法，其中，在形成源/漏區(qū)之后，進(jìn)行柵電極線的切割以形成電隔離的柵電極；所述方法進(jìn)一步包括在所述半導(dǎo)體襯底上形成層間介質(zhì)層，其中，層間介質(zhì)層將所述隔離的柵電極之間進(jìn)行填充；以及刻蝕所述層間介質(zhì)層以在所述柵電極或源/漏區(qū)上形成接觸孔。
15.根據(jù)權(quán)利要求11所述的方法，其中，在形成源/漏區(qū)之后，所述方法進(jìn)一步包括 形成第一層間介質(zhì)層；刻蝕所述第一層間介質(zhì)層以在所述源/漏區(qū)上形成下接觸孔； 在所述下接觸孔中形成下接觸部； 形成第二層間介質(zhì)層；刻蝕所述第二層間介質(zhì)層以在所述柵電極線或源/漏區(qū)上形成上接觸孔； 在所述上接觸孔中形成上接觸部； 其中，在所述源/漏區(qū)上，所述下接觸部與上接觸部對(duì)齊。
16.根據(jù)權(quán)利要求15所述的方法，其中，在形成下接觸部之后進(jìn)行柵電極線的切割。
17.一種半導(dǎo)體器件結(jié)構(gòu)，包括 半導(dǎo)體襯底；溝道區(qū)，內(nèi)嵌于所述半導(dǎo)體襯底上且通過(guò)外延生長(zhǎng)形成； 柵堆疊，形成于所述溝道區(qū)上； 源/漏區(qū)，形成于所述溝道區(qū)的兩側(cè)。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件結(jié)構(gòu)，所述溝道區(qū)的材料包括Si、SiC、GaN, AlGaN, InP和SiGe中一種或多種的組合構(gòu)成。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件結(jié)構(gòu)，在所述溝道區(qū)的底部與所述半導(dǎo)體襯底之間包括絕緣層。
20.根據(jù)權(quán)利要求19所述的方法，如果所述半導(dǎo)體襯底中形成有淺溝槽隔離，則所述絕緣層的底部高于所述淺溝槽隔離的底部。
21.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件結(jié)構(gòu)，所述絕緣層包括Si3N4、SiO2,SiOF, SiCOH、SiO、SiCO、SiCON和SiON中任一種或多種的組合。
22.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件結(jié)構(gòu)，所述絕緣層的厚度為5-50nm。
23.根據(jù)權(quán)利要求17至22中任一項(xiàng)所述的半導(dǎo)體器件結(jié)構(gòu)，進(jìn)一步包括側(cè)墻，僅形成在所述柵電極的兩側(cè)，且沿柵寬的方向上，所述側(cè)墻的端部與所述柵電極的端部相齊。
24.根據(jù)權(quán)利要求23所述的半導(dǎo)體器件結(jié)構(gòu)，其中，沿柵寬的方向上，相鄰的柵電極之間填充有介質(zhì)材料以形成柵電極之間的電隔離。
25.根據(jù)權(quán)利要求23所述的半導(dǎo)體器件結(jié)構(gòu)，沿柵寬的方向上，相鄰的柵電極之間的距離為l-10nm。
26.根據(jù)權(quán)利要求23所述的半導(dǎo)體器件結(jié)構(gòu)，進(jìn)一步包括下接觸部與上接觸部，所述下接觸部與源/漏區(qū)接觸并與柵堆疊的頂部同高，所述上接觸部與柵堆疊的頂部和下接觸部分別接觸；其中，在所述源/漏區(qū)上，所述下接觸部與上接觸部對(duì)齊。
全文摘要
本發(fā)明提出一種半導(dǎo)體器件結(jié)構(gòu)及其制造方法，該方法包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面形成第一絕緣層；嵌入所述第一絕緣層和半導(dǎo)體襯底形成淺溝槽隔離；嵌入所述第一絕緣層和所述半導(dǎo)體襯底形成條狀凹槽；在所述凹槽內(nèi)形成溝道區(qū)；形成所述溝道區(qū)上的柵堆疊線以及所述溝道區(qū)兩側(cè)的源/漏區(qū)。本發(fā)明的實(shí)施例適用于半導(dǎo)體器件的制造。
文檔編號(hào)H01L21/336GK102347234SQ20101024103
公開日2012年2月8日 申請(qǐng)日期2010年7月29日 優(yōu)先權(quán)日2010年7月29日
發(fā)明者梁擎擎, 鐘匯才 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所