專利名稱：多晶片封裝的制作方法
技術(shù)領域：
本發(fā)明主要涉及半導體封裝，更確切地說，是關于半導體封裝以及制作半導體封 裝的方法。
背景技術(shù)：
在許多M0SFET開關電路中，經(jīng)常以互補的方式切換一對功率M0SFET。一種典型的 M0SFET開關電路如圖1所示，它包括兩個M0SFET—12和14，通過電壓源和接地端，串 聯(lián)在一起。M0SFET12和14分別代表高端和低端M0SFET。為了開啟開關循環(huán)，首先要關閉M0SFET14。因此，M0SFET14的體二極管開啟，并驅(qū) 動電流。延遲后，M0SFET12開啟，關閉M0SFET的體二極管。從而產(chǎn)生恢復電流L，以及與 開關電路10有關的追蹤電感(沒有表示出來)、產(chǎn)生振蕩。為了節(jié)省空間和成本，常常把M0SFET12和14封裝在一起，如圖中虛線所示。 M0SFET12和14的目的在于獲得最高的功率密度，以便高效地工作。功率密度與晶片面積密 切相關，也就是說，晶片越大，漏極至源極導通電阻Rdson越低。如圖2所示，其特點在于， M0SFET12和14在獨立的晶片墊上，共同封裝在一起。整體的封裝結(jié)構(gòu)如虛線中所示。傳 統(tǒng)的功率M0SFET 12和14為垂直器件，源極S1和S2、柵極G1和G2分別位于一側(cè)，漏極D1 和D2分別位于另一側(cè)。M0SFET 12貼在晶片墊16上，其引腳繼續(xù)延伸，可以連接到漏極D1 上。M0SFET 14貼在晶片墊18上。低端晶片墊通過雙側(cè)無引腳扁平(DFN)封裝的底部，裸 露在外，以便外部連接到漏極D2和源極S1上。由于M0SFET 14通常開啟較長的持續(xù)時間， 因此與高端M0SFET 14相比，低端M0SFET 14的特點是具有較大的晶片面積。源極S1通過 導線從S1到晶片墊18，連接到漏極D2上。柵極G1和G2以及源極S2通過導線，連接到合 適的引腳上。M0SFET 12和14的晶片面積受到封裝尺寸以及晶片共同封裝結(jié)構(gòu)的約束。因此，必須通過最大化M0SFET的晶片面積，來改善使用性能，使Rdson最小，而且 不額外地增加電路的總尺寸。

發(fā)明內(nèi)容
本發(fā)明的一種含有多個引腳的多晶片封裝，包括第一和第二半導體晶片，疊印并連接在一起，定義一個具有對立的第一和第二邊 的晶片堆疊，每個所述的第一和第二半導體晶片都有柵極、漏極和源極區(qū)域，以及柵極、漏 極和源極接頭，所述的第一對立邊具有所述的第二半導體晶片的所述的漏極接頭，所述的 漏極接頭與第一套所述的多個引腳電接觸，所述的第一半導體晶片的所述的柵極、漏極和 源極接頭，與所述的第二半導體晶片的柵極和源極接頭設置在所述的第二個對立邊上，并 與第二套所述的多個引腳電接觸，其中所述的第一半導體晶片的源極接頭與所述的第二半 導體晶片的漏極接頭電接觸。上述的封裝，所述的第二邊包括第一和第二隔開的表面，所述的第一表面包括一 個設置在所述的第二半導體晶片上方的導電金屬層，所述的第一半導體晶片的漏極接頭面對著所述的第一表面，并接觸所述的導電金屬層，絕緣材料在所述的第二半導體晶片和所 述的導電金屬層之間延伸，并使所述的第二半導體晶片與所述的導電金屬層絕緣。上述的封裝，所述的第二邊包括第一和第二隔開的表面，所述的第一表面包括一 個設置在所述的第二半導體晶片上方的導電金屬層，所述的第一半導體晶片的漏極接頭與 所述的導電金屬層的第一部分疊印并接觸，所述的導電金屬層的第二部分與所述的第一部 分并排在一起，絕緣材料在所述的第二半導體晶片和所述的導電金屬層之間延伸，其中所 述的第二部分作為導電互聯(lián)的焊接墊。上述的封裝，所述的第二邊包括所述的第二半導體晶片的一個表面，以及所述的 第一半導體晶片的第一表面，背離所述的第二半導體晶片的所述的表面，所述的第一半導 體晶片的柵極、漏極和源極接頭位于所述的第一半導體晶片的所述的第一表面中，其中所 述的第一半導體晶片不導電地附著在第二半導體晶片所述的表面上。上述的封裝，所述的第二半導體晶片的面積大于所述的第一半導體晶片的面積。本發(fā)明的一種晶片堆疊，包括一個底部晶片；一個堆積在底部晶片上的頂部晶片；以及一個設置在底部晶片上的浮動金屬層，通過絕緣材料，浮動金屬層與底部晶片絕 緣，其中浮動金屬層不僅作為頂部晶片的導電晶片墊，還作為導電互聯(lián)的焊接墊。上述的晶片堆疊，底部晶片和頂部晶片均為分立的半導體器。上述的晶片堆疊，底部晶片為一個頂端具有源極、底端具有漏極的第一 M0SFET，其 中浮動金屬層通過絕緣材料，與所述的第一 M0SFET所述的源極絕緣，頂部晶片為一個一側(cè) 設置源極、另一個側(cè)設置漏極的第二 M0SFET，并且所述第二 M0SFET漏極與所述的浮動金屬 層接觸。上述的晶片堆疊，還包括一個引線框晶片墊，其中底部晶片的漏極附著在引線框 晶片墊上，頂部晶片的源極通過導電互聯(lián)，連接到所述的引線框晶片墊上。上述的晶片堆疊，還包括引線框引腳；以及第一套導電互聯(lián)，連接在所述的浮動導電層的焊接墊部分和所述的第一套引線框 引腳之間。上述的晶片堆疊，所述的底部晶片為低端M0SFET，所述的頂部晶片為高端 M0SFET。上述的晶片堆疊，還包括在底部晶片上方、絕緣材料和一部分浮動金屬下方的頂 部金屬，其中源極金屬并不在浮動金屬層的焊接墊部分下方。本發(fā)明的一種半導體封裝，包括第一和第二晶片堆疊，每個堆疊都含有一個底部晶片，一個頂部晶片；以及一個設置在底部晶片上的浮動金屬層，通過絕緣材料，浮動金屬層與底部晶片絕 緣，其中浮動金屬層不僅作為頂部晶片的導電晶片墊，還作為導電互聯(lián)的焊接墊，并且其中 所述的底部晶片為低端M0SFET，所述的頂部晶片為高端M0SFET。上述的封裝，第一和第二晶片堆疊并聯(lián)在一起。上述的封裝，第一和第二晶片堆疊構(gòu)成一個全橋式電路。本發(fā)明的一種堆積兩個分立晶片的方法，包括
在底部晶片上方制備一個浮動金屬層，通過絕緣材料，浮動金屬層與底部晶片電 絕緣；將頂部晶片的底部導電連接到浮動金屬層；并且利用浮動金屬層，從頂部晶片的底部引出一個連接。上述的方法，分立的半導體器件為M0SFET。上述的方法，底部晶片為一個頂端具有源極、底端具有漏極的第一 M0SFET，其中浮 動金屬層通過絕緣材料，與所述的第一 M0SFET所述的源極絕緣，其中頂部晶片為一個頂端 設置源極接頭、底端設置漏極接頭的第二 M0SFET，所述的第二 M0SFET的所述漏極接頭附著 到所述的浮動金屬層上。上述的方法，還包括將源極接頭置于底部晶片上方，使其位于絕緣材料和浮動金 屬層的第一部分下方，但不在用于焊接導電互聯(lián)的一部分浮動金屬層下方。上述的方法，底部晶片為低端M0SFET，頂部晶片為高端M0SFET。依照本發(fā)明的一個方面，一種多晶片封裝，具有多個引腳，并由疊印和焊接在一起 的第一和第二半導體晶片構(gòu)成，定義一個晶片堆疊。晶片堆疊具有相對的第一和第二個邊， 每個第一和第二半導體晶片都具有柵極、漏極和源極區(qū)域，以及柵極、漏極和源極接頭。第 一個對邊上有第二半導體晶片的漏極接頭，漏極接頭與第一套多個引腳電接觸。第一半導 體晶片的柵極、漏極和源極接頭，以及第二半導體晶片的柵極和源極接頭，設置在第二對邊 上，以出現(xiàn)在不同平面中，與第二套多個引腳電接觸。依靠這種結(jié)構(gòu)，無需額外的增加電路 的總尺寸，第一和第二半導體晶片的晶片面積就可以達到最大化。依據(jù)本發(fā)明的另一個實 施例，可以在第一和第二半導體晶片的其中一個晶片上，設置一個浮動金屬層，作為晶片墊 和焊接墊，用于剩余的第一和第二半導體晶片的半導體晶片。本發(fā)明的這些和其他方面，將 在下文中詳細闡述。


圖1表示依據(jù)原有技術(shù)的M0SFET開關電路的示意圖；圖2表示依據(jù)原有技術(shù)的一種多芯片封裝的俯視圖；圖3表示依據(jù)本發(fā)明的一個實施例，一種多芯片封裝的俯視圖；圖4表示依據(jù)本發(fā)明的第二實施例，一種多芯片封裝的俯視圖；圖5表示圖4所示的多芯片封裝沿5-5線的剖面圖；圖6表示依據(jù)本發(fā)明的一個可選實施例，圖5所示的多芯片封裝的剖面圖；圖7表示利用本發(fā)明所制備的電路的電路原理圖；圖8表示利用本發(fā)明所制備的完整橋式電路的電路原理圖；以及圖9表示依據(jù)本發(fā)明的另一個實施例，用于制備圖7和圖8所示的電路的多芯片 封裝的俯視圖。
具體實施例方式參照圖1和圖3，本發(fā)明的一個實施例含有一個多晶片封裝30，其中提出了 M0SFET 開關電路10。因此，采用第一 28和第二 32半導體晶片。半導體封裝30的結(jié)構(gòu)如圖中虛 線所示。第二半導體晶片32貼在一個外殼的晶片焊接墊34(圖中沒有表示出)，以及引腳36-39和41-44上。半導體晶片32含有一個帶有柵極、漏極和源極區(qū)(圖中沒有表示出) 的M0SFET，每個柵極、漏極和源極區(qū)都含有一個接頭，用于定義柵極接頭50、漏極接頭(在 其底面上，圖中沒有表示出)以及源極接頭46。漏極接頭設置在半導體晶片32的與表面 54相對的表面(圖中沒有表示出)上，柵極接頭50和源極接頭46位于表面54上。通過 焊接墊34，獲得半導體晶片32的漏極電連接。在這種封裝類型中，盡管一個焊接墊裸露在 封裝的底部，但是焊接墊34可以單獨作為一個引腳。因此，使用導電粘合劑(圖中沒有表 示出)，例如焊錫、導電環(huán)氧樹脂、低共溶合金等，將半導體晶片32固定在焊接墊34上。通 過任何已知的電連接技術(shù)，包括夾片、電鍍、色帶以及類似的方式，將源極接頭46與引腳 42-44電連接起來。在本例中，利用鋁、金、銅等類似的材料，進行引線接合。通過引線接合， 將柵極接頭50與引腳41電連接起來。不用引線接合的話，也可選用其他合適的互聯(lián)方式， 例如夾片、電鍍或?qū)щ娚珟У?。第一半導體晶片28與第二半導體晶片32疊印，利用非導電附著襯底(圖中沒有 表示出)，例如非導電環(huán)氧樹脂，連接在一起構(gòu)成晶片堆疊55。第一半導體晶片28含有一 個帶有柵極、漏極和源極區(qū)域(圖中沒有表示出)的M0SFET，每個區(qū)域都含有一個接頭，定 義柵極接頭56、漏極接頭58和源極接頭60。柵極接頭56、漏極接頭58、和源極接頭60設 置在第一半導體晶片28的公共面62上，第一半導體晶片28朝向離第二半導體晶片32很 遠的地方。第二半導體晶片32在第一半導體晶片28上方的區(qū)域連接在一起，并與柵極接 頭50和源極接頭46的焊接區(qū)分隔開，以便于在此處放置接合線。因此，第二半導體晶片32 的晶片面積，大于第一半導體晶片28的晶片面積。通過在焊接墊34和源極接頭60之間延 伸的接合引線，將源極接頭60與第二半導體晶片32的漏極接頭(圖中沒有表示出)，電連 接在一起。利用接合引線，漏極接頭58與引腳36-38電連接在一起，柵極接頭56與引腳39 電連接在一起。將第一半導體晶片28和第二半導體晶片32疊印在一起，使晶片面積達到 最大。半導體晶片28和32保護多種M0SFET，例如雙N_溝道、雙P_溝道或極性互補。在 實際應用中，M0SFET晶片的參數(shù)可能相同或不同，對于高端和低端切換，可以優(yōu)化這些參 數(shù)。第二半導體晶片32還包括一個集成肖特基整流器，以便進一步提高性能。晶片堆疊55 可以封裝在各種塑料模具(圖中沒有表示出)中，并同各種引線框一起使用，用于制備含有 D-PAK、D2-Pak、多引腳T0-220、DFN或其他任何封裝結(jié)構(gòu)的傳統(tǒng)封裝。堆積式晶片結(jié)構(gòu)，無 疑使同樣的半導體封裝尺寸中，可以容納更大的晶片面積，而且Rdson也更低。同樣的封裝 引腳面積，可以獲得更低的Rdson。也可選用較小的封裝，來獲得同樣的或更好的Rdson。參照圖4和圖5，在一個可選實施例中，多晶片封裝130包括第一半導體晶片128 和第二半導體晶片32。如上所述，第二半導體晶片32附著在晶片焊接墊34上。更確切地 說，利用導電粘合劑(圖中沒有表示出)，將第二半導體晶片32固定在含有多個引腳35-44 的外殼(圖中沒有表示出)的焊接墊34上。半導體晶片32包括一個具有柵極、漏極和源 極區(qū)域(圖中沒有表示出)的M0SFET，每個區(qū)域都含有一個接頭，定義柵極接頭50、漏極接 頭48以及源極接頭46。漏極接頭48設置在半導體晶片32的表面52上，柵極接頭50和源 極接頭46位于表面54上，表面54位于表面52的對面。通過焊接墊34，獲得引腳35/40和 漏極48之間的電接觸。利用鋁、金、銅等類似的材料，進行引線接合，通過引線接合，將源極 接頭46與引腳42-44電連接起來。通過引線接合，將柵極接頭50與引腳41電連接起來。
第一半導體晶片128與第二半導體晶片32疊印，利用導電粘合劑(圖中沒有表示 出)，連接在一起構(gòu)成晶片堆疊155。第一半導體晶片128含有一個帶有柵極、漏極和源極區(qū) 域(圖中沒有表示出)的M0SFET，每個區(qū)域都含有一個相應的接頭，定義柵極接頭156、漏 極接頭158和源極接頭160。漏極接頭158設置在半導體晶片128的表面上，柵極接頭156 和源極接頭160位于其對面的表面上。漏極接頭158面對著第二半導體晶片32，并與源極 接頭46疊印在一起。通過設置在源極接頭46上方的鈍化層129，漏極接頭158與源極接頭 46絕緣。鈍化層129所用的鈍化材料應該能夠承受第一半導體晶片128的漏極，與第二半 導體晶片32的源極之間的電壓差。為了便于引腳36-38和漏極接頭158之間的電傳導，半 導體晶片32還具有一個導電材料層131 (例如一個浮動金屬層)，位于鈍化層129上方。確定層131的尺寸，使第一半導體晶片128與層131的子部分疊印，剩余區(qū)域133 不與第一半導體晶片128疊印，第一半導體晶片128的尺寸適合于引線接合。因此，層131 不僅可以作為第一半導體晶片128的底部電極(例如漏極接頭158)的晶片墊，還可以作為 導電互聯(lián)的焊接墊，就像接合線一樣連接在底部電極上，同時與第二半導體晶片32絕緣。 圖4的剖面圖中沒有表示出接合線，以免產(chǎn)生混淆。柵極接頭50和源極接頭46的上方，可 以選用一層導電材料(圖中沒有表示出)，使接頭區(qū)域的頂部與導電層131頂部共面，以便 更輕松地接觸柵極和源極。按照圖3所示的方式，柵極接頭156通過柵極接頭56，與引腳 39電接觸，源極接頭160通過源極接頭60，與晶片墊34電接觸。多晶片封裝130不僅具有 圖3所示的多晶片封裝30的優(yōu)點，例如較大的晶片面積，較小的Rdson。而且，多晶片封裝 130還具有另一優(yōu)點利用標準的垂直M0SFET，制備高端M0SFET128和低端32M0SFET，源極 和柵極位于上方，漏極位于下方。參照圖6，在某些特殊情況下，除去源極接頭46與區(qū)域133中有引線接合的135部 分疊印的那部分，必定是十分有利的。我們發(fā)現(xiàn)，用某種金屬制作源極接頭46，鈍化層129 的結(jié)構(gòu)完整性將受到損壞和開裂，導致層131和源極接頭46之間短接。如果制備源極接頭 46的金屬為易于成型的軟材料，例如鋁等，層131上的引線接合過程中產(chǎn)生的力，直接作用 在源極接頭46上，會引起中間的鈍化層開裂。如果實在無法避免上述問題，那么為了減少 上述問題，層131上的引線接合發(fā)生在層131的135部分中，沒有源極金屬46直接位于層 131的135部分下方。為引線接合，留出一部分上方不帶有源極金屬46的第二半導體晶片 32，可能會犧牲一小部分的有源區(qū)，但也會使半導體封裝更加穩(wěn)固，并獲得更高的成品率。參照圖7，本發(fā)明的一種應用方式是，像電路215—樣，用于配置一對并聯(lián)的 M0SFET114和214。但是可以配置一對MOSFET 314和414，使每一個都連接到公共負載上， 如圖8所示的全橋式電路415。如圖9所示，利用本應用中所述的兩個晶片堆疊，可以配置 電路215或415作為封裝500，分別如圖7和圖8所示。引腳Vcc/DA1和Vcc/DB1可以從封 裝500的外部連接在一起。上述說明僅用于舉例說明本發(fā)明，各種沒有背離本發(fā)明意圖和范圍的修正，都不 應認為是本發(fā)明范圍的局限。例如，高端和低端MOSFET可以使用薄晶圓，以保持很小的封 裝厚度。因此，本發(fā)明的范圍應由所附的權(quán)利要求書及其等價內(nèi)容的完整范圍所決定。
權(quán)利要求
一種含有多個引腳的多晶片封裝，其特征在于，包括第一和第二半導體晶片，疊印并連接在一起，定義一個具有對立的第一和第二邊的晶片堆疊，每個所述的第一和第二半導體晶片都有柵極、漏極和源極區(qū)域，以及柵極、漏極和源極接頭，所述的第一對立邊具有所述的第二半導體晶片的所述的漏極接頭，所述的漏極接頭與第一套所述的多個引腳電接觸，所述的第一半導體晶片的所述的柵極、漏極和源極接頭，與所述的第二半導體晶片的柵極和源極接頭設置在所述的第二個對立邊上，并與第二套所述的多個引腳電接觸，其中所述的第一半導體晶片的源極接頭與所述的第二半導體晶片的漏極接頭電接觸。
2.如權(quán)利要求1所述的封裝，其特征在于，所述的第二邊包括第一和第二隔開的表面， 所述的第一表面包括一個設置在所述的第二半導體晶片上方的導電金屬層，所述的第一半 導體晶片的漏極接頭面對著所述的第一表面，并接觸所述的導電金屬層，絕緣材料在所述 的第二半導體晶片和所述的導電金屬層之間延伸，并使所述的第二半導體晶片與所述的導 電金屬層絕緣。
3.如權(quán)利要求1所述的封裝，其特征在于，所述的第二邊包括第一和第二隔開的表面， 所述的第一表面包括一個設置在所述的第二半導體晶片上方的導電金屬層，所述的第一半 導體晶片的漏極接頭與所述的導電金屬層的第一部分疊印并接觸，所述的導電金屬層的第 二部分與所述的第一部分并排在一起，絕緣材料在所述的第二半導體晶片和所述的導電金 屬層之間延伸，其中所述的第二部分作為導電互聯(lián)的焊接墊。
4.如權(quán)利要求1所述的封裝，其特征在于，所述的第二邊包括所述的第二半導體晶片 的一個表面，以及所述的第一半導體晶片的第一表面，背離所述的第二半導體晶片的所述 的表面，所述的第一半導體晶片的柵極、漏極和源極接頭位于所述的第一半導體晶片的所 述的第一表面中，其中所述的第一半導體晶片不導電地附著在第二半導體晶片所述的表面 上。
5.如權(quán)利要求1所述的封裝，其特征在于，所述的第二半導體晶片的面積大于所述的 第一半導體晶片的面積。
6.一種晶片堆疊，其特征在于，包括一個底部晶片；一個堆積在底部晶片上的頂部晶片；以及一個設置在底部晶片上的浮動金屬層，通過絕緣材料，浮動金屬層與底部晶片絕緣，其 中浮動金屬層不僅作為頂部晶片的導電晶片墊，還作為導電互聯(lián)的焊接墊。
7.如權(quán)利要求6所述的晶片堆疊，其特征在于，底部晶片和頂部晶片均為分立的半導 體器。
8.如權(quán)利要求7所述的晶片堆疊，其特征在于，底部晶片為一個頂端具有源極、底端 具有漏極的第一 M0SFET，其中浮動金屬層通過絕緣材料，與所述的第一 MOSFET所述的源 極絕緣，頂部晶片為一個一側(cè)設置源極、另一個側(cè)設置漏極的第二 M0SFET，并且所述第二 MOSFET漏極與所述的浮動金屬層接觸。
9.如權(quán)利要求8所述的晶片堆疊，其特征在于，還包括一個引線框晶片墊，其中底部晶 片的漏極附著在引線框晶片墊上，頂部晶片的源極通過導電互聯(lián)，連接到所述的引線框晶 片墊上。
10.如權(quán)利要求9所述的晶片堆疊，其特征在于，還包括引線框引腳；以及第一套導電互聯(lián)，連接在所述的浮動導電層的焊接墊部分和所述的第一套引線框引腳 之間。
11.如權(quán)利要求10所述的晶片堆疊，其特征在于，所述的底部晶片為低端M0SFET，所述 的頂部晶片為高端M0SFET。
12.如權(quán)利要求7所述的晶片堆疊，其特征在于，還包括在底部晶片上方、絕緣材料和 一部分浮動金屬下方的頂部金屬，其中源極金屬并不在浮動金屬層的<焊接墊部分下方。
13.一種半導體封裝，其特征在于，包括第一和第二晶片堆疊，每個堆疊都含有一個底部晶片，一個頂部晶片；以及 一個設置在底部晶片上的浮動金屬層，通過絕緣材料，浮動金屬層與底部晶片絕緣，其 中浮動金屬層不僅作為頂部晶片的導電晶片墊，還作為導電互聯(lián)的焊接墊，并且其中所述 的底部晶片為低端M0SFET，所述的頂部晶片為高端M0SFET。
14.如權(quán)利要求13所述的封裝，其特征在于，第一和第二晶片堆疊并聯(lián)在一起。
15.如權(quán)利要求13所述的封裝，其特征在于，第一和第二晶片堆疊構(gòu)成一個全橋式電路。
16.一種堆積兩個分立晶片的方法，其特征在于，包括在底部晶片上方制備一個浮動金屬層，通過絕緣材料，浮動金屬層與底部晶片電絕緣；將頂部晶片的底部導電連接到浮動金屬層；并且 利用浮動金屬層，從頂部晶片的底部引出一個連接。
17.如權(quán)利要求16所述的方法，其特征在于，分立的半導體器件為M0SFET。
18.如權(quán)利要求16所述的方法，其特征在于，底部晶片為一個頂端具有源極、底端具 有漏極的第一 M0SFET，其中浮動金屬層通過絕緣材料，與所述的第一 MOSFET所述的源極絕 緣，其中頂部晶片為一個頂端設置源極接頭、底端設置漏極接頭的第二 M0SFET，所述的第二 MOSFET的所述漏極接頭附著到所述的浮動金屬層上。
19.如權(quán)利要求16所述的方法，其特征在于，還包括將源極接頭置于底部晶片上方，使 其位于絕緣材料和浮動金屬層的第一部分下方，但不在用于焊接導電互聯(lián)的一部分浮動金 屬層下方。
20.如權(quán)利要求18所述的方法，其特征在于，底部晶片為低端M0SFET，頂部晶片為高端 MOSFET。全文摘要
本發(fā)明涉及一種多晶片封裝，具有多個引腳以及第一和第二半導體晶片，疊印并連接在一起，定義一個晶片堆疊。晶片堆疊具有相對的第一和第二邊，每個第一和第二半導體晶片都帶有柵極、漏極和源極區(qū)，以及柵極、漏極和源極接頭。第一個對立邊具有第二半導體晶片的漏極接頭，漏極接頭與第一套多個引腳電接觸。第一半導體晶片的柵極、漏極和源極接頭以及第二半導體晶片的柵極和源極接頭，設置在第二個所述的對立邊上，并與第二套多個引腳電接觸。第一半導體晶片的源極引腳可以與第二半導體晶片的漏極引腳相同。
文檔編號H01L21/60GK101989598SQ201010245280
公開日2011年3月23日 申請日期2010年7月28日 優(yōu)先權(quán)日2009年7月31日
發(fā)明者大衛(wèi)·格雷, 安荷·叭剌, 蘇毅 申請人:萬國半導體股份有限公司