專利名稱：一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及形成半導(dǎo)體器件結(jié)構(gòu)的方法。
背景技術(shù)：
隨著超大規(guī)模集成電路工藝的發(fā)展，半導(dǎo)體工藝現(xiàn)已經(jīng)進(jìn)入了超深亞微米時代。 工藝的發(fā)展使得將包括處理器、存儲器、模擬電路、接口邏輯甚至射頻電路集成到一個大規(guī)模的芯片上，形成所謂的SoC (片上系統(tǒng))。作為SoC重要組成部分的嵌入式存儲器，在SoC 中所占的比重逐漸增大。在很多諸如嵌入式存儲器的設(shè)備中包括非易失性存儲(NVM)介質(zhì)，用于在設(shè)備斷電后存儲數(shù)據(jù)以備設(shè)備重新啟動后使用。非易失性存儲介質(zhì)包括電可編程只讀存儲器(EPROM)、電可擦除可編程只讀存儲器(EEPROM)、NAND型閃存、NOR型閃存等。傳統(tǒng)的制作半導(dǎo)體器件結(jié)構(gòu)的方法如圖IA至IC所示。首先，如圖IA所示，提供半導(dǎo)體襯底100。半導(dǎo)體襯底100包括淺溝槽隔離區(qū)101， 淺溝槽隔離區(qū)101之間的襯底包含預(yù)先形成于其中的N阱或P阱(未示出)。在半導(dǎo)體襯底100的表面沉積一層?xùn)叛趸瘜?02。然后在柵氧化層102的表面形成一層多晶硅層，并利用掩膜(未示出)刻蝕形成柵極103。接著進(jìn)行輕摻雜工藝以形成輕摻雜源/漏區(qū)104A 與 104B。接著，如圖IB所示，在如圖IA所示的結(jié)構(gòu)上形成氧化層，并刻蝕形成偏移間隙壁 105A 與 105B。然后，如圖IC所示，在如圖IB所示的結(jié)構(gòu)上形成SiN層，并刻蝕形成側(cè)墻106A與 106B。接著進(jìn)行重?fù)诫s工藝以形成源/漏區(qū)107A與107B。最后再進(jìn)行后續(xù)的去除部分柵氧化層102等工藝以露出半導(dǎo)體襯底100等后續(xù)的工藝。在半導(dǎo)體器件微型化、高密度化、高速化、高可靠化和系統(tǒng)集成化等需求的推動下，半導(dǎo)體器件的最小特征尺寸已從最初的1毫米發(fā)展到現(xiàn)在的觀納米及其以下。在65 納米及其以下節(jié)點的技術(shù)當(dāng)中，會出現(xiàn)在具有低功耗核心器件和高功耗核心器件的雙核心器件。低功耗核心器件具有較好地靜態(tài)及動態(tài)性能，工藝上要求其有效溝道長度較大以降低漏電流。高功率核心器件具有較高的運行速度，工藝上要求其有效溝道長度較小。而溝道的有效長度與輕摻雜源/漏區(qū)的橫向長度密切相關(guān)，即對低功耗核心器件和高功耗核心器件的制作工藝有著不同的要求。由于低功耗核心器件和高功耗核心器件通常被制作在同一芯片上，這就對如何通過工藝改進(jìn)而在同一芯片上提供制作低功耗核心器件和高功耗核心器件的工藝條件提出了要求。因此需要一種方法，能夠通過該方法在同一芯片上形成有效溝道長度不同的區(qū)域，從而在同一芯片上提供滿足這兩種核心器件的制作要求的工藝條件。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。為了在同一芯片上形成有效溝道長度不同的區(qū)域，本發(fā)明提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括(a)提供具有第一區(qū)域和第二區(qū)域的襯底，所述第一區(qū)域上具有第一柵介電層和位于所述第一柵介電層之上的第一柵極，所述第二區(qū)域上具有第二柵介電層和位于所述第二柵介電層之上的第二柵極，所述第一柵介電層的上表面中未被所述第一柵極覆蓋的部分、所述第一柵極的上表面和所述第一柵極的側(cè)壁上具有第一間隙壁絕緣層，所述第二柵介電層的上表面中未被所述第二柵極覆蓋的部分、所述第二柵極的上表面及所述第二柵極的側(cè)壁上具有第二間隙壁絕緣層；(b)分別在所述第一柵極兩側(cè)的襯底中和所述第二柵極兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)和第二輕摻雜源/漏區(qū)；(c)在所述第一柵極兩側(cè)的襯底中和所述第二柵極兩側(cè)的襯底中分別形成第一源/漏極和第二源/ 漏極，以獲得所述半導(dǎo)體器件結(jié)構(gòu)，優(yōu)選地，所述步驟(b)包括先在所述第一間隙壁絕緣層的側(cè)壁上形成第一側(cè)壁間隔層，在所述第一柵極兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)，并進(jìn)行第一退火工藝，然后去除所述第一側(cè)壁間隔層，并在所述第二柵極兩側(cè)的襯底中形成第二輕摻雜源/漏區(qū)， 并進(jìn)行第二退火工藝；或優(yōu)選地，所述步驟(b)包括先在所述第二柵極兩側(cè)的襯底中形成第二輕摻雜源/ 漏區(qū)，并進(jìn)行第二退火工藝，在所述第一間隙壁絕緣層的側(cè)壁上形成第一側(cè)壁間隔層，在所述第一柵極兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)，并進(jìn)行第一退火工藝，然后去除所述第一側(cè)壁間隔層。優(yōu)選地，步驟(C)包括在形成所述第一源/漏極和第二源/漏極之前，在所述第一間隙壁絕緣層的表面形成第一偏移間隙壁，在所述第一偏移間隙壁的側(cè)壁上形成第一間隙壁，在所述第二間隙壁絕緣層的表面形成第二偏移間隙壁，在所述第二偏移間隙壁的側(cè)壁上形成第二間隙壁。優(yōu)選地，所述第一間隙壁絕緣層的材料為氧化硅或氮氧化硅。優(yōu)選地，所述第一間隙壁絕緣層厚度為15 100埃。優(yōu)選地，所述第二間隙壁絕緣層的材料為氧化硅或氮氧化硅。優(yōu)選地，所述第二間隙壁絕緣層的厚度為15 100埃。優(yōu)選地，形成所述第一輕摻雜源/漏區(qū)時所采用的離子的注入劑量為2X IO13 IX IO15CnT2，注入能量為1 IOkev0優(yōu)選地，形成所述第一輕摻雜源/漏區(qū)時所采用的離子的注入劑量為8X IO14 9 X IO14CnT2，注入能量為2 5kev。優(yōu)選地，形成所述第二輕摻雜源/漏區(qū)時所采用的離子的注入劑量為2X IO13 2 X IO15CnT2，注入能量為1 IOkev0優(yōu)選地，形成所述第二輕摻雜源/漏區(qū)時所采用的離子的注入劑量為IX IO15 1. 5 X IO15CnT2，注入能量為 2 5kev。優(yōu)選地，所述第一柵介電層的厚度為15 100埃。優(yōu)選地，所述第二柵介電層的厚度為9 50埃。優(yōu)選地，所述第一退火工藝和所述第二退火工藝均為尖峰退火。優(yōu)選地，所述尖峰退火以50 200攝氏度/秒的速度升溫。
本發(fā)明能夠在同一芯片上形成有效溝道長度不同的區(qū)域，并且分別進(jìn)行輕摻雜工藝，從而在同一芯片上提供滿足低功耗核心器件和高功耗核心器件的制作要求的工藝條件。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA至圖IC是傳統(tǒng)的制作半導(dǎo)體器件結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；圖2A至圖2D是根據(jù)本發(fā)明一個方面的一個實施例的示意圖；圖3是根據(jù)本發(fā)明一個方面的一個實施例制作半導(dǎo)體器件結(jié)構(gòu)的工藝流程圖；圖4A至圖4D是根據(jù)本發(fā)明一個方面的再一實施例的示意圖；圖5是根據(jù)本發(fā)明一個方面的再一實施例制作半導(dǎo)體器件結(jié)構(gòu)的工藝流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如何來制作半導(dǎo)體器件結(jié)構(gòu)的。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下列說明和權(quán)利要求書本發(fā)明的優(yōu)點和特征將更清楚。需要說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比率，僅用以方便、清晰地輔助說明本發(fā)明實施例的目的。需要指出的是，下面所提到的“第一”、“第二”僅用于區(qū)分不同的區(qū)域或部件。實施例1如圖2A所示，提供襯底，將在襯底上需形成低功耗核心器件的襯底區(qū)域定義為第一區(qū)域200A，將在襯底上需形成高功耗核心器件的區(qū)域定義為第二區(qū)域200B。襯底的材料可包括任何半導(dǎo)體材料，此半導(dǎo)體材料可包括但不限于Si、SiC、SiGe, SiGeC, Ge合金、 GeAs.InAs.InP,以及其它III-V或II-VI族化合物半導(dǎo)體。襯底還可以包括有機(jī)半導(dǎo)體或者如Si/SiGe、絕緣體上硅(SOI)、或者絕緣體上SiGe (SGOI)的分層半導(dǎo)體。典型地襯底中形成隔離區(qū)域以提供PMOS和NMOS有源區(qū)域之間的隔離。隔離區(qū)域可以是淺溝槽隔離或場氧化物隔離區(qū)。利用本領(lǐng)域的技術(shù)人員公知的常規(guī)淺溝槽隔離工藝形成淺溝槽隔離區(qū)域。 例如，光刻、刻蝕并用溝槽介質(zhì)填充溝槽可以用于形成淺溝槽隔離區(qū)域。本實施例中示出淺溝槽隔離區(qū)201。在第一區(qū)域200A與第二區(qū)域200B的表面分別形成第一柵介電層202A與第二柵介電層202B，例如可以是單獨的氧化層，其形成方法可以是利用氧化工藝在氧蒸氣環(huán)境中溫度約在800 1000攝氏度下將硅襯底氧化形成，第一柵介電層202A厚度例如為15 100埃，第二柵介電層202B的厚度例如為9 50埃。第一柵介電層202A和第二柵介電層 202B也可以分別是由氧化層以及在氧化層表面形成的含鉿(Hf)的高k(介電常數(shù))材料層，形成方式可以是物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)或其組合。然后在第一柵介電層202A與第二柵介電層202B的表面形成多晶硅層，可選地，形成多晶硅層后對多晶硅層進(jìn)行預(yù)摻雜工藝，以提高所形成的半導(dǎo)體器件的性能。接著對多晶硅層進(jìn)行刻蝕工藝以分別形成位于第一柵介電層202A之上的第一柵極203A和位于第二柵介電層202B之上的第二柵極20;3B。第一柵極203A與第二柵極20 的材料還可以是金屬柵極?？蛇x地，刻蝕形成第一柵極203A和第二柵極2(X3B的同時還可以刻蝕第一柵介電層202A與第二柵介電層202B，使其長度分別與第一柵極203A與第二柵極20 —致。本實施例中將柵介電層保留到后續(xù)工藝再進(jìn)行刻蝕，這樣第一柵介電層202A與第二柵介電層202B在隨后的工藝中可以對襯底起到保護(hù)作用，并且，將刻蝕柵介電層的步驟與后續(xù)的刻蝕步驟一起進(jìn)行，還能夠簡化工藝。如圖2B所示，在如圖2A所示的結(jié)構(gòu)表面分別形成第一間隙壁絕緣層204A和第二間隙壁絕緣層204B，即第一柵介電層202A的上表面中未被第一柵極203A覆蓋的部分、第一柵極203A的上表面和第一柵極203A的側(cè)壁上具有第一間隙壁絕緣層204A，在第二柵介電層202B的上表面中未被第二柵極20 覆蓋的部分和第二柵極20 的上表面以及第二柵極20 的側(cè)壁上具有第二間隙壁絕緣層204B，形成方式可以是爐管氧化法。第一間隙壁絕緣層204A和第二間隙壁絕緣層204B的材料為氧化物，例如氧化硅或二氧化硅，厚度均大約是15 100埃。第一間隙壁絕緣層204A和第二間隙壁絕緣層204B可以用于保護(hù)第一柵極203A和第二柵極20 以避免第一柵極203A和第二柵極20 在隨后的刻蝕過程中受到損傷，也可以用于緩解后續(xù)工藝中形成的具有一定應(yīng)力的膜層時對柵極施加的應(yīng)力，還可以作為后續(xù)工藝的刻蝕停止層。然后在第一間隙壁絕緣層204A的表面形成第一遮蔽層220，材料可以選擇為光刻膠或者例如SiON構(gòu)成的硬掩膜層。以第一遮蔽層220為掩膜，對第二區(qū)域200B中進(jìn)行第二輕摻雜工藝，從而在第二柵極20 兩側(cè)的襯底中形成第二輕摻雜源/漏區(qū)205B、205B，。 可選地，可以先在第一柵介電層202A的上表面中未被第一柵極203A覆蓋的部分、第一柵極203A的上表面及第一柵極203A的側(cè)壁上形成第一遮蔽層220，接著對第二區(qū)域200B進(jìn)行第二輕摻雜工藝，然后再形成第一間隙壁絕緣層204A和第二間隙壁絕緣層204B。由于第二柵介電層202B與第二間隙壁絕緣層204B的厚度較薄，即使需要形成輕摻雜區(qū)域的襯底處覆蓋有這些膜層也不會阻礙輕摻雜時注入襯底的離子。因此，對于第二區(qū)域200B而言，其中所形成的第二輕摻雜源/漏區(qū)205B、205B，比較靠近第二柵極20!3B，這樣使得將來所形成的高功耗核心器件具有的有效溝道長度較短。第二輕摻雜工藝可以是注入劑量為 2X IO13 2X IO15CnT2，優(yōu)選為IXlO15 1. 5X 1015cm_2，注入能量可為1 lOkev，優(yōu)選為 2 ^ev。然后進(jìn)行適用于高功耗核心器件的第二退火工藝，例如尖峰退火，可以選取初始溫度以50 200攝氏度/秒的速度升溫，優(yōu)選為80 100攝氏度/秒，直到退火溫度達(dá)到 900 1100攝氏度，然后立即降低溫度，進(jìn)行冷卻過程。如圖2C所示，去除第一遮蔽層220，去除方式可以采用刻蝕方法或者灰化方法。然后分別在第一間隙壁絕緣層204A和第二間隙壁絕緣層204B的表面形成間隙壁I材料層， 材料可以選擇SiN，厚度均大約為80 200埃，刻蝕間隙壁I材料層以分別形成第一間隙壁絕緣層204A側(cè)壁上的第一側(cè)壁間隔層206A、206A’和第二間隙壁絕緣層204B側(cè)壁上的第二側(cè)壁間隔層206B、206B’。第一柵極側(cè)壁上的第一間隙壁絕緣層和第一側(cè)壁間隔層共同構(gòu)成第一側(cè)墻I，第二柵極側(cè)壁上的第二間隙壁絕緣層和第二側(cè)壁間隔層共同構(gòu)成第二側(cè)墻 I。第一側(cè)墻I用于在形成第一輕摻雜源/漏區(qū)205A、205A’時充當(dāng)掩膜。然后在第二區(qū)域200B上，即在第二柵極20;3B、第二側(cè)壁間隔層206B、206B，以及第二間隙壁絕緣層204B的表面形成第二遮蔽層221，材料可以選擇為光刻膠或者例如SiON 構(gòu)成的硬掩膜層。接著以第一側(cè)墻I為掩膜，在第一區(qū)域200A中進(jìn)行適用于低功耗核心器件的第一輕摻雜工藝，從而在第一柵極203A兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)205A、 205A’。由于第一柵介電層202A與第一間隙壁絕緣層204A的厚度較薄，即使需要形成輕摻雜區(qū)域的襯底處覆蓋有這些膜層也不會阻礙輕摻雜時注入襯底的離子。此時由于第一間隙壁絕緣層204A的存在，第一輕摻雜源/漏區(qū)205A、205A，與第一柵極203A有一定的距離， 因此將來所形成低功耗核心器件具有的有效溝道長度較長。第一輕摻雜工藝可以是離子的注入劑量為2 X IO13 1 X IO1W,優(yōu)選為8 X IO14 9 X 1014cm_2，注入能量為1 IOkev,優(yōu)選為2 ^ev。然后進(jìn)行適用于低功耗有效器件的第一退火工藝，例如尖峰退火，可以選取初始溫度以50 200攝氏度/秒的速度升溫，優(yōu)選為80 180攝氏度/秒，直到退火溫度達(dá)到900 1100攝氏度，然后立即降低溫度，進(jìn)行冷卻過程。如圖2D所示，去除第二遮蔽層221，去除方式可以采用刻蝕方法或者灰化方法。然后再去除第一側(cè)壁間隔層206A、206A，和第二側(cè)壁間隔層206B、206B，，去除方式可以是利用H3PO4溶液的濕法刻蝕。接著進(jìn)行形成第一源/漏極209A、209A，和第二源/漏極209B、209B，的步驟例如，可以在第一間隙壁絕緣層204A和第二間隙壁絕緣層204B的表面分別形成第一偏移間隙壁207A與第二偏移間隙壁207B，材料可以選擇為氧化硅，形成方式可以選擇為爐管氧化法，厚度均大約為100 300埃。接著在第一偏移間隙壁207A與第二偏移間隙壁207B的表面形成間隙壁II的材料層，材料選擇為SiN。然后刻蝕間隙壁II的材料層以在第一偏移間隙壁207A的側(cè)壁上形成第一間隙壁208A、208A，和在第二偏移間隙壁207B的側(cè)壁上形成第二間隙壁208B、208B，?？蛇x地，可在此時將未被第一柵極203A和第一間隙壁208A、 208A’覆蓋的部分第一偏移間隙壁207A、部分第一間隙壁絕緣層204A、部分第一柵介電層 202A以及未被第二柵極20 和第二間隙壁208B、208B，覆蓋的部分第二偏移間隙壁207B、 部分第二間隙壁絕緣層204B、部分第二柵介電層202B去除。第一柵極側(cè)壁上的第一間隙壁絕緣層、第一偏移間隙壁和第一間隙壁共同構(gòu)成第一側(cè)墻II，第二柵極側(cè)壁上的第二間隙壁絕緣層、第二偏移間隙壁和第二間隙壁共同構(gòu)成第二側(cè)墻II。第一側(cè)墻II和第二側(cè)墻 II用以在形成第一源/漏極209A、209A，和第二源/漏極209B、209B，時充當(dāng)掩膜。然后進(jìn)行重?fù)诫s工藝，在第一柵極203A兩側(cè)的襯底中形成第一源/漏極209A、 209A，和在第二柵極20 兩側(cè)的襯底中形成第二源/漏極209B、209B，，并通過快速熱退火工藝激活源/漏極中的離子?？焖贌嵬嘶鸸に嚳梢赃x擇退火溫度為1000 1100攝氏度快速退火。由于重?fù)诫s時所采用的能量較大，因此即使襯底上覆蓋偏移間隙壁層、間隙壁絕緣層和介電層，也不會阻礙重?fù)诫s時注入襯底的離子。根據(jù)本實施例，能夠在同一芯片上形成有效溝道長度不同的區(qū)域，并且分別進(jìn)行輕摻雜工藝，從而在同一芯片上提供滿足低功耗核心器件和高功耗核心器件的制作要求的工藝條件。圖3的流程圖示出了根據(jù)本發(fā)明實施例1的用于制作半導(dǎo)體器件的方法的工藝流程圖。在步驟301中，提供具有第一區(qū)域和第二區(qū)域的襯底，第一區(qū)域上具有第一柵介電層和位于第一柵介電層之上的第一柵極，第二區(qū)域上具有第二柵介電層和位于第二柵介電層之上的第二柵極，第一柵介電層的上表面中未被第一柵極覆蓋的部分、第一柵極的上表面和第一柵極的側(cè)壁上具有第一間隙壁絕緣層，第二柵介電層的上表面中未被第二柵極覆蓋的部分、第二柵極的上表面及第二柵極的側(cè)壁上具有第二間隙壁絕緣層。在步驟302中，在第二柵極兩側(cè)的襯底中形成第二輕摻雜源/漏區(qū)，并進(jìn)行第二退火工藝。在步驟303中，在第一間隙壁絕緣層的側(cè)壁上形成第一側(cè)壁間隔層。在步驟304中，在第一柵極兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)，并進(jìn)行第一退火工藝。在步驟305中，去除第一側(cè)壁間隔層。 在步驟306中，在第一柵極兩側(cè)的襯底中和第二柵極兩側(cè)的襯底中分別形成第一源/漏極和第二源/漏極，以獲得半導(dǎo)體器件結(jié)構(gòu)。實施例2如圖4A所示，其結(jié)構(gòu)的形成過程與圖2A所示的結(jié)構(gòu)一致，在此不再贅述。提供襯底，將在襯底上需形成低功耗核心器件的襯底區(qū)域定義為第一區(qū)域400A，將在襯底上需形成高功耗核心器件的區(qū)域定義為第二區(qū)域400B。第一區(qū)域400A與第二區(qū)域400B均具有淺溝槽隔離區(qū)401。第一區(qū)域400A與第二區(qū)域400B的表面分別形成有第一柵介電層402A 與第二柵介電層402A，第一柵介電層402A與第二柵介電層402A的表面分別形成有第一柵極403A和第二柵極40 。如圖4B所示，在如圖4A所示的結(jié)構(gòu)表面分別形成第一間隙壁絕緣層404A與第二間隙壁絕緣層404B，即在第一柵介電層402A的上表面中未被第一柵極403A覆蓋的部分、第一柵極403A的上表面以及第一柵極403A的側(cè)壁上具有第一間隙壁絕緣層404A，在第二柵介電層402B的上表面中未被第二柵極4(X3B覆蓋的部分、第二柵極4(X3B的上表面以及第二柵極4(X3B的側(cè)壁上具有第二間隙壁絕緣層404B，形成方式可以是爐管氧化法。第一間隙壁絕緣層404A和第二間隙壁絕緣層404B的材料為氧化物，例如氧化硅和二氧化硅，厚度均大約是15 200埃。第一間隙壁絕緣層和第二間隙壁絕緣層可以用于保護(hù)第一柵極403A和第二柵極40 以避免第一柵極403A和第二柵極40 在隨后的刻蝕過程中受到損傷，也可以用于緩解后續(xù)工藝中形成的具有一定應(yīng)力的膜層時對柵極施加的應(yīng)力，還可以作為后續(xù)工藝的刻蝕停止層。接著，分別在第一間隙壁絕緣層404A與第二間隙壁絕緣層404B的表面形成間隙壁I的材料層，材料可以選擇為SiN，厚度均大約為80 200埃?？涛g間隙壁I的材料層以形成第一間隙壁絕緣層404A側(cè)壁上的第一側(cè)壁間隔層406A、406A’和第二間隙壁絕緣層 404B側(cè)壁上的第二側(cè)壁間隔層406B、406B，。第一柵極側(cè)壁上的第一間隙壁絕緣層和第一側(cè)壁間隔層共同構(gòu)成第一側(cè)墻I，第二柵極側(cè)壁上的第二間隙壁絕緣層和第二側(cè)壁間隔層共同構(gòu)成第二側(cè)墻I。第一側(cè)墻I用于在形成第一輕摻雜源/漏區(qū)405A、405A’時充當(dāng)掩膜。在第二區(qū)域400B的表面形成第一遮蔽層420，材料可以選擇為光刻膠或者例如SiON構(gòu)成的硬掩膜層。接著以第一側(cè)墻I和第一遮蔽層420為掩膜，對第一區(qū)域400A中進(jìn)行適用于低功耗有效器件的第一輕摻雜工藝，從而在第一柵極403A兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)405A、405A’。由于柵介電層和間隙壁絕緣層的厚度較薄，即使需要形成輕摻雜區(qū)域的襯底上覆蓋有這些膜層也不會阻礙輕摻雜時注入襯底的離子。此時由于第一側(cè)墻I的存在， 第一輕摻雜源/漏區(qū)405A、405A，與第一柵極403A有一定的距離，因此將來所形成低功耗核心器件具有的有效溝道長度較長。第一輕摻雜工藝可以選擇為離子注入劑量為2 X IO13 1 X IO15CnT2，優(yōu)選為8 X IO14 9 X 1014cm"2,注入能量可為1 IOkev,優(yōu)選為2 5kev。然后進(jìn)行適用于低功耗有效器件的第一退火工藝，例如尖峰退火，可以選取初始溫度以50 200攝氏度/秒的速度升溫，優(yōu)選為80 180攝氏度/秒，直到退火溫度達(dá)到900 1100 攝氏度，然后立即降低溫度，進(jìn)行冷卻過程。如圖4C所示，去除第一遮蔽層420。然后再去除第一側(cè)壁間隔層406A、406A，與第二側(cè)壁間隔層406B、406B’，去除方式可以是利用H3PO4溶液的濕法刻蝕。在第一間隙壁絕緣層404A的表面形成第二遮蔽層421，材料可以選擇為光刻膠或者例如SiON構(gòu)成的硬掩膜層。接著以第二遮蔽層421和第二柵極40 為掩膜對第二區(qū)域400B進(jìn)行適用于高功耗核心器件的第二輕摻雜工藝，以在第二柵極40 兩側(cè)的襯底中形成第二輕摻雜源/漏區(qū) 405B、405B，。對于第二區(qū)域400B而言，其中所形成的第二輕摻雜源/漏區(qū)405B、405B，比較靠近第二柵極40;3B，因此將來所形成的高功耗核心器件具有的有效溝道長度較短。第二輕摻雜工藝可以是離子注入劑量為2X IO14 2X 1015cnT2，優(yōu)選為IX IO15 1. 5X IO15cnT2， 注入能量可為1 lOkev，優(yōu)選為2 5kev。然后進(jìn)行適用于高功耗核心器件的第二退火工藝，例如尖峰退火，可以選取初始溫度以50 200攝氏度/秒的速度升溫，優(yōu)選為80 180攝氏度/秒，直到退火溫度達(dá)到900 1100攝氏度，然后立即降低溫度，進(jìn)行冷卻過程。 進(jìn)行第一輕摻雜工藝和第二輕摻雜工藝時，由于第一柵介電層402A與第二柵介電層402B、 第一再氧化層404A與第二再氧化層404B的厚度較薄，即使需要進(jìn)行摻雜區(qū)域的襯底上覆蓋有柵介電層也不會阻礙輕摻雜工藝時注入襯底的離子。如圖4D所示，去除第二遮蔽層421，去除方式可以采用刻蝕方法或者灰化方法。然后進(jìn)行形成第一源/漏極409A、409A，和第二源/漏極409B、409B，的步驟例如，可以在第一間隙壁絕緣層404A和第二間隙壁絕緣層404B的表面分別形成第一偏移間隙壁407A與第二偏移間隙壁407B，材料可以選擇為氧化硅或二氧化硅，形成方式可以選擇為爐管氧化法，厚度均大約為100 300埃。接著在第一偏移間隙壁407A與第二偏移間隙壁407B的表面形成間隙壁II材料層，材料可以選擇為SiN，通過刻蝕方法形成第一間隙壁408A、408A’ 和第二間隙壁408B、408B，?？蛇x地，可將未被第一柵極403A和第一間隙壁408A、408A，覆蓋的部分第一偏移間隙壁407A、部分第一間隙壁絕緣層404A、部分第一柵介電層402A以及未被第二柵極40 和第二間隙壁408B、408B，覆蓋的部分第二偏移間隙壁407B、部分第二間隙壁絕緣層404B、部分第二柵介電層402B去除。第一柵極側(cè)壁上的第一間隙壁絕緣層、 第一偏移間隙壁和第一間隙壁共同構(gòu)成第一側(cè)墻II，第二柵極側(cè)壁上的第二間隙壁絕緣層、第二偏移間隙壁和第二間隙壁共同構(gòu)成第二側(cè)墻II。第一側(cè)墻II和第二側(cè)墻II用以在形成第一源/漏極409A、409A，和第二源/漏極409B、409B，時充當(dāng)掩膜。然后進(jìn)行重?fù)诫s工藝，以在第一柵極403A兩側(cè)的襯底中形成第一源/漏極409A、 409A，和在第二柵極40 兩側(cè)的襯底中形成第二源/漏極409B、409B，，并通過快速熱退火工藝激活源/漏極中的離子。快速熱退火工藝可以選擇退火溫度為1000 1100攝氏度快速退火。由于重?fù)诫s時所采用的能量較大，因此即使襯底上覆蓋偏移間隙壁層、間隙壁絕緣層和介電層，也不會阻礙重?fù)诫s時注入襯底的離子。根據(jù)本實施例，能夠在同一芯片上形成有效溝道長度不同的區(qū)域，并且分別進(jìn)行輕摻雜工藝，從而在同一芯片上依次提供滿足低功耗核心器件和高功耗核心器件的制作要求的工藝條件。而且發(fā)明人還發(fā)現(xiàn)，具有應(yīng)用本實施例制作的雙核心器件的產(chǎn)品其整體性能更加優(yōu)良。這可能是由于將形成第二輕摻雜源/漏區(qū)405B、405B’的步驟放在形成第一輕摻雜源/漏區(qū)405A、405A’之后，避免了進(jìn)行第一退火工藝時可能出現(xiàn)的第二輕摻雜源/ 漏區(qū)405B、405B，中的離子向第二柵極40!3B底部的溝道中的擴(kuò)散，這樣就不會出現(xiàn)將來所形成的高功耗核心器件的有效溝道長度過度縮短而導(dǎo)致的短溝道效應(yīng)和漏電流過大、半導(dǎo)體器件整體性能下降等一系列問題。而由于第一輕摻雜源/漏區(qū)405A、405A’與第一柵極 403A底部的溝道有一定的距離，因此第一輕摻雜源/漏區(qū)405A、405A，也向第一柵極403A 底部的溝道中擴(kuò)散一定的距離形成緩變型濃度分布，從而減小源/漏區(qū)與溝道間形成的PN 結(jié)漏電流，其對將來所形成的低功耗核心器件的整體性能提高是非常有利的。圖5的流程圖示出了根據(jù)本發(fā)明實施例2的用于制作半導(dǎo)體器件的方法的工藝流程圖。在步驟501中，提供具有第一區(qū)域和第二區(qū)域的襯底，第一區(qū)域上具有第一柵介電層和位于第一柵介電層之上的第一柵極，第二區(qū)域上具有第二柵介電層和位于第二柵介電層之上的第二柵極，第一柵介電層的上表面中未被第一柵極覆蓋的部分、第一柵極的上表面和第一柵極的側(cè)壁上具有第一間隙壁絕緣層，第二柵介電層的上表面中未被第二柵極覆蓋的部分、第二柵極的上表面及第二柵極的側(cè)壁上具有第二間隙壁絕緣層。在步驟502中，在第一間隙壁絕緣層的側(cè)壁上形成第一側(cè)壁間隔層。在步驟503中，在第一柵極兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)，并進(jìn)行第一退火工藝。在步驟504中，去除第一側(cè)壁間隔層。 在步驟505中，在第二柵極兩側(cè)的襯底中形成第二輕摻雜源/漏區(qū)，并進(jìn)行第二退火工藝。 在步驟506中，在第一柵極兩側(cè)的襯底中和第二柵極兩側(cè)的襯底中分別形成第一源/漏極和第二源/漏極，以獲得半導(dǎo)體器件結(jié)構(gòu)。根據(jù)如上所述的實施例制造的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是存儲器電路，如隨機(jī)存取存儲器(RAM)、動態(tài)RAM(DRAM)、同步 DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式動態(tài)隨機(jī)存取存儲器)、射頻器件或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)、 數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括(a)提供具有第一區(qū)域和第二區(qū)域的襯底，所述第一區(qū)域上具有第一柵介電層和位于所述第一柵介電層之上的第一柵極，所述第二區(qū)域上具有第二柵介電層和位于所述第二柵介電層之上的第二柵極，所述第一柵介電層的上表面中未被所述第一柵極覆蓋的部分、所述第一柵極的上表面和所述第一柵極的側(cè)壁上具有第一間隙壁絕緣層，所述第二柵介電層的上表面中未被所述第二柵極覆蓋的部分、所述第二柵極的上表面及所述第二柵極的側(cè)壁上具有第二間隙壁絕緣層；(b)分別在所述第一柵極兩側(cè)的襯底中和所述第二柵極兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)和第二輕摻雜源/漏區(qū)；(c)在所述第一柵極兩側(cè)的襯底中和所述第二柵極兩側(cè)的襯底中分別形成第一源/漏極和第二源/漏極，以獲得所述半導(dǎo)體器件結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，其特征在于，所述步驟(b)包括先在所述第一間隙壁絕緣層的側(cè)壁上形成第一側(cè)壁間隔層，在所述第一柵極兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)，并進(jìn)行第一退火工藝，然后去除所述第一側(cè)壁間隔層，并在所述第二柵極兩側(cè)的襯底中形成第二輕摻雜源/漏區(qū)，并進(jìn)行第二退火工藝。
3.如權(quán)利要求1所述的方法，其特征在于，所述步驟(b)包括先在所述第二柵極兩側(cè)的襯底中形成第二輕摻雜源/漏區(qū)，并進(jìn)行第二退火工藝，在所述第一間隙壁絕緣層的側(cè)壁上形成第一側(cè)壁間隔層，在所述第一柵極兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)，并進(jìn)行第一退火工藝，然后去除所述第一側(cè)壁間隔層。
4.如權(quán)利要求1-3中任一項所述的方法，其特征在于，步驟(c)包括在形成所述第一源/漏極和第二源/漏極之前，在所述第一間隙壁絕緣層的表面形成第一偏移間隙壁，在所述第一偏移間隙壁的側(cè)壁上形成第一間隙壁，在所述第二間隙壁絕緣層的表面形成第二偏移間隙壁，在所述第二偏移間隙壁的側(cè)壁上形成第二間隙壁。
5.如權(quán)利要求1-3中任一項所述的方法，其特征在于，所述第一間隙壁絕緣層的材料為氧化硅或氮氧化硅。
6.如權(quán)利要求5所述的方法，其特征在于，所述第一間隙壁絕緣層厚度為15 100埃。
7.如權(quán)利要求1-3中任一項所述的方法，其特征在于，所述第二間隙壁絕緣層的材料為氧化硅或氮氧化硅。
8.如權(quán)利要求7所述的方法，其特征在于，所述第二間隙壁絕緣層的厚度為15 100埃。
9.如權(quán)利要求1-3中任一項所述的方法，其特征在于，形成所述第一輕摻雜源/漏區(qū)時所采用的離子的注入劑量為2X IO13 IX IO15CnT2，注入能量為1 lOkev。
10.如權(quán)利要求9所述的方法，其特征在于，形成所述第一輕摻雜源/漏區(qū)時所采用的離子的注入劑量為8 X IO14 9 X IO14CnT2，注入能量為2 5kev。
11.如權(quán)利要求1-3中任一項所述的方法，其特征在于，形成所述第二輕摻雜源/漏區(qū)時所采用的離子的注入劑量為2X1013 2X1015cm_2，注入能量為1 lOkev。
12.如權(quán)利要求11所述的方法，其特征在于，形成所述第二輕摻雜源/漏區(qū)時所采用的離子的注入劑量為IX IO15 1.5 X IO15Cnr2，注入能量為2 5kev。
13.如權(quán)利要求1-3中任一項所述的方法，其特征在于，所述第一柵介電層的厚度為15 100埃。
14.如權(quán)利要求1-3中任一項所述的方法，其特征在于，所述第二柵介電層的厚度為 9 50埃。
15.如權(quán)利要求1-3中任一項所述的方法，其特征在于，所述第一退火工藝和所述第二退火工藝均為尖峰退火。
16.如權(quán)利要求15所述的方法，其特征在于，所述尖峰退火以50 200攝氏度/秒的速度升溫。
17.一種包含由權(quán)利要求1 16中任一項所述的方法形成的半導(dǎo)體器件結(jié)構(gòu)的集成電路，其中所述集成電路選自隨機(jī)存取存儲器、動態(tài)隨機(jī)存取存儲器、同步隨機(jī)存取存儲器、 靜態(tài)隨機(jī)存取存儲器、只讀存儲器、可編程邏輯陣列、專用集成電路、掩埋式動態(tài)隨機(jī)存取存儲器和射頻器件。
18.—種包含由權(quán)利要求1 16中任一項所述的方法形成的半導(dǎo)體器件結(jié)構(gòu)的電子設(shè)備，其中所述電子設(shè)備選自個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)和數(shù)碼相機(jī)。
全文摘要
本發(fā)明提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括提供具有第一區(qū)域和第二區(qū)域的襯底，第一區(qū)域上具有第一柵介電層和第一柵極，第二區(qū)域上具有第二柵介電層和第二柵極，在第一區(qū)域上形成第一間隙壁絕緣層，在第二區(qū)域上形成第二間隙壁絕緣層；在第一間隙壁絕緣層的側(cè)壁上形成第一側(cè)壁間隔層，在第一柵極兩側(cè)的襯底中形成第一輕摻雜源/漏區(qū)，并進(jìn)行第一退火工藝，然后去除第一側(cè)壁間隔層，并在第二柵極兩側(cè)的襯底中形成第二輕摻雜源/漏區(qū)，并進(jìn)行第二退火工藝；在第一柵極兩側(cè)的襯底中和第二柵極兩側(cè)的襯底中分別形成第一源/漏極和第二源/漏極。本發(fā)明能夠在同一芯片上提供滿足高功耗核心器件和低功耗核心器件的制作要求的工藝條件。
文檔編號H01L29/36GK102347280SQ201010245449
公開日2012年2月8日 申請日期2010年7月29日 優(yōu)先權(quán)日2010年7月29日
發(fā)明者周地寶, 居建華, 陳一浸 申請人:中芯國際集成電路制造(上海)有限公司