專利名稱：纜線組與電子裝置的制作方法
技術領域：
本發(fā)明涉及一種電子裝置，且特別是涉及一種具有分離式纜線組的電子裝置。
背景技術：
通用串行總線3. 0 (Universal Serial Bus 3. 0 ；USB 3. 0)是一種從 USB 2. 0 所 發(fā)展出來的信號傳輸規(guī)格，其傳輸速率可達到5G bps，而傳統(tǒng)USB 2.0的傳輸速率則僅有 480M bps。目前USB 3.0連接器已確定可相容于USB 2.0連接器，意即USB 3.0采用了與 USB 2.0相同的連接器結構，并增加了數根用來提供USB 3.0功能的接腳。在目前使用USB 2.0芯片的系統(tǒng)中，可以借助具有USB 2.0連接器的纜線組以進行信號傳輸。然而，新一代 的USB 3.0連接器的結構較USB 2.0連接器為復雜，因此纜線組的制造成本也會較高。

發(fā)明內容
本發(fā)明的目的在于提供一種纜線組，其具有分離式連接器。本發(fā)明的再一目在于提供一種電子裝置，其通過分離式連接器而具有較低的制造 成本。為達上述目的，本發(fā)明的一實施例提出一種纜線組，其包括一第一連接器模塊、一 第二連接器模塊與一纜線。纜線連接在第一連接器模塊與第二連接器模塊之間。第一連接 器模塊包括一序列先進技術附件連接器與具有至少四個連接端子的一連接器。本發(fā)明的一實施例提出一種電子裝置，其包括一電子單元與一纜線組。纜線組包 括一第一連接器模塊、一第二連接器模塊與一纜線。纜線連接在第一連接器模塊與第二連 接器模塊之間。第一連接器模塊連接至電子單元。第一連接器模塊包括一序列先進技術附 件連接器與具有至少四個連接端子的一連接器?；谏鲜?，在本發(fā)明的上述實施例中，纜線組通過其分離式連接器，將原USB 3. 0 連接器依據其信號傳輸特性而分離成SATA連接器與具有至少四連接端子的連接器，此舉 讓纜線組得以在維持USB 3. 0傳輸效能的前提下而具有較低的制造成本。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附附圖 作詳細說明如下。


圖IA是依照本發(fā)明一實施例的一種纜線組的示意圖；圖IB是圖IA中第一連接器的示意圖；圖2是圖IA的纜線組的電連接示意圖；圖3是依照本發(fā)明一實施例的一種電子裝置的示意圖；圖4是依照本發(fā)明另一實施例的一種電子裝置的示意圖；圖5是圖4的電子裝置中第二電子單元的示意圖；圖6是圖4的電子裝置中第三電子單元的示意圖7是本發(fā)明另一實施例的一種電子裝置的示意圖。主要元件符號說明10、20、30 電子裝置100、400:纜線組110、120 連接器模塊112、422、520、620 :SATA 連接器114、424、530、630 連接器130 纜線200 殼體300、500、600 電子單元510,610 =USB 3. 0 連接器310 控制芯片D+、D_、HI、H2 傳送/接收差動信號接腳GND1、GND2、GND3、GND4、GND5、GND6 接地接腳PffRl、PWR2 電源接腳DPI+、DP1_、Rx+、Rx_ 接收差動信號接腳DP2+、DP2_、Tx+、Τχ_ 傳送差動信號接腳
具體實施例方式圖IA是依照本發(fā)明一實施例的一種纜線組的示意圖。圖IB是圖IA中第一連接 器的示意圖。圖2是圖IA的纜線組的電連接示意圖。請同時參考圖1Α、圖IB及圖2，在 本實施例中，纜線組100包括一第一連接器模塊110、一第二連接器模塊120與連接在第 一連接器模塊110與第二連接器模塊120之間的一纜線130。第一連接器模塊110例如是 一具有分離式接頭的模塊，包括一第一序列先進技術附件(serial advanced technology attachment, SATA)連接器112 (以下簡稱第一 SATA連接器)與一具有至少四連接端子的 第一連接器114。在本實施例中，具有至少四連接端子的第一連接器114可為一排頭連接器 (header connector)(如圖IB所示)，其可適用于通用串行總線2. 0 (及以下)架構的數據 傳輸規(guī)格；第二連接器模塊120包括具有多個接腳的一連接器，此連接器例如為一通用串 行總線3.0連接器(以下簡稱USB 3.0連接器)；纜線130為一通用串行總線3.0纜線，其中 第二連接器模塊120與纜線130皆符合USB實裝論壇(USB Implementers Forum, USB-IF) 所制訂的標準。另外，作為通用串行總線3. 0連接器的第二連接器模塊120可為一插頭連 接器(plugconnector)或一插座連接器(receptacle connector)，其端視與通用串行總線 3. 0連接器的另一連接器的類型而定。第二連接器模塊120包括一對傳送差動信號接腳T: 及Τχ_、一對接收差動信號接腳Rx+及Rx_、一第一接地接腳GNDl、一對傳送/接收差動信號接 腳D+及D—、一電源接腳PWRl以及一第二接地接腳GND2。詳細的說明是，傳送差動信號接腳 T；及T”接收差動信號接腳Rx+及Rx_、第一接地接腳GNDl作為USB 3. 0架構下的超速數據 傳輸(super-speed data transmission)結構的接腳；傳送/接收差動信號接腳D+及D_、 電源接腳PWRl以及第二接地接腳GND2作為USB 3. 0架構下的相容于USB 2.0(及以下)架構的接腳。值得注意的是，傳送差動信號接腳Tx+及Τχ_、接收差動信號接腳Rx+及Rf與第一接 地接腳GNDl是經由纜線130電連接至第一 SATA連接器112，而傳送/接收差動信號接腳D+ 及D—、電源接腳PWRl與第二接地接腳GND2是經由纜線130電連接至具有至少四連接端子 的第一連接器114。詳細而言，由于SATA連接器的傳輸結構能與USB 3. 0連接器的傳輸結構相互 匹配，且兩者的阻抗值也相近。舉例來說，SATA連接器的特征阻抗值(characteristic impendence)約為100歐姆(Ω ) ；USB 3. 0連接器的特征阻抗值約為90歐姆(Ω )。因此，對 于在第二連接器模塊120中需要較佳的傳輸品質而作為超速數據傳輸(super-speed data transmission)結構的接腳而言，可經由纜線130連接至第一 SATA連接器112。亦即，傳 送差動信號接腳T:及Tx_電連接至接收差動信號接腳DPl+及DP1_，接收差動信號接腳Rx+ 及Rf電連接至傳送差動信號接腳DP2+及DP2—，而第一接地接腳GNDl電連接至第三接地接 腳GND3。此外，在另一未繪示的實施例中，第一接地接腳GNDl在實作上可通過一多芯傳輸 線、并將多芯信號線分成三部分(三股)，而分別電連接至第三接地接腳GND3、第四接地接 腳GND4與第五接地接腳GND5?；蛘?，第一接地接腳GNDl電連接至第三接地接腳GND3、第 四接地接腳GND4與第五接地接腳GND5的至少其中之一。另一方面，USB 3.0連接器的架構用于相容USB 2. 0 (及以下)接腳的阻抗控制 要求低于用以作為超速數據傳輸的接腳，因此將第二連接器模塊120中非用于超速數據 傳輸規(guī)格的相關接腳匹配至具有至少四連接端子的第一連接器114。亦即，將相容于USB 2. 0 (及以下)架構的傳送/接收差動信號接腳D+及D—電連接至傳送/接收差動信號接腳 Hl及H2，電源接腳PWRl電連接至電源接腳PWR2，且第二接地接腳GND2電連接至第六接地 接腳GND6。在本實施例中，第一連接器114以具有四個連接端子的排頭連接器作為代表，但 并不限于此?；谏鲜?，本發(fā)明的上述實施例將原有USB 3. 0架構的第二連接器模塊120分接 至第一 SATA連接器112與具有至少四連接端子的第一連接器114，既能維持其傳輸效能， 又能利用第一 SATA連接器112與具有至少四連接端子的第一連接器114的構件造價皆比 USB 3. 0連接器低的優(yōu)勢，而有效降低纜線組100的制造成本。更進一步來說，由于在USB 3. 0架構下部分的接腳涉及超速數據傳輸，因此對于 信號品質的要求相較USB 2.0(及以下)架構會更為嚴格，故一般的具有排頭連接器的USB
2.0連接模塊因電性匹配的較差且缺乏超速數據傳輸接腳，不能直接作為USB 3. 0連接模 塊使用。再者，單一的USB 3.0連接器由于接腳較多，且部分的接腳涉及超速數據傳輸，所 以在制作上成本會比單一 USB 2. 0排頭連接器(例如是本案所指的第一連接器)、單一符 合USB標準規(guī)格的USB 2.0連接器或單一 SATA連接器高出很多。又，SATA連接器已普遍使 用于電子裝置中，故其電性品質有一定的穩(wěn)定度佳且價格較低。因此，本發(fā)明利用能與USB
3.0連接器的傳輸結構相互匹配、且電阻值相近的SATA連接器作為超速數據傳輸之用；而 USB 3.0架構中相容于USB 2. 0(及以下)架構的數據傳輸仍使用原本具有排頭連接器的 USB 2.0(及以下)連接模塊。如此一來，不但能符合USB 3.0架構下，對于信號品質的要 求，而且也能降低成本。特別是，使用USB 2.0(及以下)架構的排頭連接器，相較于符合 USB標準規(guī)格的連接器，如A型、B型、微型等接頭，更有成本低廉的優(yōu)勢。
圖3是依照本發(fā)明一實施例的一種電子裝置的示意圖。請參考圖3，電子裝置10 例如是一電腦主機，其包括一殼體200與配置在殼體200內的一第一電子單元300與纜線 組100，其中第一電子單元300例如是一主機板，其上設置有USB 3. 0架構的控制芯片310 或是包含有USB 3.0架構的南橋芯片或南北橋合一的芯片組(未繪示)，以控制USB 3.0架 構下的信號傳輸。纜線組100的相關構件已于上述實施例中說明，在此不再贅述。在本實施例中，為了使電子裝置10具有USB 3. 0架構的傳輸功能，因此將纜線組 100的具有分離式接頭(例如上述實施例的第一 SATA連接器112與具有至少四連接端子的 第一連接器114)的第一連接器模塊110可拆卸地連接至第一電子單元300，而將第二連接 器120設置在殼體200的內表面，并使其連接開口 122暴露出殼體200，以適于和其他周邊 裝置連接。在本實施例中，由于第二連接器120通過開口 122暴露在外，以提供一連接接口 供外部USB連接器使用，故第二連接器為一插座連接器。值得一提的是，在USB架構中，雖然 規(guī)范了連接器的類型(例如A型、B型、微型等)，但是僅限于電子裝置以外的部分，對于電 子裝置的內部并無強制的規(guī)定。據此，雖然本發(fā)明的具有分離式接頭的第一連接器模塊110 并非屬于USB架構中的標準規(guī)范，但因使用于電子裝置10內部，故不受上述規(guī)范限制。所 以，本發(fā)明電子裝置10可通過分離式的纜線組100而得以較低的制造成本而具有USB 3.0 架構的傳輸功能。圖4是依照本發(fā)明另一實施例的一種電子裝置的示意圖。圖5是圖4的電子裝置 中第二電子單元的示意圖。圖6是圖4的電子裝置中第三電子單元的示意圖。請同時參考 圖4至圖6，與上述實施例不同的是，電子裝置20包括配置在殼體200內的一纜線組400、一 第二電子單元500與一第三電子單元600，其中第二電子單元500例如是一附加卡(add-on card)，其上封裝有USB 3. 0架構的控制芯片550。當第二電子單元500設置有USB 3. 0架構 的控制芯片時，第一電子單元300可設置或不需設置USB 3.0架構的控制芯片。再者，第二 電子單元500還具有一 USB 3. 0連接器510、一第三SATA連接器520與具有至少四連接端子 的一第三連接器530，其中USB 3. 0連接器510類似于圖3的實施例中所繪示的第二連接器 120。第二電子單元500通過一'決捷夕卜設互連標準(peripheral component interconnect express, PCI-E)接口 540與第一電子單元300電連接，進而使第一電子單元300具有USB 3.0架構的傳輸效能。另外，第三電子單元600例如是一集線器(hub)，其具有多個USB 3.0連接器610、 一第四SATA連接器620與具有至少四連接端子的一第四連接器630，其中USB 3. 0連接器 610與第二電子單元500的USB 3. 0連接器510相同，也類似于圖3的實施例中所繪示的第 二連接器120，皆是用以讓電子裝置20與其他周邊裝置(未繪示)通過USB 3.0架構進行
信號傳輸。在此，纜線組400的第二連接器模塊420包括一第二 SATA連接器422與具有至少 四連接端子的一第二連接器424，其中第二連接器424例如是具有四個連接端子的一排頭 連接器，但并不限于此。將纜線組400的第二 SATA連接器422與第二連接器424分別可拆 卸地連接在第二電子單元500的第三SATA連接器520與第三連接器530，并使第一連接器 模塊110的第一 SATA連接器112與第一連接器114可拆卸地連接至第三電子單元600的 第四SATA連接器620與第四連接器630。值得一提的是，纜線的連接器模塊110、420中的 連接器分別與電子單元500、600中的連接器以類似插頭-插座的連接方式，進行電連接。如此一來，便能讓第一電子單元300通過第二電子單元500具有USB 3. 0架構的傳輸功能，并 且通過第三電子單元600進行連接端口的擴充。以第三電子單元600來說，可以由一個連 接端口擴充為四個連接端口。圖7是本發(fā)明另一實施例的一種電子裝置的示意圖。與上述實施例不同的是，第 一電子單元300上配置有USB 3.0架構的一控制芯片310或是包含有USB 3.0架構的南橋 芯片或是南北橋合一的芯片組(未繪示)，據此，第三電子單元600便能通過纜線組400而 電連接至第一電子單元300，并可擴充連接端口?；谏鲜?，本發(fā)明并未限定纜線組100或400的連接形式，其不但可作為電子裝 置10對外的信號傳輸結構，也可作為配置在電子裝置20或30的殼體200內不同電子單元 300,500或600之間的信號傳輸之用，端賴電子裝置10、20或30的制造及使用需求而定。綜上所述，在本發(fā)明的上述實施例中，采用分離式纜線組以使USB 3.0架構的連 接器得以按其信號傳輸特性而區(qū)分成SATA連接器與具有至少四連接端子的連接器，以降 低纜線組的制造成本。再者，電子裝置也能利用纜線組連接在殼體內不同的電子單元之間，以作為不同 傳輸架構間的轉接元件，以使電子裝置得以通過較低成本的SATA連接器與具有至少四連 接端子的連接器便可達到具有USB 3. 0架構的信號傳輸效能。雖然已結合以上實施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技 術領域中熟悉此技術者，在不脫離本發(fā)明的精神和范圍內，可作些許的更動與潤飾，故本發(fā) 明的保護范圍應以附上的權利要求所界定的為準。
權利要求
一種纜線組，包括第一連接器模塊，包括第一序列先進技術附件(serial advanced technology attachment，SATA)連接器；具有至少四個連接端子的第一連接器；第二連接器模塊；以及纜線，連接在該第一連接器模塊與該第二連接器模塊之間。
2.如權利要求1所述的纜線組，其中該第二連接器模塊包括具有多個接腳的連接器， 該連接器包括一對傳送(Transmitting)差動信號接腳Tx+及Tx_ ； 一對接收(Receiving)差動信號接腳Rx+及Rx_ ； 第一接地接腳；一對傳送/接收差動信號接腳D+及D_ ； 第一電源接腳；以及 第二接地接腳，其中該對傳送差動信號接腳Tx+及T”該對接收差動信號接腳Rx+及Rf與該第一接地 接腳經由該纜線電連接至該第一序列先進技術附件連接器，而該對傳送/接收差動信號接 腳D+及D—、該電源接腳與該第二接地接腳經由該纜線電連接至具有至少四個連接端子的該 第一連接器。
3.如權利要求2所述的纜線組，其中該連接器為一通用串行總線3.0(UniverSal Serial Bus 3. 0 ；USB 3. 0)連接器。
4.如權利要求2所述的纜線組，其中該第一序列先進技術附件連接器具有一對接收差 動信號接腳DPl+及DPI—、一對傳送差動信號接腳DP2+及DP2—與一第三接地接腳、一第四接 地接腳與一第五接地接腳，該對接收差動信號接腳DPl+及DP1_電連接至該連接器的該對傳 送差動信號接腳T:及Tx_，該對傳送差動信號接腳DP2+及DP2_電連接至該連接器的該對接 收差動信號接腳R/及Rf，而該連接器的該第一接地接腳電連接至該第三接地接腳、該第四 接地接腳與該第五接地接腳的至少其中之一。
5.如權利要求2所述的纜線組，其中具有至少四個連接端子的該第一連接器具有一對 傳送/接收差動信號接腳Hl及H2、一第二電源接腳與一第六接地接腳，該對傳送/接收差 動信號接腳Hl及H2電連接該連接器的該對傳送/接收差動信號接腳D+及D—，該第二電源 接腳電連接該連接器的該第一電源接腳，而該第六接地接腳電連接該連接器的該第二接地 接腳。
6.如權利要求1所述的纜線組，其中具有至少四個連接端子的該第一連接器為一通用 串行總線2.0 (及以下)連接器。
7.如權利要求1所述的纜線組，其中具有至少四個連接端子的該第一連接器為一排頭 連接器(header connector)。
8.如權利要求1所述的纜線組，其中該第二連接器模塊包括第二序列先進技術附件連接器，經由該纜線電連接至該第一序列先進技術附件連接 器；以及具有至少四個連接端子的第二連接器，經由該纜線電連接至具有至少四個連接端子的該第一連接器。
9.如權利要求8所述的纜線組，其中具有至少四個連接端子的該第二連接器為一排頭 連接器。
10.一種電子裝置，包括 第一電子單元； 纜線組，包括第一連接器模塊，連接至該第一電子單元，該第一連接器模塊包括 第一序列先進技術附件連接器； 具有至少四個連接端子的第一連接器； 第二連接器模塊；以及纜線，連接在該第一連接器模塊與該第二連接器模塊之間。
11.如權利要求10所述的電子裝置，其中該第一電子單元為主機板、附加卡與集線器 的其中之一。
12.如權利要求10所述的電子裝置，還包括第二電子單元，該第二連接器模塊連接至該第二電子單元；以及 殼體，其中該第一電子單元、該纜線組與該第二電子單元配置于該殼體內。
13.如權利要求12所述的電子裝置，其中該第一電子單元與該第二電子單元選擇自主 機板、附加卡與集線器的其中之兩個。
14.如權利要求10所述的電子裝置，其中該第二連接器模塊為具有多個接腳的連接 器，該連接器包括一對傳送差動信號接腳Tx+及Tx-； 一對接收差動信號接腳Rx+及Rf ； 第一接地接腳；一對傳送/接收差動信號接腳D+及D_ ； 第一電源接腳；以及 第二接地接腳，其中該對傳送差動信號接腳Tx+及T”該對接收差動信號接腳Rx+及Rx-與該第一接地 接腳經由該纜線電連接至該第一序列先進技術附件連接器，而該對傳送/接收差動信號接 腳D+及D—、該電源接腳與該第二接地接腳經由該纜線電連接至具有至少四個連接端子的該 第一連接器，該對傳送差動信號接腳Τ:及Tx-電連接至該第一序列先進技術附件連接器的 一對接收差動信號接腳DPl+及DP1_，該對接收差動信號接腳Rx+及Rx_電連接至該第一序列 先進技術附件連接器的一對傳送差動信號接腳DP2+及DP2_，該第一接地接腳電連接至該第 一序列先進技術附件連接器的一第三接地接腳、一第四接地接腳與一第五接地接腳的至少 其中之一，該對傳送/接收差動信號接腳D+及D—電連接至該第一連接器的一對傳送/接收 差動信號接腳Hl及H2，該第一電源接腳電連接至該第一連接器的一第二電源接腳，該第二 接地接腳電連接至該第一連接器的一第六接地接腳。
15.如權利要求10所述的電子裝置，還包括殼體，該第一電子單元與該纜線組配置在該殼體內，其中該第二連接器模塊的一連接 開口暴露于該殼體外。
16.如權利要求10所述的電子裝置，其中該第二連接器模塊包括 第二序列先進技術附件連接器，經由該纜線電連接至該第一序列先進技術附件連接 器·’以及具有至少四個連接端子的第二連接器，經由該纜線電連接至具有至少四個連接端子的 該第一連接器。
全文摘要
本發(fā)明公開一種纜線組與電子裝置。該電子裝置包括電子單元與纜線組。纜線組包括第一連接器模塊、第二連接器模塊與連接在第一連接器模塊與第二連接器模塊之間的纜線。第一連接器模塊可拆卸地連接至電子單元，且第一連接器模塊包括序列先進技術附件連接器與具有至少四個連接端子的連接器。
文檔編號H01R31/06GK101916951SQ20101024683
公開日2010年12月15日 申請日期2010年8月4日 優(yōu)先權日2010年4月9日
發(fā)明者李勝源 申請人:威盛電子股份有限公司