專利名稱：電熔絲電路及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，更具體而言，涉及一種在半導(dǎo)體裝置中用于切斷半導(dǎo)體集成電路的電熔絲并檢測電熔絲是否被切斷的電路(下文中稱之為“E熔絲檢測電路”)。
背景技術(shù)：
在半導(dǎo)體集成電路中，利用熔絲來修復(fù)失效的單元、儲存芯片標(biāo)識和向半導(dǎo)體裝置中提供各種模式信號。熔絲可以分為激光熔斷型(laser blowing type)和電熔斷型 (electricalblowing type)。在利用激光光束的熔斷型熔絲中，由于鄰近的熔絲線有可能受到激光光束輻射的影響，因此要求熔絲彼此之間至少要間隔預(yù)定的距離。因此，在高集成的半導(dǎo)體電路中，可能會降低布圖的效率。另一方面，在電熔斷型熔絲中，向熔絲連接施加編程電流使得熔絲連接因 EM(electromigration，電遷移)效應(yīng)和焦耳加熱(Joule Heating)而熔斷。這種電熔斷型熔絲甚至可以在封裝工序之后使用，稱為電熔絲。電熔絲可以進一步被劃分為反熔絲型和E熔絲型。反熔絲被配置成晶體管型。在反熔絲中，向柵電極和襯底施加高電壓使得柵氧化物層斷裂。E熔絲被配置成電容器型。在E熔絲中，在兩個電極之間施加大電流使得電容器氧化物層斷裂。

圖1是現(xiàn)有的熔絲電路的電路圖。參見圖1，E熔絲電路10包括E熔絲F、開關(guān)晶體管20和放大單元30。E熔絲F和開關(guān)晶體管20彼此電連接并耦合在第一電壓源VpowerH與第二電壓源 VpowerL之間。放大單元30耦合至E熔絲F與開關(guān)晶體管20之間的耦合節(jié)點。如果切斷信號A輸入至開關(guān)晶體管20，則利用具有能夠使E熔絲F斷裂的電壓電平的第一電壓源VpowerH的電壓，對E熔絲F和開關(guān)晶體管20施加大電流。結(jié)果，E熔絲F 斷裂。因此，為了使E熔絲F斷裂，需要預(yù)定的大電流。例如，當(dāng)假設(shè)E熔絲F的電阻值為Rl且開關(guān)晶體管20的電阻值為R2時，用于使E熔絲F斷裂的電流I用下面的數(shù)學(xué)公式 1來表示。數(shù)學(xué)公式1
權(quán)利要求
1.一種熔絲電路，包括電熔絲，所述電熔絲耦合至第一電壓源；低電阻提供單元，所述低電阻提供單元耦合至所述電熔絲并具有能夠被擊穿的結(jié)；以及開關(guān)單元，所述開關(guān)單元耦合在所述低電阻提供單元與第二電壓源之間。
2.如權(quán)利要求1所述的熔絲電路，其中，所述低電阻提供單元包括NMOS晶體管，在所述 NMOS晶體管中，在漏區(qū)與體區(qū)之間發(fā)生擊穿。
3.如權(quán)利要求2所述的熔絲電路，其中，所述開關(guān)單元包括NMOS晶體管，所述NMOS晶體管在熔絲斷裂信號被使能時將所述低電阻提供單元的體區(qū)的電壓傳送至所述第二電壓源。
4.如權(quán)利要求1所述的熔絲電路，其中，在輸出節(jié)點與所述電熔絲和所述低電阻提供單元的耦合節(jié)點之間，設(shè)置有被配置為鎖存所述耦合節(jié)點的電壓的鎖存單元和被配置為緩沖所述鎖存單元的輸出信號的放大單元。
5.一種熔絲電路，包括具有能夠被擊穿的結(jié)的晶體管，所述能夠被擊穿的結(jié)作為使熔絲電斷裂的電流的路徑。
6.如權(quán)利要求5所述的熔絲電路，其中，所述熔絲耦合在所述具有能夠被擊穿的結(jié)的晶體管的漏區(qū)與第一電壓源之間。
7.如權(quán)利要求6所述的熔絲電路，還包括開關(guān)單元，所述開關(guān)單元被配置為被施加有來自所述具有能夠被擊穿的結(jié)的晶體管的電流，并將所施加的電流放電至第二電壓源。
8.如權(quán)利要求7所述的熔絲電路，其中，所述第一電壓源具有泵浦電壓的電平。
9.如權(quán)利要求7所述的熔絲電路，其中，所述第二電壓源具有襯底偏壓的電平。
10.一種操作熔絲電路的方法，所述熔絲電路包括熔絲，所述熔絲與第一電壓源耦合；低電阻提供單元，所述低電阻提供單元與所述熔絲耦合，并由MOS晶體管構(gòu)成；以及開關(guān)單元，所述開關(guān)單元與所述低電阻提供單元耦合，并被配置為響應(yīng)于熔絲斷裂信號而將從所述低電阻提供單元提供的電流放電至第二電壓源，所述方法包括以下步驟擊穿所述低電阻提供單元的結(jié)； 選擇性地使所述熔絲斷裂；以及檢測所述熔絲是否斷裂。
11.如權(quán)利要求10所述的方法，其中，所述擊穿所述低電阻提供單元的步驟包括以下步驟在所述熔絲斷裂信號被使能的情況下，增大所述第一電壓源與所述第二電壓源之間的電位差，使所述電位差大于所述MOS晶體管的擊穿電壓的電平。
12.如權(quán)利要求10所述的方法，還包括以下步驟在所述熔絲斷裂信號被使能的情況下，增大所述第一電壓源與所述第二電壓源之間的電位差，使所述電位差處于能夠使所述熔絲斷裂的范圍內(nèi)。
13.如權(quán)利要求10所述的方法，其中，所述檢測所述熔絲是否斷裂的步驟根據(jù)所述熔絲和所述低電阻提供單元的耦合節(jié)點的電壓電平來確定所述熔絲是否斷裂。
14.一種操作熔絲電路的方法，包括以下步驟利用漏區(qū)和體區(qū)能夠被擊穿的MOS晶體管來傳導(dǎo)用于使熔絲斷裂的電流。
15.一種包括熔絲電路的半導(dǎo)體裝置，所述熔絲電路包括 電熔絲，所述電熔絲連接至第一電壓源；低電阻提供單元，所述低電阻提供單元連接至所述電熔絲，并具有能夠被擊穿的結(jié)；以及開關(guān)單元，所述開關(guān)單元連接在所述低電阻提供單元與第二電壓源之間。
16.如權(quán)利要求15所述的半導(dǎo)體裝置，其中，所述低電阻提供單元包括NMOS晶體管，在所述NMOS晶體管中，在漏區(qū)與體區(qū)之間能夠發(fā)生擊穿。
17.如權(quán)利要求16所述的半導(dǎo)體裝置，其中，所述開關(guān)單元包括NMOS晶體管，所述 NMOS晶體管在熔絲斷裂信號被使能時將所述低電阻提供單元的體區(qū)的電壓傳送至所述第二電壓源。
18.如權(quán)利要求15所述的半導(dǎo)體裝置，其中，在輸出節(jié)點與所述電熔絲和所述低電阻提供單元的耦合節(jié)點之間，設(shè)置有被配置為鎖存所述耦合節(jié)點的電壓的鎖存單元和被配置為緩沖所述鎖存單元的輸出信號的放大單元。
全文摘要
本發(fā)明提供一種熔絲電路，包括電熔絲，耦合至第一電壓源；低電阻提供單元，耦合至電熔絲并具有能夠被擊穿的結(jié)；以及開關(guān)單元，耦合在低電阻提供單元與第二電壓源之間。
文檔編號H01L23/525GK102201392SQ201010247008
公開日2011年9月28日 申請日期2010年8月6日 優(yōu)先權(quán)日2010年3月26日
發(fā)明者崔俊基 申請人:海力士半導(dǎo)體有限公司