專(zhuān)利名稱(chēng)：一種利用mim電容結(jié)構(gòu)制備非揮發(fā)性存儲(chǔ)器的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路技術(shù)領(lǐng)域，具體涉及一種利用標(biāo)準(zhǔn)CMOS工藝制備 非揮發(fā)性存儲(chǔ)器的方法。
背景技術(shù)：
隨著集成電路技術(shù)節(jié)點(diǎn)不斷推進(jìn)，基于傳統(tǒng)浮柵結(jié)構(gòu)的FLASH技術(shù)將面臨無(wú)法等 比縮小的技術(shù)挑戰(zhàn)。基于MIMWetal-Insulator-Metal)結(jié)構(gòu)的阻變存儲(chǔ)器(RRAM)由于其 結(jié)構(gòu)簡(jiǎn)單、易于制備、尺寸小、集成度高、擦寫(xiě)速度快和功耗低等優(yōu)點(diǎn)，具有取代傳統(tǒng)存儲(chǔ)器 的潛力，因而備受學(xué)術(shù)界和工業(yè)界的關(guān)注。與傳統(tǒng)浮柵結(jié)構(gòu)的FLASH依靠電荷量來(lái)存儲(chǔ)信 息O和1不同，阻變存儲(chǔ)器利用其在不同電致條件下分別出現(xiàn)高阻和低阻來(lái)存儲(chǔ)信息“O” 和 “1”。目前，阻變存儲(chǔ)器的制備大多是在CMOS后端工藝中實(shí)現(xiàn)。通過(guò)ALD、PVD、CVD等鍍 膜工藝制備出NiO、TiO2, A1203、Ta2O5等過(guò)渡金屬氧化物阻變存儲(chǔ)器。嚴(yán)格來(lái)說(shuō)，常規(guī)CMOS 工藝并未出現(xiàn)這些工藝步驟，所以這些阻變存儲(chǔ)器的工藝制備過(guò)程和CMOS工藝不完全兼 容。所以有必要通過(guò)盡可能少的改變工藝步驟或者增加步驟制備出相對(duì)兼容的阻變存儲(chǔ)器 以降低制備成本。

發(fā)明內(nèi)容
本發(fā)明提供了一種利用標(biāo)準(zhǔn)CMOS工藝的MIM電容結(jié)構(gòu)制備阻變存儲(chǔ)器的方法，該 方法和標(biāo)準(zhǔn)CMOS工藝完全兼容，沒(méi)有對(duì)CMOS工藝進(jìn)行任何改變以及增加任何復(fù)雜的工藝， 通過(guò)版圖設(shè)計(jì)就可以實(shí)現(xiàn)阻變存儲(chǔ)器的制備。本發(fā)明基于標(biāo)準(zhǔn)CMOS工藝的MIM電容結(jié)構(gòu)制備阻變存儲(chǔ)器。MIM電容結(jié)構(gòu)如圖1 所示，包括頂電極、電容介質(zhì)層和MIM電容的底電極，將MIM電容的介質(zhì)層進(jìn)行摻雜形成阻 變材料層。MIM電容的介質(zhì)材料由CMOS標(biāo)準(zhǔn)工藝決定，MIM介質(zhì)層可以為SiN材料或者其 它high-k材料，如Ta205、HfO等。本發(fā)明可以利用任何CMOS工藝中出現(xiàn)的MIM電容介質(zhì) 材料制備阻變存儲(chǔ)器。本發(fā)明通過(guò)版圖設(shè)計(jì)利用標(biāo)準(zhǔn)工藝制備出MIM電容結(jié)構(gòu)，然后通過(guò)經(jīng)過(guò)后續(xù)摻雜 工藝就可以制備出阻變存儲(chǔ)器。其制備工藝過(guò)程完全由標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，極大的降低了 成本，開(kāi)闊了利用標(biāo)準(zhǔn)CMOS工藝制備阻變存儲(chǔ)器的思路。


圖1 本發(fā)明采用的標(biāo)準(zhǔn)CMOS工藝制備的MIM電容的截面示意圖；圖2 本發(fā)明實(shí)施例利用MIM電容結(jié)構(gòu)設(shè)計(jì)阻變存儲(chǔ)器的版圖，其中1-下電極金屬M(fèi)5版圖；2-上電極金屬CTM版圖；3-鈍化層刻蝕層(注入框)； 4-CTM和M6之間的通孔；5-M6上電極引出版圖3 本發(fā)明實(shí)施例鈍化層刻蝕層版圖。
具體實(shí)施例方式下面結(jié)合附圖，通過(guò)具體實(shí)施例，對(duì)本發(fā)明作進(jìn)一步闡述。本發(fā)明阻變存儲(chǔ)器的制備方法，其包括如下步驟1)利用標(biāo)準(zhǔn)工藝制備MIM電容結(jié)構(gòu)；圖1以標(biāo)準(zhǔn)工藝的6層金屬工藝為例，示意 的給出金屬層和中間介質(zhì)層的截面圖。其中M1-第一層金屬；M2-第二層金屬；M3-第三層 金屬；M4-第四層金屬；M5-第五層金屬；6-第六層金屬；CTM-MIM電容的上電極；其余未標(biāo) 注出的層是介質(zhì)層。2)通過(guò)如圖2所示的版圖，對(duì)MIM的中間介質(zhì)層進(jìn)行摻雜，如采用離子注入方法， 通過(guò)MIM電容的上電極直接進(jìn)行離子注入，注入后形成非化學(xué)計(jì)量比的阻變材料層。一、以IR結(jié)構(gòu)阻變存儲(chǔ)器的制備為例本發(fā)明阻變存儲(chǔ)器由圖1中的M5、CTM以及中間的介質(zhì)組成。1)首先按照?qǐng)D2所示的下電極金屬M(fèi)5版圖1和上電極CTM金屬版圖2利用CMOS 標(biāo)準(zhǔn)工藝制備出面積不同的MIM電容，比如SiN介質(zhì)MIM電容；2)按照?qǐng)D2中所示的鈍化層刻蝕層版圖3在標(biāo)準(zhǔn)工藝制備M5和M6的通孔引出時(shí) 制備出MIM電容的注入?yún)^(qū)；3)后續(xù)在制備M6上以及淀積硅化物保護(hù)層時(shí)，同樣利用鈍化層刻蝕層版圖3刻蝕 形成注入框，即MIM電容介質(zhì)層的注入開(kāi)口區(qū)；4)通過(guò)粒子注入的辦法向開(kāi)口區(qū)注入Si或者0或者其它雜質(zhì)(與MIM電容介質(zhì) 成分相關(guān))，形成非化學(xué)計(jì)量比的多缺陷的阻變材料層，從而制得阻變存儲(chǔ)器。二、以ITlR結(jié)構(gòu)阻變存儲(chǔ)器的制備為例1)首先利用CMOS標(biāo)準(zhǔn)工藝制備出M0SFET，作為ITlR結(jié)構(gòu)的T用；2)MOSFET漏端通過(guò)contact向上引出，與Ml相連，然后打孔與M2相連，然后打孔 與M3相連，然后打孔與M4相連，然后打孔與MIM電容的M5相連；3)圖2所示的下電極金屬M(fèi)5版圖1和上電極CTM金屬版圖2利用CMOS標(biāo)準(zhǔn)工藝 制備出面積不同的MM電容，如MIM電容的介質(zhì)層Ta2O5，M5是電容的下電極，CTM作為MIM 電容的上電極，并通過(guò)M6引出；4)按照鈍化層刻蝕層版圖3在標(biāo)準(zhǔn)工藝制備M5和M6的通孔引出時(shí)制備出MIM電 容的注入?yún)^(qū)；5)后續(xù)在制備M6上以及淀積硅化物保護(hù)層時(shí)，同樣利用鈍化層刻蝕層版圖3刻蝕 形成注入框，即MIM電容介質(zhì)層的注入開(kāi)口區(qū)；6)通過(guò)粒子注入的辦法向開(kāi)口區(qū)注入Ta或者0或者其它雜質(zhì)，形成非化學(xué)計(jì)量比 的多缺陷的阻變材料層，制得阻變存儲(chǔ)器。最后需要注意的是，公布實(shí)施例的目的在于幫助進(jìn)一步理解本發(fā)明，但是本領(lǐng)域 的技術(shù)人員可以理解在不脫離本發(fā)明及所附的權(quán)利要求的精神和范圍內(nèi)，各種替換和修 改都是可能的。因此，本發(fā)明不應(yīng)局限于實(shí)施例所公開(kāi)的內(nèi)容，本發(fā)明要求保護(hù)的范圍以權(quán) 利要求書(shū)界定的范圍為準(zhǔn)。
權(quán)利要求
一種利用MIM電容結(jié)構(gòu)制備阻變存儲(chǔ)器的方法，其特征在于，首先用標(biāo)準(zhǔn)CMOS工藝制備MIM電容結(jié)構(gòu)，然后對(duì)MIM電容的介質(zhì)層進(jìn)行摻雜形成阻變材料層，從而得到MIM結(jié)構(gòu)型的阻變存儲(chǔ)器。
2.如權(quán)利要求1所述的方法，其特征在于，所述MIM電容的介質(zhì)層為高k材料。
3.如權(quán)利要求2所述的方法，其特征在于，所述MIM電容介質(zhì)層為SiN時(shí)，對(duì)MIM電容 介質(zhì)層注入Si、0或者其它雜質(zhì)，形成非化學(xué)計(jì)量比的阻變材料層。
4.如權(quán)利要求2所述的方法，其特征在于，所述MIM電容介質(zhì)是含有金屬氧化物的高k 材料時(shí)，對(duì)MIM電容介質(zhì)層注入金屬離子、0或者其它雜質(zhì)，形成非化學(xué)計(jì)量比的阻變材料 層。
全文摘要
本發(fā)明公開(kāi)了一種利用標(biāo)準(zhǔn)CMOS工藝的MIM電容結(jié)構(gòu)制備非揮發(fā)性存儲(chǔ)器的方法，屬于超大規(guī)模集成電路技術(shù)領(lǐng)域。本發(fā)明首先基于標(biāo)準(zhǔn)CMOS工藝制備MIM電容結(jié)構(gòu)，然后對(duì)MIM電容的介質(zhì)層進(jìn)行摻雜形成阻變材料層，從而制備得MIM結(jié)構(gòu)的阻變存儲(chǔ)器。該方法和標(biāo)準(zhǔn)CMOS工藝完全兼容，沒(méi)有對(duì)CMOS工藝進(jìn)行任何改變以及增加任何復(fù)雜的工藝，通過(guò)版圖設(shè)計(jì)就可以實(shí)現(xiàn)阻變存儲(chǔ)器的制備，降低了成本。
文檔編號(hào)H01L45/00GK101944569SQ20101024742
公開(kāi)日2011年1月12日 申請(qǐng)日期2010年8月6日 優(yōu)先權(quán)日2010年8月6日
發(fā)明者張麗杰, 潘岳, 黃如 申請(qǐng)人:北京大學(xué)